CN111897582A - 一体机以太网刷新方法、装置、存储介质及一体机设备 - Google Patents

一体机以太网刷新方法、装置、存储介质及一体机设备 Download PDF

Info

Publication number
CN111897582A
CN111897582A CN202010561981.2A CN202010561981A CN111897582A CN 111897582 A CN111897582 A CN 111897582A CN 202010561981 A CN202010561981 A CN 202010561981A CN 111897582 A CN111897582 A CN 111897582A
Authority
CN
China
Prior art keywords
data
bit
network
port
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010561981.2A
Other languages
English (en)
Other versions
CN111897582B8 (zh
CN111897582B (zh
Inventor
劳观华
罗益峰
颜专
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou Lango Electronic Science and Technology Co Ltd
Original Assignee
Guangzhou Lango Electronic Science and Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Lango Electronic Science and Technology Co Ltd filed Critical Guangzhou Lango Electronic Science and Technology Co Ltd
Priority to CN202010561981.2A priority Critical patent/CN111897582B8/zh
Publication of CN111897582A publication Critical patent/CN111897582A/zh
Application granted granted Critical
Publication of CN111897582B publication Critical patent/CN111897582B/zh
Publication of CN111897582B8 publication Critical patent/CN111897582B8/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4416—Network booting; Remote initial program loading [RIPL]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
    • G06F13/128—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine for dedicated transfers to a network
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/35—Switches specially adapted for specific applications
    • H04L49/351—Switches specially adapted for specific applications for local area network [LAN], e.g. Ethernet switches
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L61/00—Network arrangements, protocols or services for addressing or naming
    • H04L61/50—Address allocation
    • H04L61/5007—Internet protocol [IP] addresses
    • H04L61/5014—Internet protocol [IP] addresses using dynamic host configuration protocol [DHCP] or bootstrap protocol [BOOTP]

Abstract

本发明公开了一种基于SMI接口的一体机以太网刷新方法、装置、存储介质及一体机设备，其中，所述方法包括：一体机设备的主芯片通过控制GPIO接口的行为模拟出SMI协议信号；主芯片在基于SMI协议信号读取一体机设备网口的当前状态寄存器数据；在判断当前状态寄存器数据的与上次状态寄存器数据不相同时，则对一体机设备网络进行控制，并产生对应的网络断开事件或网络连接事件；在产生网络连接事件时，自动获得IP地址；在产生网络断开事件时，自动释放当前的网络IP地址。在本发明实施例中，可实现在端口网线插拔之后，自动触发一体机设备内不同设备系统进行网络状态的自动刷新，提升用户的使用体验。

Description

一体机以太网刷新方法、装置、存储介质及一体机设备
技术领域
本发明涉及一体机设备技术领域，尤其涉及一种基于SMI接口的一体机以太网刷新方法、装置、存储介质及一体机设备。
背景技术
会议一体机主板通常带有集成的交换机芯片，该交换机芯片可以让所有连接到上面的设备通过一根网线跟上一级交换机或者路由器相连，以实现运行Android系统的主芯片、OPS以及外接PC等能通过一根网线实现网络接入的功能。
通过此机制实现的网络接入会带来一个普遍性的问题：RJ45有线网口的网线被拔出时，由于Android系统的主芯片、OPS以及外接PC等连接到交换机芯片的物理连接没有变化，会导致这些设备的操作系统没有检测到硬件连接状态变化，从而不会触发这些设备的网络状态的刷新；带来的问题就是从UI界面上面看到如果设备原本是联网状态拔掉网线后会在很长一段时间内保持联网状态，如果设备原本是断网状态插上网线后系统会在很长一段时间内处于断网状态，不会及时动态刷新。
发明内容
本发明的目的在于克服现有技术的不足，本发明提供了一种基于SMI接口的一体机以太网刷新方法、装置、存储介质及一体机设备，实现在端口网线插拔之后，自动触发一体机设备内不同设备系统进行网络状态的自动刷新，提升用户的使用体验。
为了解决上述技术问题，本发明实施例提供了一种基于SMI接口的一体机以太网刷新方法，所述方法包括：
一体机设备的主芯片通过控制GPIO接口的行为模拟出SMI协议信号，其中，所述SMI协议信号包括MDC时钟信号和MDIO数据信号；
所述主芯片在基于所述SMI协议信号读取一体机设备网口的当前状态寄存器数据；
判断所述当前状态寄存器数据的与上次状态寄存器数据是否相同；
若不相同时，则对所述一体机设备网络进行控制，并产生对应的网络断开事件或网络连接事件；
在产生网络连接事件时，一体机设备内置系统的DHCP进程会进入自动获取IP地址流程，自动获得IP地址；
在产生网络断开事件时，一体机设备内置系统自动释放当前的网络IP地址。
可选的，所述GPIO接口包括第一GPIO接口和第二GPIO接口，且所述GPIO接口的一端与所述主芯片连接，另一端与交换机芯片的SMI接口连接；
第一GPIO接口用于根据SMI接口的时序要求模拟出MDC时钟信号；
第二GPIO接口用于根据SMI接口的时序要求模拟出MDIO数据信号。
可选的，所述一体机设备的后台服务通过控制GPIO接口的行为模拟出SMI协议信号，还包括：
所述主芯片在读取比特数据时，先拉低所述第一GPIO接口电平，并在预设延迟时间后，再拉高所述第一GPIO接口电平；
此时，读取所述第二GPIO接口电平状态返回的比特数据，取值为0或1，完成一次所述主芯片到所述交换机芯片的读取比特数据操作；
所述主芯片在写入比特数据时，基于读取的比特数据为0或1去拉低或拉高所述第二GPIO接口电平，然后拉低所述第一GPIO接口电平，并在预设延迟时间后，再拉高所述第一GPIO接口电平；
此时，所述交换机芯片自动从所述第二GPIO接口的电平状态中读到比特数据，完成一次所述主芯片到所述交换机芯片的写入比特数据操作。
可选的，所述主芯片基于所述SMI协议信号读取一体机设备网口的当前状态寄存器数据，包括：
所述主芯片基于SMI协议信号通过读端口寄存器操作读取一体机设备网口的当前状态寄存器数据。
可选的，所述读端口寄存器操作包括：
所述主芯片通过写入比特数据操作依次写入32比特的连续1作为前导码，2比特的01作为开始信号，2比特的01作为操作码；
写入4比特的端口寄存器地址及4比特的状态寄存器地址，并通过读取比特数据操作将所述MDIO数据信号转置为读取状态；
读取16比特的状态寄存器数据，并将所述MDIO数据信号置为高阻状态。
可选的，所述对所述一体机设备网络进行控制，包括：
所述主芯片通过将所述状态寄存器的掉电位置1后，通过写端口寄存器操作发送所述状态寄存器数据到对应端口的端口控制寄存器，并将对应端口关闭；或，
所述主芯片通过将所述状态寄存器的掉电位置0后，通过写端口寄存器操作发送所述状态寄存器数据到对应端口的端口控制寄存器，并将对应端口打开。
可选的，所述写端口寄存器操作包括：
所述主芯片通过写入比特数据操作依次写入32比特的连续1作为前导码，2比特的01作为开始信号，2比特的01作为操作码；
写入4比特的端口寄存器地址及4比特的状态寄存器地址，并通过写入比特数据操作写入2比特的10将所述MDIO数据信号转置为写入状态；
写入16比特的状态寄存器数据，并将所述MDIO数据信号置为高阻状态。
另外，本发明实施例还提供了一种基于SMI接口的一体机以太网刷新装置，其特征在于，所述装置包括：
模拟模块：用于一体机设备的主芯片通过控制GPIO接口的行为模拟出SMI协议信号，其中，所述SMI协议信号包括MDC时钟信号和MDIO数据信号；
读取模块：用于所述主芯片在基于所述SMI协议信号读取一体机设备网口的当前状态寄存器数据；
判断模块：用于判断所述当前状态寄存器数据的与上次状态寄存器数据是否相同；
控制产生模块：用于若不相同时，则对所述一体机设备网络进行控制，并产生对应的网络断开事件或网络连接事件；
响应刷新模块：用于在产生网络连接事件时，一体机设备内置系统的DHCP进程会进入自动获取IP地址流程，自动获得IP地址；在产生网络断开事件时，一体机设备内置系统自动释放当前的网络IP地址。
另外，本发明实施例还提供了一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现上述中任意一项所述的一体机以太网刷新方法。
另外，本发明实施例还提供了一种一体机设备，其包括：
一个或多个处理器；
存储器；
一个或多个应用程序，其中所述一个或多个应用程序被存储在所述存储器中并被配置为由所述一个或多个处理器执行，所述一个或多个应用程序配置用于：执行上述中任意一项所述的一体机以太网刷新方法。
在本发明实施例中，在网线端口存在网线插拔时，一体机设备内的Android系统的主芯片、OPS以及外接PC等连接到交换机芯片的端口寄存器会被主芯片的守护进程改变，从而让一体机设备内的不同设备的操作系统可以产生网络变化的消息，触发一体机设备内的不同设备的操作系统的网络状态的刷新，模拟出插拔主板网线类似插拔对应设备的网口网线的效果；可实现在端口网线插拔之后，自动触发一体机设备内不同设备系统进行网络状态的自动刷新，提升用户的使用体验。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见的，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1是本发明实施例中的基于SMI接口的一体机以太网刷新方法的流程示意图；
图2是本发明实施例中的基于SMI接口的一体机以太网刷新装置的结构组成示意图；
图3是本发明实施例中的一体机设备的结构组成示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
实施例
SMI：串行管理接口(Serial Management Interface)是一个PHY的管理接口，可以用来读写PHY寄存器，以控制PHY的行为或读取PHY的状态；PHY是IEEE802.3中定义的一个标准模块；PHY寄存器的地址空间为5位，因此寄存器范围是0-31，最多有32个寄存器；IEEE802.3定义了地址为0-15这16个寄存器的功能，地址16-31的寄存器留给芯片制造商自由定义。
请参阅图1，图1是本发明实施例中的基于SMI接口的一体机以太网刷新方法的流程示意图。
如图1所示，一种基于SMI接口的一体机以太网刷新方法，所述方法包括：
S11：一体机设备的主芯片通过控制GPIO接口的行为模拟出SMI协议信号，其中，所述SMI协议信号包括MDC时钟信号和MDIO数据信号；
在本发明具体实施过程中，所述GPIO接口包括第一GPIO接口和第二GPIO接口，且所述GPIO接口的一端与所述主芯片连接，另一端与交换机芯片的SMI接口连接；第一GPIO接口用于根据SMI接口的时序要求模拟出MDC时钟信号；第二GPIO接口用于根据SMI接口的时序要求模拟出MDIO数据信号。
进一步的，所述一体机设备的后台服务通过控制GPIO接口的行为模拟出SMI协议信号，还包括：所述主芯片在读取比特数据时，先拉低所述第一GPIO接口电平，并在预设延迟时间后，再拉高所述第一GPIO接口电平；此时，读取所述第二GPIO接口电平状态返回的比特数据，取值为0或1，完成一次所述主芯片到所述交换机芯片的读取比特数据操作；所述主芯片在写入比特数据时，基于读取的比特数据为0或1去拉低或拉高所述第二GPIO接口电平，然后拉低所述第一GPIO接口电平，并在预设延迟时间后，再拉高所述第一GPIO接口电平；此时，所述交换机芯片自动从所述第二GPIO接口的电平状态中读到比特数据，完成一次所述主芯片到所述交换机芯片的写入比特数据操作。
具体的，一体机设备为会议一体机设备，一体机设备内部至少包含两个系统，一个为Android系统的安卓设备，一个为Windows系的OPS设备；这两个设备通过网线连接到一体机设备上内置的交互机，该交互机可以为集线器等，具有一个对外网口，该网口可以为RJ45网口；交换机上具有一个交换机芯片，一体机设备内部的安卓设备和OPS设备均包含一个主芯片；该主芯片均具有两个GPIO接口，可以定义为第一GPIO接口和第二GPIO接口；并且这两个GPIO接口一端与主芯片连接，另一端与交换机芯片的SMI接口连接；一体机上的内部的设备，通过其自身内运行的系统，调用对应的后台服务运行对应的后台软件，通过主芯片控制GPIO接口的行为，模拟出标准的SMI协议信号，该信号为波形信号；其中，SMI协议信号包括：MDC时钟信号和MDIO数据信号；其中，MDC时钟信号是后续用于主芯片根据这个MDC时钟信号去读取一体机设备的外机网卡的状态寄存器数据；在此，定义第一GPIO接口用于根据SMI接口的时序要求模拟出MDC时钟信号；第二GPIO接口用于根据SMI接口的时序要求模拟出MDIO数据信号；当然，也可以定义第一GPIO接口用于根据SMI接口的时序要求模拟出MDIO数据信号；第二GPIO接口用于根据SMI接口的时序要求模拟出MDC时钟信号。
在通过控制GPIO接口的行为模拟出SMI协议信号之后，该主芯片需要读取一个比特(bit)数据，则需要先拉低第一GPIO接口的电平信号，并且在延迟一定时间(即预设延迟时间)后，在拉高第一GPIO接口的电平信号，此时，主芯片读取第二GPIO接口电平信号的状态返回的值就为主芯片读取的比特数据，具体取值为0或1；并且在完成一次主芯片到交换机芯片的读取比特数据操作，记作：smi_read_bit；在主芯片需要写入一个比特数据时，则根据需要读取的数据是0或者1来拉低或者拉高第二GPIO接口的电平信号，即，在需要读取的数据为0时，则拉低第二GPIO接口的电平信号，在在需要读取的数据为1时，则拉高第二GPIO接口的电平信号；然后拉低第一GPIO接口的电平信号，在延迟一定时间(即预设延迟时间)之后，再拉高第一GPIO接口的电平信号，此时，交换机芯片会自动从第二GPIO接口的电平信号的状态读取到数据0或者1，作为读取的比特数据，完成一次从主芯片到交换机芯片的写入比特数据操作，记作：smi_write_bit。
S12：所述主芯片在基于所述SMI协议信号读取一体机设备网口的当前状态寄存器数据；
在本发明具体实施过程中，所述主芯片基于所述SMI协议信号读取一体机设备网口的当前状态寄存器数据，包括：所述主芯片基于SMI协议信号通过读端口寄存器操作读取一体机设备网口的当前状态寄存器数据。
进一步的，所述读端口寄存器操作包括：所述主芯片通过写入比特数据操作依次写入32比特的连续1作为前导码，2比特的01作为开始信号，2比特的01作为操作码；写入4比特的端口寄存器地址及4比特的状态寄存器地址，并通过读取比特数据操作将所述MDIO数据信号转置为读取状态；读取16比特的状态寄存器数据，并将所述MDIO数据信号置为高阻状态。
具体的，该主芯片是根据SMI协议信号中的MDC时钟信号和MDIO数据信号通过读端口寄存器操作读取一体机设备网口的当前状态寄存器数据；其中，根据MDC时钟信号来循环读取一体机设备网口的当前状态寄存器数据；根据MDIO数据信号来根据读端口寄存器操作读取一体机设备网口的当前状态寄存器数据。
其中，读端口寄存器操作是主芯片需要读取交换机芯片某一个端口寄存器的数据时，首先需要通过写入比特数据操作写入32比特的连续1作为前导码，再写入2比特的01作为开始信号，接着写入2比特的10作为操作码(表示读取操作)，然后写入4比特的phy寄存器(端口寄存器)地址和4比特的状态寄存器地址，，紧接着通过读取比特数据操作读取1比特的数据将MDIO数据信号转置为读取状态；最后读取16比特的状态寄存器数据，并将MDIO数据信号置为高阻状态，则完成读取端口寄存器操作，记为：smi_read。
S13：判断所述当前状态寄存器数据与上次状态寄存器数据是否相同；
在本发明具体实施过程中，通过判断读取到的当前状态寄存器数据与上次状态寄存器数据是否相同来确定是否需要进行相应的网络控制，在前后两次数据均一样时，则不需要做任何的控制动作，通过当前状态寄存器数据与上次状态寄存器数据对比，可以判断当前网络接口是否存在网线的插入或者拨出动作，网络接口是否改变当前状态。
S14：若不相同时，则对所述一体机设备网络进行控制，并产生对应的网络断开事件或网络连接事件；
在本发明具体实施过程中，所述对所述一体机设备网络进行控制，包括：所述主芯片通过将所述状态寄存器的掉电位置1后，通过写端口寄存器操作发送所述状态寄存器数据到对应端口的端口控制寄存器，并将对应端口关闭；或，所述主芯片通过将所述状态寄存器的掉电位置0后，通过写端口寄存器操作发送所述状态寄存器数据到对应端口的端口控制寄存器，并将对应端口打开。
进一步的，所述写端口寄存器操作包括：所述主芯片通过写入比特数据操作依次写入32比特的连续1作为前导码，2比特的01作为开始信号，2比特的01作为操作码；写入4比特的端口寄存器地址及4比特的状态寄存器地址，并通过写入比特数据操作写入2比特的10将所述MDIO数据信号转置为写入状态；写入16比特的状态寄存器数据，并将所述MDIO数据信号置为高阻状态。
具体的，一体机设备内的对应的设备系统运行的后台服务通过对应的应用程序调用主芯片通过将状态寄存器的掉电位置1后，再通过写端口寄存器操作发送该状态寄存器数据到对应端口的端口控制寄存器，并将对应端口关闭；或，一体机设备内的对应的设备系统运行的后台服务通过对应的应用程序调用主芯片通过将状态寄存器的掉电位置0后，再通过写端口寄存器操作发送该状态寄存器数据到对应端口的端口控制寄存器，并将对应端口打开。
其中写端口寄存器操作是通过主芯片需要写交换机芯片某个端口寄存器时，主芯片首先需要通过写入比特数据操作写入32比特的连续1作为前导码，再写入2比特的01作为开始信号，接着写入2比特的01作为操作码(表示写操作)；然后写入4比特的端口寄存器(phy寄存器)地址及4比特的状态寄存器地址，紧接着通过写入比特数据操作写入2比特的10将MDIO数据信号转置为写入状态，最后写入16比特的状态寄存器数据，并将MDIO数据信号置为高阻状态，即为写端口寄存器操作，记为：smi_write。
S15：在产生网络连接事件时，一体机设备内置系统的DHCP进程会进入自动获取IP地址流程，自动获得IP地址；
在本发明具体实施过程中，在产生网络连接事件时，一体机设备内的不同设备(安卓设备、OPS设备等)的内置运行系统的DHCP进程会进入自动获取IP地址流程，自动获得IP地址，然后实现各设备的连接网络，实现上网功能。
S16：在产生网络断开事件时，一体机设备内置系统自动释放当前的网络IP地址。
在本发明具体实施过程中，在产生网络断开事件时，一体机设备内的不同设备(安卓设备、OPS设备等)的内置运行系统自动施法当前的网络IP地址，并通过交换机交换一体机设备内的不同设备的本地IP地址，实现内部局域网，一体机设备内的不同设备之间可以实现相互通信。
在本发明实施例中，在网线端口存在网线插拔时，一体机设备内的Android系统的主芯片、OPS以及外接PC等连接到交换机芯片的端口寄存器会被主芯片的守护进程改变，从而让一体机设备内的不同设备的操作系统可以产生网络变化的消息，触发一体机设备内的不同设备的操作系统的网络状态的刷新，模拟出插拔主板网线类似插拔对应设备的网口网线的效果；可实现在端口网线插拔之后，自动触发一体机设备内不同设备系统进行网络状态的自动刷新，提升用户的使用体验。
实施例
请参阅图2，图2是本发明实施例中的基于SMI接口的一体机以太网刷新装置的结构组成示意图。
如图2所示，一种基于SMI接口的一体机以太网刷新装置，其特征在于，所述装置包括：
模拟模块21：用于一体机设备的主芯片通过控制GPIO接口的行为模拟出SMI协议信号，其中，所述SMI协议信号包括MDC时钟信号和MDIO数据信号；
在本发明具体实施过程中，所述GPIO接口包括第一GPIO接口和第二GPIO接口，且所述GPIO接口的一端与所述主芯片连接，另一端与交换机芯片的SMI接口连接；第一GPIO接口用于根据SMI接口的时序要求模拟出MDC时钟信号；第二GPIO接口用于根据SMI接口的时序要求模拟出MDIO数据信号。
进一步的，所述一体机设备的后台服务通过控制GPIO接口的行为模拟出SMI协议信号，还包括：所述主芯片在读取比特数据时，先拉低所述第一GPIO接口电平，并在预设延迟时间后，再拉高所述第一GPIO接口电平；此时，读取所述第二GPIO接口电平状态返回的比特数据，取值为0或1，完成一次所述主芯片到所述交换机芯片的读取比特数据操作；所述主芯片在写入比特数据时，基于读取的比特数据为0或1去拉低或拉高所述第二GPIO接口电平，然后拉低所述第一GPIO接口电平，并在预设延迟时间后，再拉高所述第一GPIO接口电平；此时，所述交换机芯片自动从所述第二GPIO接口的电平状态中读到比特数据，完成一次所述主芯片到所述交换机芯片的写入比特数据操作。
具体的，一体机设备为会议一体机设备，一体机设备内部至少包含两个系统，一个为Android系统的安卓设备，一个为Windows系的OPS设备；这两个设备通过网线连接到一体机设备上内置的交互机，该交互机可以为集线器等，具有一个对外网口，该网口可以为RJ45网口；交换机上具有一个交换机芯片，一体机设备内部的安卓设备和OPS设备均包含一个主芯片；该主芯片均具有两个GPIO接口，可以定义为第一GPIO接口和第二GPIO接口；并且这两个GPIO接口一端与主芯片连接，另一端与交换机芯片的SMI接口连接；一体机上的内部的设备，通过其自身内运行的系统，调用对应的后台服务运行对应的后台软件，通过主芯片控制GPIO接口的行为，模拟出标准的SMI协议信号，该信号为波形信号；其中，SMI协议信号包括：MDC时钟信号和MDIO数据信号；其中，MDC时钟信号是后续用于主芯片根据这个MDC时钟信号去读取一体机设备的外机网卡的状态寄存器数据；在此，定义第一GPIO接口用于根据SMI接口的时序要求模拟出MDC时钟信号；第二GPIO接口用于根据SMI接口的时序要求模拟出MDIO数据信号；当然，也可以定义第一GPIO接口用于根据SMI接口的时序要求模拟出MDIO数据信号；第二GPIO接口用于根据SMI接口的时序要求模拟出MDC时钟信号。
在通过控制GPIO接口的行为模拟出SMI协议信号之后，该主芯片需要读取一个比特(bit)数据，则需要先拉低第一GPIO接口的电平信号，并且在延迟一定时间(即预设延迟时间)后，在拉高第一GPIO接口的电平信号，此时，主芯片读取第二GPIO接口电平信号的状态返回的值就为主芯片读取的比特数据，具体取值为0或1；并且在完成一次主芯片到交换机芯片的读取比特数据操作，记作：smi_read_bit；在主芯片需要写入一个比特数据时，则根据需要读取的数据是0或者1来拉低或者拉高第二GPIO接口的电平信号，即，在需要读取的数据为0时，则拉低第二GPIO接口的电平信号，在在需要读取的数据为1时，则拉高第二GPIO接口的电平信号；然后拉低第一GPIO接口的电平信号，在延迟一定时间(即预设延迟时间)之后，再拉高第一GPIO接口的电平信号，此时，交换机芯片会自动从第二GPIO接口的电平信号的状态读取到数据0或者1，作为读取的比特数据，完成一次从主芯片到交换机芯片的写入比特数据操作，记作：smi_write_bit。
读取模块22：用于所述主芯片在基于所述SMI协议信号读取一体机设备网口的当前状态寄存器数据；
在本发明具体实施过程中，所述主芯片基于所述SMI协议信号读取一体机设备网口的当前状态寄存器数据，包括：所述主芯片基于SMI协议信号通过读端口寄存器操作读取一体机设备网口的当前状态寄存器数据。
进一步的，所述读端口寄存器操作包括：所述主芯片通过写入比特数据操作依次写入32比特的连续1作为前导码，2比特的01作为开始信号，2比特的01作为操作码；写入4比特的端口寄存器地址及4比特的状态寄存器地址，并通过读取比特数据操作将所述MDIO数据信号转置为读取状态；读取16比特的状态寄存器数据，并将所述MDIO数据信号置为高阻状态。
具体的，该主芯片是根据SMI协议信号中的MDC时钟信号和MDIO数据信号通过读端口寄存器操作读取一体机设备网口的当前状态寄存器数据；其中，根据MDC时钟信号来循环读取一体机设备网口的当前状态寄存器数据；根据MDIO数据信号来根据读端口寄存器操作读取一体机设备网口的当前状态寄存器数据。
其中，读端口寄存器操作是主芯片需要读取交换机芯片某一个端口寄存器的数据时，首先需要通过写入比特数据操作写入32比特的连续1作为前导码，再写入2比特的01作为开始信号，接着写入2比特的10作为操作码(表示读取操作)，然后写入4比特的phy寄存器(端口寄存器)地址和4比特的状态寄存器地址，，紧接着通过读取比特数据操作读取1比特的数据将MDIO数据信号转置为读取状态；最后读取16比特的状态寄存器数据，并将MDIO数据信号置为高阻状态，则完成读取端口寄存器操作，记为：smi_read。
判断模块23：用于判断所述当前状态寄存器数据的与上次状态寄存器数据是否相同；
在本发明具体实施过程中，通过判断读取到的当前状态寄存器数据与上次状态寄存器数据是否相同来确定是否需要进行相应的网络控制，在前后两次数据均一样时，则不需要做任何的控制动作，通过当前状态寄存器数据与上次状态寄存器数据对比，可以判断当前网络接口是否存在网线的插入或者拨出动作，网络接口是否改变当前状态。
控制产生模块24：用于若不相同时，则对所述一体机设备网络进行控制，并产生对应的网络断开事件或网络连接事件；
在本发明具体实施过程中，所述对所述一体机设备网络进行控制，包括：所述主芯片通过将所述状态寄存器的掉电位置1后，通过写端口寄存器操作发送所述状态寄存器数据到对应端口的端口控制寄存器，并将对应端口关闭；或，所述主芯片通过将所述状态寄存器的掉电位置0后，通过写端口寄存器操作发送所述状态寄存器数据到对应端口的端口控制寄存器，并将对应端口打开。
进一步的，所述写端口寄存器操作包括：所述主芯片通过写入比特数据操作依次写入32比特的连续1作为前导码，2比特的01作为开始信号，2比特的01作为操作码；写入4比特的端口寄存器地址及4比特的状态寄存器地址，并通过写入比特数据操作写入2比特的10将所述MDIO数据信号转置为写入状态；写入16比特的状态寄存器数据，并将所述MDIO数据信号置为高阻状态。
具体的，一体机设备内的对应的设备系统运行的后台服务通过对应的应用程序调用主芯片通过将状态寄存器的掉电位置1后，再通过写端口寄存器操作发送该状态寄存器数据到对应端口的端口控制寄存器，并将对应端口关闭；或，一体机设备内的对应的设备系统运行的后台服务通过对应的应用程序调用主芯片通过将状态寄存器的掉电位置0后，再通过写端口寄存器操作发送该状态寄存器数据到对应端口的端口控制寄存器，并将对应端口打开。
其中写端口寄存器操作是通过主芯片需要写交换机芯片某个端口寄存器时，主芯片首先需要通过写入比特数据操作写入32比特的连续1作为前导码，再写入2比特的01作为开始信号，接着写入2比特的01作为操作码(表示写操作)；然后写入4比特的端口寄存器(phy寄存器)地址及4比特的状态寄存器地址，紧接着通过写入比特数据操作写入2比特的10将MDIO数据信号转置为写入状态，最后写入16比特的状态寄存器数据，并将MDIO数据信号置为高阻状态，即为写端口寄存器操作，记为：smi_write。
响应刷新模块25：用于在产生网络连接事件时，一体机设备内置系统的DHCP进程会进入自动获取IP地址流程，自动获得IP地址；在产生网络断开事件时，一体机设备内置系统自动释放当前的网络IP地址。
在本发明具体实施过程中，在产生网络连接事件时，一体机设备内的不同设备(安卓设备、OPS设备等)的内置运行系统的DHCP进程会进入自动获取IP地址流程，自动获得IP地址，然后实现各设备的连接网络，实现上网功能。
在产生网络断开事件时，一体机设备内的不同设备(安卓设备、OPS设备等)的内置运行系统自动施法当前的网络IP地址，并通过交换机交换一体机设备内的不同设备的本地IP地址，实现内部局域网，一体机设备内的不同设备之间可以实现相互通信。
在本发明实施例中，在网线端口存在网线插拔时，一体机设备内的Android系统的主芯片、OPS以及外接PC等连接到交换机芯片的端口寄存器会被主芯片的守护进程改变，从而让一体机设备内的不同设备的操作系统可以产生网络变化的消息，触发一体机设备内的不同设备的操作系统的网络状态的刷新，模拟出插拔主板网线类似插拔对应设备的网口网线的效果；可实现在端口网线插拔之后，自动触发一体机设备内不同设备系统进行网络状态的自动刷新，提升用户的使用体验。
本发明实施例提供的一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，该程序被处理器执行时实现上述实施例中任意一个实施例的一体机以太网刷新方法。其中，所述计算机可读存储介质包括但不限于任何类型的盘(包括软盘、硬盘、光盘、CD-ROM、和磁光盘)、ROM(Read-Only Memory，只读存储器)、RAM(Random AcceSSMemory，随即存储器)、EPROM(EraSable Programmable Read-Only Memory，可擦写可编程只读存储器)、EEPROM(Electrically EraSable ProgrammableRead-Only Memory，电可擦可编程只读存储器)、闪存、磁性卡片或光线卡片。也就是，存储设备包括由设备(例如，计算机、手机)以能够读的形式存储或传输信息的任何介质，可以是只读存储器，磁盘或光盘等。
本发明实施例还提供了一种计算机应用程序，其运行在计算机上，该计算机应用程序用于执行上述中任意一个实施例的一体机以太网刷新方法。
此外，图3是本发明实施例中的一体机设备的结构组成示意图。
本发明实施例还提供了一种一体机设备，如图3所示。所述一体机设备包括处理器302、存储器303、输入单元304以及显示单元305等器件。本领域技术人员可以理解，图3示出的设备结构器件并不构成对所有设备的限定，可以包括比图示更多或更少的部件，或者组合某些部件。存储器303可用于存储应用程序301以及各功能模块，处理器302运行存储在存储器303的应用程序301，从而执行设备的各种功能应用以及数据处理。存储器可以是内存储器或外存储器，或者包括内存储器和外存储器两者。内存储器可以包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦写可编程ROM(EEPROM)、快闪存储器、或者随机存储器。外存储器可以包括硬盘、软盘、ZIP盘、U盘、磁带等。本发明所公开的存储器包括但不限于这些类型的存储器。本发明所公开的存储器只作为例子而非作为限定。
输入单元304用于接收信号的输入，以及接收用户输入的关键字。输入单元304可包括触控面板以及其它输入设备。触控面板可收集用户在其上或附近的触摸操作(比如用户使用手指、触笔等任何适合的物体或附件在触控面板上或在触控面板附近的操作)，并根据预先设定的程序驱动相应的连接装置；其它输入设备可以包括但不限于物理键盘、功能键(比如播放控制按键、开关按键等)、轨迹球、鼠标、操作杆等中的一种或多种。显示单元305可用于显示用户输入的信息或提供给用户的信息以及终端设备的各种菜单。显示单元305可采用液晶显示器、有机发光二极管等形式。处理器302是终端设备的控制中心，利用各种接口和线路连接整个设备的各个部分，通过运行或执行存储在存储器302内的软件程序和/或模块，以及调用存储在存储器内的数据，执行各种功能和处理数据。
作为一个实施例，所述一体机设备包括：一个或多个处理器302，存储器303，一个或多个应用程序301，其中所述一个或多个应用程序301被存储在存储器303中并被配置为由所述一个或多个处理器302执行，所述一个或多个应用程序301配置用于执行上述实施例中的任意一实施例中对的一体机以太网刷新方法。
在本发明实施例中，在网线端口存在网线插拔时，一体机设备内的Android系统的主芯片、OPS以及外接PC等连接到交换机芯片的端口寄存器会被主芯片的守护进程改变，从而让一体机设备内的不同设备的操作系统可以产生网络变化的消息，触发一体机设备内的不同设备的操作系统的网络状态的刷新，模拟出插拔主板网线类似插拔对应设备的网口网线的效果；可实现在端口网线插拔之后，自动触发一体机设备内不同设备系统进行网络状态的自动刷新，提升用户的使用体验。
本领域普通技术人员可以理解上述实施例的各种方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，该程序可以存储于一计算机可读存储介质中，存储介质可以包括：只读存储器(ROM，Read Only Memory)、随机存取存储器(RAM，RandomAccess Memory)、磁盘或光盘等。
另外，以上对本发明实施例所提供的一种基于SMI接口的一体机以太网刷新方法、装置、存储介质及一体机设备进行了详细介绍，本文中应采用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种基于SMI接口的一体机以太网刷新方法，其特征在于，所述方法包括：
一体机设备的主芯片通过控制GPIO接口的行为模拟出SMI协议信号，其中，所述SMI协议信号包括MDC时钟信号和MDIO数据信号；
所述主芯片在基于所述SMI协议信号读取一体机设备网口的当前状态寄存器数据；
判断所述当前状态寄存器数据的与上次状态寄存器数据是否相同；
若不相同时，则对所述一体机设备网络进行控制，并产生对应的网络断开事件或网络连接事件；
在产生网络连接事件时，一体机设备内置系统的DHCP进程会进入自动获取IP地址流程，自动获得IP地址；
在产生网络断开事件时，一体机设备内置系统自动释放当前的网络IP地址。
2.根据权利要求1所述的一体机以太网刷新方法，其特征在于，所述GPIO接口包括第一GPIO接口和第二GPIO接口，且所述GPIO接口的一端与所述主芯片连接，另一端与交换机芯片的SMI接口连接；
第一GPIO接口用于根据SMI接口的时序要求模拟出MDC时钟信号；
第二GPIO接口用于根据SMI接口的时序要求模拟出MDIO数据信号。
3.根据权利要求2所述的一体机以太网刷新方法，其特征在于，所述一体机设备的后台服务通过控制GPIO接口的行为模拟出SMI协议信号，还包括：
所述主芯片在读取比特数据时，先拉低所述第一GPIO接口电平，并在预设延迟时间后，再拉高所述第一GPIO接口电平；
此时，读取所述第二GPIO接口电平状态返回的比特数据，取值为0或1，完成一次所述主芯片到所述交换机芯片的读取比特数据操作；
所述主芯片在写入比特数据时，基于读取的比特数据为0或1去拉低或拉高所述第二GPIO接口电平，然后拉低所述第一GPIO接口电平，并在预设延迟时间后，再拉高所述第一GPIO接口电平；
此时，所述交换机芯片自动从所述第二GPIO接口的电平状态中读到比特数据，完成一次所述主芯片到所述交换机芯片的写入比特数据操作。
4.根据权利要求1所述的一体机以太网刷新方法，其特征在于，所述主芯片基于所述SMI协议信号读取一体机设备网口的当前状态寄存器数据，包括：
所述主芯片基于SMI协议信号通过读端口寄存器操作读取一体机设备网口的当前状态寄存器数据。
5.根据权利要求4所述的一体机以太网刷新方法，其特征在于，所述读端口寄存器操作包括：
所述主芯片通过写入比特数据操作依次写入32比特的连续1作为前导码，2比特的01作为开始信号，2比特的01作为操作码；
写入4比特的端口寄存器地址及4比特的状态寄存器地址，并通过读取比特数据操作将所述MDIO数据信号转置为读取状态；
读取16比特的状态寄存器数据，并将所述MDIO数据信号置为高阻状态。
6.根据权利要求1所述的一体机以太网刷新方法，其特征在于，所述对所述一体机设备网络进行控制，包括：
所述主芯片通过将所述状态寄存器的掉电位置1后，通过写端口寄存器操作发送所述状态寄存器数据到对应端口的端口控制寄存器，并将对应端口关闭；或，
所述主芯片通过将所述状态寄存器的掉电位置0后，通过写端口寄存器操作发送所述状态寄存器数据到对应端口的端口控制寄存器，并将对应端口打开。
7.根据权利要求6所述的一体机以太网刷新方法，其特征在于，所述写端口寄存器操作包括：
所述主芯片通过写入比特数据操作依次写入32比特的连续1作为前导码，2比特的01作为开始信号，2比特的01作为操作码；
写入4比特的端口寄存器地址及4比特的状态寄存器地址，并通过写入比特数据操作写入2比特的10将所述MDIO数据信号转置为写入状态；
写入16比特的状态寄存器数据，并将所述MDIO数据信号置为高阻状态。
8.一种基于SMI接口的一体机以太网刷新装置，其特征在于，所述装置包括：
模拟模块：用于一体机设备的主芯片通过控制GPIO接口的行为模拟出SMI协议信号，其中，所述SMI协议信号包括MDC时钟信号和MDIO数据信号；
读取模块：用于所述主芯片在基于所述SMI协议信号读取一体机设备网口的当前状态寄存器数据；
判断模块：用于判断所述当前状态寄存器数据的与上次状态寄存器数据是否相同；
控制产生模块：用于若不相同时，则对所述一体机设备网络进行控制，并产生对应的网络断开事件或网络连接事件；
响应刷新模块：用于在产生网络连接事件时，一体机设备内置系统的DHCP进程会进入自动获取IP地址流程，自动获得IP地址；在产生网络断开事件时，一体机设备内置系统自动释放当前的网络IP地址。
9.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，该程序被处理器执行时实现如权利要求1至7中任意一项所述的一体机以太网刷新方法。
10.一种一体机设备，其特征在于，其包括：
一个或多个处理器；
存储器；
一个或多个应用程序，其中所述一个或多个应用程序被存储在所述存储器中并被配置为由所述一个或多个处理器执行，所述一个或多个应用程序配置用于：执行根据权利要求1至7中任意一项所述的一体机以太网刷新方法。
CN202010561981.2A 2020-09-25 2020-09-25 一体机以太网刷新方法、装置、存储介质及一体机设备 Active CN111897582B8 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010561981.2A CN111897582B8 (zh) 2020-09-25 2020-09-25 一体机以太网刷新方法、装置、存储介质及一体机设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010561981.2A CN111897582B8 (zh) 2020-09-25 2020-09-25 一体机以太网刷新方法、装置、存储介质及一体机设备

Publications (3)

Publication Number Publication Date
CN111897582A true CN111897582A (zh) 2020-11-06
CN111897582B CN111897582B (zh) 2021-10-08
CN111897582B8 CN111897582B8 (zh) 2023-06-20

Family

ID=73207483

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010561981.2A Active CN111897582B8 (zh) 2020-09-25 2020-09-25 一体机以太网刷新方法、装置、存储介质及一体机设备

Country Status (1)

Country Link
CN (1) CN111897582B8 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114124663A (zh) * 2021-11-16 2022-03-01 太原市华纳方盛科技有限公司 一种以太网芯片断网重连的方法、装置及设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6782422B1 (en) * 2000-04-24 2004-08-24 Microsoft Corporation Systems and methods for resynchronization and notification in response to network media events
CN102148724A (zh) * 2011-01-31 2011-08-10 中兴通讯股份有限公司 链路检测方法及网络接入设备
CN102929329A (zh) * 2012-09-28 2013-02-13 无锡江南计算技术研究所 片上系统间互连网络的动态重构方法
US20160012005A1 (en) * 2013-01-20 2016-01-14 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Cached phy register data access
CN108737211A (zh) * 2018-05-16 2018-11-02 武汉微创光电股份有限公司 一种检测phy芯片端口状态变化的方法及装置
CN108933712A (zh) * 2018-07-18 2018-12-04 郑州云海信息技术有限公司 一种网络连接状态的获取方法及装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6782422B1 (en) * 2000-04-24 2004-08-24 Microsoft Corporation Systems and methods for resynchronization and notification in response to network media events
CN102148724A (zh) * 2011-01-31 2011-08-10 中兴通讯股份有限公司 链路检测方法及网络接入设备
CN102929329A (zh) * 2012-09-28 2013-02-13 无锡江南计算技术研究所 片上系统间互连网络的动态重构方法
US20160012005A1 (en) * 2013-01-20 2016-01-14 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Cached phy register data access
CN108737211A (zh) * 2018-05-16 2018-11-02 武汉微创光电股份有限公司 一种检测phy芯片端口状态变化的方法及装置
CN108933712A (zh) * 2018-07-18 2018-12-04 郑州云海信息技术有限公司 一种网络连接状态的获取方法及装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114124663A (zh) * 2021-11-16 2022-03-01 太原市华纳方盛科技有限公司 一种以太网芯片断网重连的方法、装置及设备
CN114124663B (zh) * 2021-11-16 2023-12-01 太原市华纳方盛科技有限公司 一种以太网芯片断网重连的方法、装置及设备

Also Published As

Publication number Publication date
CN111897582B8 (zh) 2023-06-20
CN111897582B (zh) 2021-10-08

Similar Documents

Publication Publication Date Title
CN103365701B (zh) 一种模拟读卡器的工作方法和模拟通信系统
CN106371954B (zh) 基于10位从机地址的i2c总线验证的方法及系统
CN106649084A (zh) 函数调用信息的获取方法及装置、测试设备
CN113076227A (zh) Mcu验证方法、系统和终端设备
CN114880977A (zh) 软硬件联合仿真系统、方法、装置、设备和存储介质
CN110955584A (zh) 块设备访问追踪方法、装置、存储介质及终端
CN112996020A (zh) 一种基于蓝牙的自动化测试方法、装置及蓝牙测试终端
CN109388345A (zh) 存储器的数据读取方法、显示装置及计算机可读存储介质
CN111897582B (zh) 一体机以太网刷新方法、装置、存储介质及一体机设备
CN114003445B (zh) Bmc的i2c监控功能测试方法、系统、终端及存储介质
CN111414309A (zh) 应用程序的自动化测试方法、计算机设备和存储介质
CN111181781A (zh) 一种Vdbench的测试配置方法、系统、终端及存储介质
CN108075929B (zh) 集成接口配试模拟器以及模拟方法
CN114461478A (zh) 模拟器，驱动测试方法，电子设备及计算机可读存储介质
WO2014000299A1 (zh) 串口重定向处理方法、设备和系统
CN111708704A (zh) 一种云真机测试方法、装置、终端及存储介质
CN103559074B (zh) 一种模拟通信插件及其工作方法
CN111338673B (zh) 设备调试方法、装置、电子设备及存储介质
CN112885403A (zh) 一种Flash控制器的功能测试方法、装置及设备
CN117436405B (zh) 一种仿真验证方法、装置及电子设备
CN113050976A (zh) 基于PCIe总线的FPGA并行升级方法、装置、介质及电子设备
CN117131821B (zh) 芯片验证方法、装置、电子设备及存储介质
CN104598410B (zh) 一种免写驱动程序的计算机板卡及其开发方法
CN111063387B (zh) 一种固态硬盘性能测试方法、装置、设备及存储介质
CN109933434A (zh) 电子装置及扩展外围设备的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: Room 238, room 406, No.1, Yichuang street, Huangpu District, Guangzhou, Guangdong 510000

Patentee after: Guangzhou langguo Electronic Technology Co.,Ltd.

Address before: 510000 unit a and B, zone 02, 4th floor, No. 136, Gaopu Road, high tech Development Zone, Tianhe District, Guangzhou City, Guangdong Province

Patentee before: GUANGZHOU LANGO ELECTRONIC SCIENCE & TECHNOLOGY Co.,Ltd.

CI03 Correction of invention patent
CI03 Correction of invention patent

Correction item: Inventor

Correct: Lao Guanhua|Luo Yifeng|Yan Zhuan

False: Lao Guanhua|Luo Yifeng|Yan Zhuan

Number: 41-01

Volume: 37

Correction item: Inventor

Correct: Lao Guanhua|Luo Yifeng|Yan Zhuan

False: Lao Guanhua|Luo Yifeng|Yan Zhuan

Number: 41-01

Page: The title page

Volume: 37

OR01 Other related matters
OR01 Other related matters