CN101741539A - 基于时钟恢复和公共参考源的同步以太网实现方法及系统 - Google Patents

Abstract

本发明公开了一种基于时钟恢复和公共参考源的同步以太网实现方法及系统，其方法包括以下步骤：多个线路接口板从以太网上接收数据，通过其物理层芯片恢复出满足同步以太网要求的时钟信号，并发送给主控制板；所述主控制板根据接收到的多个恢复的时钟信号，由基于锁相环的时钟驱动器选择其中一路同步时钟输出给所述线路接口板；所述线路接口板根据所述主控制板选定的同步时钟发送数据。本发明基于时钟恢复和公共参考源的同步以太网实现方法及系统由于采用了线路接口板以及主控制板的时钟同步操作和相应功能模块，保证了同步以太网的时钟同步过程，方便了各相关业务功能的实现过程。

Description

基于时钟恢复和公共参考源的同步以太网实现方法及系统

技术领域

本发明涉及一种通讯领域同步以太网的实现方法及系统，尤其涉及的是一种解决以太网定时同步能力不足问题的方法和系统。

背景技术

现有技术中，同步以太网是为了解决以太网定时同步能力不足的问题，以满足移动的无线接入网解决方案。

伴随着网路的融合，IP技术在新的网络建设中越来越产生明显的优势，成为未来发展的融合方向；但是在融合的过程中，同时也面临一大挑战：由于以太网的时钟透传技术，网络上的许多应用都有依赖于网络同步的内在时序要求。

但不同的业务应用对时钟同步有不同的需求，传统固网TDM(TimeDivision Multiplexing--时分复用)业务通过以太网承载时，如果承载网络两端的时钟不一致，极易造成滑码，导致TDM语音及数据业务传输质量恶化，甚至业务中断。

通讯网络对时钟频率最苛刻的需求体现在无线应用上，IP RAN(IP无线接入网络，IP Radio Access Networks)在不同基站之间的频率必须同步在一定精度之内，否则业务在基站切换时会出现掉线。随着PDH/SDH(Plesiochronous Digital Hierarchy/Synchronos Digital Hierarch，准同步数字系列/同步数字系列)网络向基于分组的IP/Ethernet架构转移，因而满足要求的同步以太网方案成为迫切要求。

现有技术还有待于改进和发展。

发明内容

本发明的目的是提供一种基于时钟恢复和公共参考源的同步以太网实现方法及系统，能够满足时钟的同步要求。

本发明的技术方案包括：

一种基于时钟恢复和公共参考源的同步以太网实现方法，其包括以下步骤：

A、多个线路接口板从以太网上接收数据，通过其物理层芯片恢复出满足同步以太网要求的时钟信号，并发送给主控制板；

B、所述主控制板根据接收到的多个恢复的时钟信号，由基于锁相环的时钟驱动器选择其中一路同步时钟输出给所述线路接口板；

C、所述线路接口板根据所述主控制板选定的同步时钟发送数据。

所述的方法，其中，所述步骤B中还包括：所述主控制板还根据接收到的参考源时钟选定同步时钟。

所述的方法，其中，所述线路接口板与所述主控板设置在一背板上，并在该背板上设置有一从控制板，用于作为所述主控制板的备份板，并且所述步骤C中，选定的同步时钟还发送给所述从控制板。

所述的方法，其中，所述步骤B中选择同步时钟的依据是满足以太网质量要求。

所述的方法，其中，所述步骤A中，所述线路接口板恢复出的时钟有多个，并按照CPU的预先设置要求选择其中一路输出。

一种基于时钟恢复和公共参考源的同步以太网实现系统，其包括在背板上设置的多个线路接口板和一主控制板；其中，所述线路接口板设置包括一物理层芯片，用于从接收的以太网数据中恢复出满足同步以太网要求的时钟信号；一时钟驱动器，用于接收所述物理层芯片恢复出的时钟信号，并根据一CPU控制器的预先设置控制，向所述主控制板发送该时钟信号；

所述主控制板设置包括一基于锁相环的时钟驱动器，用于在多路时钟信号中选定一路作为同步时钟，并向各线路接口板的物理层芯片发送。

所述的系统，其中，所述主控制板的基于锁相环的时钟驱动器还可以接收参考源时钟作为同步时钟。

所述的系统，其中，所述基于锁相环的时钟驱动器选择满足以太网质量要求的时钟信号作为同步时钟。

所述的系统，其中，所述背板上还设置有从控制板，用于作为所述主控制板的备份板。

本发明所提供的一种基于时钟恢复和公共参考源的同步以太网实现方法及系统，由于采用了线路接口板以及主控制板的时钟同步操作和相应功能模块，保证了同步以太网的时钟同步过程，方便了各相关业务功能的实现过程。

附图说明

图1为本发明方法的总体实现示意图；

图2是本发明方法中同步以太网总体方案流程图。

具体实施方式

以下结合附图，将对本发明的各较佳实施例进行更为详细的说明。

如图1所示，本发明基于时钟恢复和公共参考源的同步以太网实现方法及系统中，是在主控制板的CPU控制器的控制下，选择来自线卡即线路接口板接收的物理链路中恢复N路同步时钟、主控制板的BITS时钟以及另外一块主控制板提供的同步时钟(N+1+1)路的其中一路满足质量要求的同步时钟，作为一个同步时钟，输出这个同步时钟并分发给线卡的物理链路层芯片，每个线卡上的物理链路层芯片把主控制板送来的同步时钟作为发送链路的参考时钟(线卡同步)；所述线卡通过PHY芯片从接受到的数据流中恢复出满足同步以太网要求的时钟，发送给所述主控制板，作为其工作时钟(主控制板同步)。

本发明所述基于时钟恢复和公共参考源的同步以太网系统，如图1所示的，其包括在背板110上设置的多个线路接口板120和一主控制板131，所述线路接口板120设置有多个，在所述背板上还可设置至少一主控制板131和其他从控制板132，如本发明较佳实施例的至少设置了一个从控制板132。

所述线路接口板中设置包括一物理层芯片121和交换芯片122，用于从以太网接收数据和向以太网发送数据，并具有恢复出时钟的功能；所述物理层芯片121接收到的恢复时钟向该线路接口板120中的时钟驱动器123发送，并有其CPU控制器124控制，通过背板向主控制板131和从控制板132发送。

所述主控制板131上设置有一基于锁相环的时钟驱动器133，用于从所述线路接口板发送过来的多路时钟信号或本身收到的参考源时钟信号中选择其中一路满足质量要求的同步信号，作为提取的时钟信号，向各线路接口板120的物理层芯片121进行发送，用于其发送数据。以上即实现了主控制板同步和线卡同步过程。

所述从控制板132的结构和功能基本与所述主控制板131的相同，是作为所述主控制板的备份板存在，以便在所述主控制板出现故障时能够切换为主控制板，因此不再赘述。

图2是本发明方法中同步以太网的流程示意图，在接收数据和发送数据的过程中，在线卡上从PHY芯片接收的数据中恢复同步以太网时钟，送入到时钟选择芯片，选择一路满足质量要求的同步以太网时钟，把这个时钟通过背板送入到系统的主控制板使用(主控制板同步)；主控制板上的同步以太网时钟，来自线卡接收的物理层链路中恢复的N路同步时钟和主控制板的BITS时钟以及另外一块主控制板通过背板提供的时钟，从这(N+1+1)路通过时钟选择芯片选择其中一路满足质量要求的同步时钟，送给线卡的PHY芯片作为其发送数据的时钟(线卡同步)，由此可以达到系统的同步。

本发明方法的具体方法步骤包括：

首先要保证系统中存在一个同步时钟源，然后把这个同步时钟源送到每个设备中去，每个设备的主控制板从多路时钟中提取一路同步时钟分发给相应的线卡，作为线卡发送链路的同步参考时钟；同时线卡也会通过接收的物理链路恢复出同步时钟送给主控制板，作为主控制板发送数据的参考始终，从而达到整个系统的时钟同步。

对于一个普通的以太网设备来说，通常都是由线卡和主控制板组成的，如图1所示，需要有一个满足同步以太网要求的时钟在以太网设备中，本发明方法中，可以通过两个途径获得这个满足同步以太网要求的时钟，一个是从线路中恢复出来的时钟，另一个是系统提供的参考源时钟。

本发明方法中，如图1所示的，其包括设置在所述以太网设备中的线路接口板连接的主控制板和从控制板，通过所述线路接口板接收来自别的设备的数据，并从上述数据中，接收并恢复同步以太网时钟，发送给时钟驱动器；

所述时钟驱动器从接收的N路恢复同步时钟中，选择一路满足同步以太网时钟，送入主控制板及从控制板；

所述线路接口板送来的时钟和主控制板参考源时钟选择满足同步以太网时钟要求的时钟，给本板使用，以使主控制板达到同步，同时送入线路接口板中的所述物理层芯片和交换芯片；

从所述主控制板送入线路接口板的时钟，可作为发送时钟和本板使用，从而使所述线路接口板也达到同步。上述线路接口板的同步过程由所述线路接口板中的CPU控制器控制。在所述主控制板上由基于锁相环的时钟驱动器对参考源时钟以及提取的各路时钟信号进行同步时钟的提取。

同样，所述从控制板与其对应的线路接口板也确定与所述主控制板同步的时钟信号，以实现时钟的同步。

本发明基于时钟恢复和公共参考源的同步以太网实现方法，如图2所示的，具体包括步骤：

201、系统上电之后，系统通过线路接口板从以太网中，接收数据；具有时钟恢复功能线路接口板物理层芯片从接收到的数据中恢复出同步时钟；

202、判断物理层芯片是否恢复出同步时钟，如果没有恢复就继续等待，如果恢复出同步时钟就转步骤203执行；

203、把恢复出来的N路时钟通过CPU控制器预先设置的选择规律，选出一路满足同步以太网要求的时钟，送入所述主控制板供主控制板使用，从而达到主控制板同步；所述主控制板的同步过程通过其基于锁相环的时钟驱动器参考参考源时钟实现。

204、判断是否有线路接口板送来时钟或者主控制板自身的参考源时钟；如果没有等待，如果存在则进入步骤205执行；

205、所述线路接口板送来的同步时钟和所述主控制板的参考源时钟通过CPU控制器预先设置的选择规律，让时钟选择器选择一路时钟送入线路接口板，作为提取的同步时钟，有所述物理层芯片和所述交换芯片作为时钟采用；

206、所述线路接口卡在接收到主控制板送来的同步时钟时，来作为线卡物理层芯片的发送时钟，从而达到线路接口板同步；线路接口板的同步过程由其时钟驱动器根据所述同步时钟实现。

在本发明方法的较佳实施例中，某型号的电信级高端交换机上，该设备共有10个槽位，其中2个主控制板模块槽位，8个业务子模块槽位，在设计时采用了本发明方法的基于时钟恢复和公共参考源同步以太网方式。

在所述主控制板中同步时钟处理过程具体包括：线卡通过接收的物理链路恢复的8路同步时钟、另外一块主控制板通过背板提供的同步时钟以及本板(主控制板)的BITS时钟一共(8+1+1)＝11路时钟送到主控制板中，所述主控制板通过时钟选择器选择其中一路满足以太网质量要求的同步时钟，然后把此同步时钟通过背板分发给各路线卡(8路)和另外一块主控制板(1路)使用。

线卡中的同步时钟处理过程包括：线卡根据所述主控制板送来的同步时钟，通过时钟驱动器，分发给多个物理层PHY芯片作为物理层链路的发送参考时钟；同时每个物理层PHY芯片在接收的物理层链路上恢复出同步时钟，然后再通过时钟选择器从这N路恢复的同步时钟中提取一路满足质量要求的同步时钟送给主控制板，从而达到整个系统的时钟同步目的。

本发明方法中，由于采用了同步以太网的技术，在系统中增加了时钟同步的相应功能和模块，实现了在业务切换时的稳定性，减少了业务被中断可能带来的服务感受下降。

应当理解的是，上述针对本发明较佳实施例的描述较为具体，但不能因此而理解为对本发明专利保护范围的限制，本发明的专利保护范围应以所附权利要求为准。

Claims (9)

1.一种基于时钟恢复和公共参考源的同步以太网实现方法，其包括以下步骤：

A、多个线路接口板从以太网上接收数据，通过其物理层芯片恢复出满足同步以太网要求的时钟信号，并发送给主控制板；

B、所述主控制板根据接收到的多个恢复的时钟信号，由基于锁相环的时钟驱动器选择其中一路同步时钟输出给所述线路接口板；

C、所述线路接口板根据所述主控制板选定的同步时钟发送数据。

2.根据权利要求1所述的方法，其特征在于，所述步骤B中还包括：所述主控制板还根据接收到的参考源时钟选定同步时钟。

3.根据权利要求2所述的方法，其特征在于，所述线路接口板与所述主控板设置在一背板上，并在该背板上设置有一从控制板，用于作为所述主控制板的备份板，并且所述步骤C中，选定的同步时钟还发送给所述从控制板。

4.根据权利要求1所述的方法，其特征在于，所述步骤B中选择同步时钟的依据是满足以太网质量要求。

5.根据权利要求1所述的方法，其特征在于，所述步骤A中，所述线路接口板恢复出的时钟有多个，并按照CPU的预先设置要求选择其中一路输出。

6.一种基于时钟恢复和公共参考源的同步以太网实现系统，其包括在背板上设置的多个线路接口板和一主控制板；其特征在于，所述线路接口板设置包括一物理层芯片，用于从接收的以太网数据中恢复出满足同步以太网要求的时钟信号；一时钟驱动器，用于接收所述物理层芯片恢复出的时钟信号，并根据一CPU控制器的预先设置控制，向所述主控制板发送该时钟信号；

所述主控制板设置包括一基于锁相环的时钟驱动器，用于在多路时钟信号中选定一路作为同步时钟，并向各线路接口板的物理层芯片发送。

7.根据权利要求6所述的系统，其特征在于，所述主控制板的基于锁相环的时钟驱动器还接收参考源时钟作为同步时钟。

8.根据权利要求7所述的系统，其特征在于，所述基于锁相环的时钟驱动器选择满足以太网质量要求的时钟信号作为同步时钟。

9.根据权利要求8所述的系统，其特征在于，所述背板上还设置有从控制板，用于作为所述主控制板的备份板。

Images