JP4749491B2 - ６つの８メガビット／秒の信号のｓｏｎｅｔフレームへのマッピング - Google Patents

Description

本発明は光学式媒体上のデジタル情報の転送に関する。より詳細には、本発明は、同期光ネットワーク（ＳＯＮＥＴ：Synchronous Optical Network）標準による複数の８メガビット／秒信号の転送に関する。

ＳＯＮＥＴは、光ファイバおよび／または銅線の上のデジタル・ペイロード情報（例えば音声、ビデオまたはデータトラフィック）を送信するシステムを提供する。ＳＯＮＥＴの伝送の基本単位は、同期転送信号１（ＳＴＳ−１Synchronous Transport Signal-1）である。ＳＴＳ−１のビット転送速度は、５１．８４０メガビット／秒に等しい。この点に関して、ＳＴＳ−１は、ＳＯＮＥＴベースのネットワークにおける伝送の制御およびデジタル情報のために使用するフレーミング・フォーマットを提供する。ＳＴＳ−１フレームは、９０列、９行のバイトから成る。ＳＴＳ−１フレームは、転送オーバーヘッド（ＴＯＨ：transport overhead）と、同期ペイロードエンベロープ（ＳＰＥ：Synchronous Payload Envelope）とから成る。ＴＯＨは、３列、９行のバイトを占める。ＴＯＨは、セクション、および、ライン制御情報を含む。転送オーバーヘッドのバンド幅は、ほぼ２メガビット／秒である。ＳＰＥは、８７列、９行のバイトを占める。ＳＰＥは、パスオーバーヘッド（ＰＯＨ）、および、デジタル・ペイロード情報（例えば音声、ビデオまたはデータトラフィック）を含む。ＳＰＥのバンド幅は、ほぼ５０メガビット／秒である。

"Synchronous Optical Network (SONET) - Basic Description including Multiplex Structures, Rates, and Formats," provided by the American National Standards Institute

バーチャル支流（ＶＴｓ：virtual tributaries）は、ＳＴＳ−１のサブセットである。ＶＴｓは、ＳＴＳ−１フォーマットより低いビットレートでデジタル情報を転送する。時分割多重（ＴＤＭ）ネットワーク階層に適する４つの標準の定義済みのＶＴサイズがある。これらは、ＶＴ１．５（ビット転送速度は、１．７２８メガビット／秒）、ＶＴ２（ビット転送速度は、２．３０４メガビット／秒）、ＶＴ３（ビット転送速度は、３．４５６メガビット／秒）、および、ＶＴ６（ビット転送速度は、６．９１２メガビット／秒）である。２つ以上のＶＴｓは、その要素ＶＴｓより高いビットレートを有する単一形式のＳＴＳエンティティに仮想連結テクニックを使用してグループ化されてもよい点に留意すべきである。

さまざまな個人、および政府のクライアントは、それらがネットワーク（例えばＴＤＭ ネットワーク）によってデジタル・ペイロード情報（例えば音声、ビデオまたはデータトラフィック）を送信するための好まれる特定のビットレートを有する。例えば、あるクライアントは、デジタル情報の８メガビット／秒でＴＤＭネットワークによって送信されるのを好む。この種のシナリオにおいて、８メガビット／秒の信号は、ＳＯＮＥＴフレームにマップされることを必要とする。このために用いられ得る１つの技術としては、８メガビット／秒の信号を５０メガビット／秒のＳＰＥにマップすることを要求することである。しかしながら、この技術は、特定の欠点を含む。具体的には、ＳＰＥバンド幅の６分の１未満しか使われないので、この技術は非効率的であるということである。このために用いられ得る他の技術は、８メガビット／秒の信号を単一のＶＴにマッピングするということである。しかしながら、直接８メガビット／秒の転送速度を提供する適切な大きさのＶＴｓは存在しない。

このために用いられ得るさらにもう一つの技術は、仮想連結を使用することを必要とする。この点に関しては、４つのＶＴ２の仮想連結は、８メガビット／秒信号を形成できる。しかしながら、この技術は、同様に欠点がある。具体的には、この技術は、特別なハードウェア（例えばデマルチプレクサ）が必要となる。すなわち８メガビット／秒を４つのＶＴ２信号に分け、８メガビット／秒の信号に再構築することが必要である。

以上のことから、バンド幅を浪費することなく、８メガビット／秒の信号をＳＯＮＥＴフレームにマッピングするニーズが存在する。

本発明はＳＯＮＥＴ ＳＰＥをデジタル情報のバイトで充填するシステムに関する。システムは、８Ｍｂｉｔ／ｓ信号を受信するように構成された一つ以上のデータ入力ポートを有する。８Ｍｂｉｔ／ｓ信号は、ペイロード情報を含む。システムは、同様に、各々の８Ｍｂｉｔ／ｓ信号から順番にペイロード情報のバイトを転送するように構成された一つ以上のデータ処理回路を有する。データ処理回路は、同様に、ペイロード情報を一つ以上のバイトセグメントに分解するように構成される。バイトセグメントの各々は、ペイロード情報の１２８バイトを有する。データ処理回路は、バイト毎に、バイトセグメントを１バイトのＳＯＮＥＴ ＳＰＥにマップするように更に構成される。ＳＯＮＥＴ ＳＰＥは、列１〜９、行１〜８７の複数のセルを有する。セルは、上から下に、行から行に、各行は左から右に充填されてゆく。データ処理回路は、パスオーバーヘッドデータのバイトをＳＯＮＥＴ ＳＰＥの行１〜９、列１のセルに、または一つ以上のＳＯＮＥＴ転送オーバーヘッド（ＴＯＨ）ポインタ・バイトによって定義されるＳＯＮＥＴ ＳＰＥ開始位置に充填するように構成される。本発明の一実施例によれば、データ処理回路は、バイトセグメントの各々のそれぞれの一つの直前にデータをＳＯＮＥＴ ＳＰＥに挿入するように構成される。データのバイトは、シグナリング情報および制御情報からなる群から選択される。本発明の他の実施例によれば、データ処理回路は、バイトセグメントの各々のそれぞれの一つの直後にデータをＳＯＮＥＴ ＳＰＥに挿入するように構成される。データのバイトは、同様にシグナリング情報および制御情報からなる群から選択される。

本発明のＳＯＮＥＴマッピングシステムを有する通信ネットワークのブロック図である。 本発明のＳＯＮＥＴ ＳＴＳ−１フレームのフォーマット図である。 本発明のＳＯＮＥＴ同期ペイロードエンベロープのフォーマット図である。 図３に示されるフォーマットに従ってＳＯＮＥＴ同期ペイロードエンベロープを充填する方法のフローチャートである。 図３に示されるフォーマットに従ってＳＯＮＥＴ同期ペイロードエンベロープを充填する方法のフローチャートである。 図３に示されるフォーマットに従ってＳＯＮＥＴ同期ペイロードエンベロープを充填する方法のフローチャートである。 本発明のＳＯＮＥＴ同期ペイロードエンベロープのフォーマット図である。 本発明のＳＯＮＥＴ同期ペイロードエンベロープのフォーマット図である。 本発明のＳＯＮＥＴ同期ペイロードエンベロープのフォーマット図である。

本発明の他の実施例によれば、データ処理回路は、パスオーバーヘッドデータの第１のバイトの後にシグナリング情報または制御情報のバイトを挿入するように構成される。例えば、データ処理回路は、シグナリング情報または制御情報のバイトをＳＯＮＥＴ ＳＰＥの行１の列２〜７のセルに挿入するように構成されてもよい。本発明のさらにもう一つの実施例によれば、データ処理回路は、シグナリング情報または制御情報のバイトをＳＯＮＥＴ ＳＰＥの最後の６つのセルに挿入するように構成されてもよい。例えば、データ処理回路は、シグナリング情報または制御情報をＳＯＮＥＴ ＳＰＥのバイト行９の列８２〜８７に挿入するように構成されてもよい。

本発明の一態様によれば、データ処理回路は、データ入力ポートの各々がアクティブであるか非アクティブかどうか判定（determine）するように構成される。データ入力ポートが非アクティブの場合、データ処理回路は同様に、少なくとも一つのスタッフバイト（stuff byte）をＳＯＮＥＴ ＳＰＥに挿入するように構成される。本発明の別の態様では、システムは、同様に、複数の６４Ｋｂｉｔ／ｓの信号を受信するように構成された一つ以上のシグナリング入力ポートを有する。このため、データ処理回路は、シグナリング入力ポートの各々がアクティブか非アクティブかどうかを判定するように構成される。データ処理回路は、同様に、シグナリング・バイトセグメントを取得するために６４のＫｂｉｔ／ｓの信号から順番にシグナリング情報のバイトを転送するように構成される。対応するシグナリング入力ポートがアクティブな場合、データ処理回路はシグナリング・バイトセグメントをＳＯＮＥＴ ＳＰＥに挿入するように更に構成される。対応するシグナリング入力ポートが非アクティブの場合、データ処理回路は１バイトのスタッフ情報をＳＯＮＥＴ ＳＰＥに挿入するように構成される。方法は、同様に、ＳＯＮＥＴ ＳＰＥを複数の８Ｍｂｉｔ／ｓ信号に対応するデジタル情報の複数のバイトで充填する。８Ｍｂｉｔ／ｓ信号は、ペイロード情報を含む。方法は、各々の８Ｍｂｉｔ／ｓ信号から順番にペイロード情報のバイトを転送することを含む。方法は、同様にペイロード情報を一つ以上のバイトセグメントになるまで分解することを含む。各々のバイトセグメントは、ペイロード情報の１２８バイトを有する。方法は、バイト毎に、バイトセグメントをＳＯＮＥＴ ＳＰＥにマップすることを更に含む。ＳＯＮＥＴ ＳＰＥは、行１〜９、列１〜８７の複数のセルを有する。セルは、上から下に、行毎に、各々の行において左から右へ、充填される。方法はパスオーバーヘッドデータのバイトを、ＳＯＮＥＴ ＳＰＥの行１〜９、列１のセルに、または一つ以上のＳＯＮＥＴ転送オーバーヘッド（ＴＯＨ）ポインタ・バイトによって定義されるＳＯＮＥＴ ＳＰＥ開始位置に、挿入することを含む。

本発明の一実施例によれば、方法は、バイトセグメントの各々のそれぞれの一つの直前にデータをＳＯＮＥＴ ＳＰＥに挿入することを含む。データのバイトは、シグナリング情報および制御情報からなる群から選択される。本発明の他の実施例によれば、方法は、バイトセグメントの各々のそれぞれの一つの直後にデータをＳＯＮＥＴ ＳＰＥに挿入することを含む。このバイトのデータは、同様にシグナリング情報および制御情報からなる群から選択される。

本発明の他の実施例によれば、方法は、パスオーバーヘッドデータの第１のバイトの後にシグナリング情報または制御情報のバイトを挿入することを含む。例えば、方法は、シグナリング情報または制御情報のバイトを行１、列２〜７のＳＯＮＥＴ ＳＰＥのセルに挿入することを含むことができる。本発明のさらにもう一つの実施例によれば、方法は、最後の６つのＳＯＮＥＴ ＳＰＥのセルにシグナリング情報または制御情報のバイトを挿入することを含む。例えば、方法は、シグナリング情報または制御情報のバイトを行９、列８２〜８７のＳＯＮＥＴ ＳＰＥに挿入することを含むことができる。本発明の一態様によれば、方法は、複数のデータ入力ポートの各々のデータ入力ポートがアクティブであるか非アクティブかどうかについて判定することを含む。データ入力ポートが非アクティブの場合、方法は同様に一つ以上のスタッフバイトをＳＯＮＥＴ ＳＰＥに挿入することを含む。

本発明の別の態様では、方法は、複数のシグナリング入力ポートのうちのシグナリング入力ポートがアクティブであるか非アクティブかどうかについて判定することを含む。方法は、同様にシグナリング入力ポートのうちの少なくとも１つにおいて６４Ｋｂｉｔ／ｓ信号を受信することを含む。方法は、シグナリング・バイトセグメントを取得するために各々の受信された６４Ｋｂｉｔ／ｓ信号から、順番にシグナリング情報のバイトを転送することを更に含む。

本発明の更に別の態様によれば、シグナリング入力ポートの各々は、データ入力ポートのうちの１つに対応する。このため、アクティブなシグナリング入力ポートで受け取られる６４Ｋｂｉｔ／ｓ信号は、特定のアクティブなデータ入力ポートで受け取られる８Ｍｂｉｔ／ｓ信号と一致する。この点に関して、特定のデータ入力ポートに対応するシグナリング入力ポートがアクティブな場合、方法はシグナリング・バイトセグメントをＳＯＮＥＴ ＳＰＥに挿入することを含む。特定のデータ入力ポートに対応するシグナリング入力ポートが非アクティブの場合、方法は同様にスタッフ情報（staff information）をＳＯＮＥＴ ＳＰＥに挿入することを含む。

実施例は、以下の図面を参照して後述する。図全体において、同様の番号は、同様の対象を示す。

本発明は、現在添付の図面を参照し、本発明の例示の実施例をより詳細に記載する。なお、本発明は、多くの別の形式に表現されるため、本願明細書において記載される実施例に限られて解釈されてはならない。本発明は、例えば、方法、データ処理システムまたはコンピュータ・プログラム製品として実施されてもよい。したがって、本発明は、完全にハードウェアの実施例、完全にソフトウェアの実施例またはハードウェア／ソフトウェア実施例の形式をとることができる。

本発明は、１つのコンピュータシステムにおいて実現されてもよい。本願明細書において記載されている方法を実施するように調整されたコンピュータシステムまたは他の装置のいかなる種類のものも適する。ハードウェアおよびソフトウェアの典型的組合せは、汎用コンピュータシステムであってもよい。汎用コンピュータシステムは、本願明細書において記載されている方法を実行するように、コンピュータシステムを制御できるコンピュータ・プログラムを有することができる。本発明は、計算機が使用可能な記憶媒体（例えばハードディスクまたはＣＤ−ＲＯＭ）のコンピュータ・プログラム製品という形をとることができる。計算機が使用可能な記憶媒体は、媒体に表現される計算機が使用可能なプログラムコードを含むことができる。本願明細書において使われるコンピュータ・プログラム製品という語は、本願明細書において記載されている方法の実装を可能にする全ての特徴を有するデバイスを指す。本願明細書における、コンピュータ・プログラム、ソフトウェアアプリケーション、コンピュータソフトウェア・ルーチンおよび／またはこれらの語の他の表現は、いかなる言語、コードまたは表記法で、情報処理能力を有するシステムに特定の機能を実行させることを目的とする一組の命令のいかなる言語も意味する。特定の機能の実行は直接または、ａ）他の言語コードまたは表記法への変換；またはｂ）他のデータ形式への複製のいずれかまたは両方を含む。

本発明の実施例は、図１〜図７に記載されている。本発明の一部の実施例は、方法、システム、および装置を提供する。これらは、ＳＯＮＥＴ ＳＴＳフレームをパスオーバーヘッドデータのバイト、複数の８Ｍｂｉｔ／ｓ信号のためのデジタル・ペイロード情報のバイト、および、シグナリング、制御および／またはスタッフ情報のバイトで充填することに関する。なお、列挙された機能を含む実施例は、更に下記で述べる。本願明細書で使用する、スタッフ情報とは、ペイロード・データもシグナリング情報も含まない一つ以上のバイトを指す。本願明細書において記載されているように、スタッフ情報はデータフレームの組み立てを補助するために使用するデータバイトを有する。スタッフ情報またはスタッフビットが、ダミー・データとして使われ、かつ、通常、実際の情報コンテンツを欠くものである。

ここで図１を参照すると、本発明を理解することに役立つ通信ネットワーク１００のブロック図が示されている。通信ネットワーク１００は、ソースノード１０２、マッピングシステム１０４、およびＳＯＮＥＴ送信器１０６を有する。通信ネットワーク１００は、同様にＳＯＮＥＴ受信器１１０、および宛先ノード１１２を有する。通信ネットワーク１００は、ＳＯＮＥＴベースのネットワーク１０８をさらに有する。

ソースノード１０２は、デジタル情報、例えば音声、ビデオおよび／またはデータトラフィックを含む一つ以上の信号を生成するためのハードウェアおよびソフトウェアを有する。この種のデジタル情報は、一般にユーザが主要な関心を持つ情報を有するため、ペイロード情報またはソースノードのデータと捉えることができる。ソースノード１０２は、任意に同様に、本明細書においてシグナリングまたは制御情報と称される第２のタイプの情報を生成する。ソースノード１０２は、同様に、マッピングシステム１０４に生成された信号を送るためのハードウェアおよびソフトウェアを含む。図１に示すように、ソースノード１０２は、さまざまなデータ転送速度で信号を送ることができる。例えば、ソースノード１０２は、デジタル・ペイロード情報例えば音声、ビデオおよび／またはデータトラフィック）を８メガビット／秒（Ｍｂｉｔ／ｓ）転送速度で作動できる。ソースノード１０２は、シグナリング情報を６４キロビット／秒（Ｋｂｉｔ／ｓ）転送速度で作動する。なお、本発明は、この点に関しては制限されない。ソースノード１０２は、シグナリングおよび、制御情報のために、６４キロビット／秒（Ｋｂｉｔ／ｓ）以下の転送速度で作動する。

図１を再度参照すると、マッピングシステム１０４は、８ＭｂのＳＴＳ−１マッピング、およびフレーミング装置（８Ｍｂ−ＳＴＳ ＭＦＤ）１１４を有し、８ＭｂのＳＴＳ−１デマッピング、および、デフレーミング装置（８Ｍｂ−ＳＴＳ ＤＤＤ）１１８、制御装置１２０−１、１２０−２、および、メモリ１１６−１、１１６−２を有する。８Ｍｂ−ＳＴＳ ＭＦＤ１１４は、定義済みビット転送速度（例えば８Ｍｂｉｔ／ｓ転送速度、および、６４Ｋｂｉｔ／ｓ転送速度）を有する一つ以上の受信信号のためのハードウェアおよびソフトウェアを含む。本発明の一実施例によれば、８Ｍｂ−ＳＴＳ ＭＦＤ１１４は、伝送路をデジタル・ペイロード情報（例えば音声、および、データ）に提供するために、６つの８Ｍｂｉｔ／ｓデータ入力ポート１、２、３、４、５、６を有することができる。８Ｍｂ−ＳＴＳ ＭＦＤ１１４は、同様に、伝送路をシグナリング情報（例えばセットアップ、および、パケット・データ）に提供するために、６つの６４Ｋｂｉｔ／ｓシグナリングチャネルポート７、８、９、１０、１１、１２を有する。８Ｍｂ−ＳＴＳ ＭＦＤ１１４は、伝送路を制御情報および／または管理情報に対して提供するために、制御入力ポート１３を更に有してもよい。なお同様に、本発明はこの点に関して、制限されないことを理解されたい。８Ｍｂ−ＳＴＳ ＭＦＤ１１４は、通信ネットワーク１００アプリケーションに従って、さまざまな数のデータ入力ポート、および制御／マネージメント入力（シグナリングチャネル・ポート）を有してもよい。

本発明の一態様によれば、８Ｍｂ−ＳＴＳ ＭＦＤ１１４は、特定のデータ入力ポート１、２、３、４、５、６に到着する信号を含むペイロード情報を、特定のシグナリングチャネルポート７、８、９、１０、１１、１２に到着する信号を含むシグナリング情報に関連させてもよい。このため、各々のシグナリングチャネルポート７、８、９、１０、１１、１２は、特定のデータ入力ポート１、２、３、４、５、６に対応してもよい。

本発明の好ましい実施例によれば、固定された関連方法は、特定のデータ入力ポート１、２、３、４、５、６に到着する信号を含むペイロード情報が、特定のシグナリングチャネルポート７、８、９、１０、１１、１２に到着する信号を含むシグナリング情報に関連させるために使用される。この種のシナリオにおいて、シグナリングチャネルポート７は、データ入力ポート１に対応する。同様に、シグナリングチャネルポート８は、データ入力ポート２に対応する。同様に、シグナリングチャネルポート９は、データ入力ポート３に対応する。それぞれ、シグナリングチャネルポート１０、１１、１２は、データ入力ポート４、５、６に対応する。本発明の他の実施例によれば、フレキシブルでコンフィギュラブルなマッピング方式が、特定のデータ入力ポート１、２、３、４、５、６に到着する信号を含むペイロード情報を、特定のシグナリングチャネルポート７、８、９、１０、１１、１２に到着する信号を含むシグナリング情報に関連させるために使用される。この種のシナリオにおいて、シグナリングチャネルポート７は、データ入力ポート１、２、３、４、５、６のいかなるものにも対応するように選ばれてもよい。同様に、シグナリングチャネルポート８は、すでにシグナリングチャネルポート７に割り当てられていないデータ入力ポート１、２、３、４、５、６に対応するように選ばれてもよい。同様に、シグナリングチャネルポート９は、すでにシグナリングチャネル・ポート７、および、８に割り当てられていないデータ入力ポート１、２、３、４、５、６に対応するよう選ばれてもよい。シグナリングチャネルポート１０、１１、および、１２は、同様にいかなるデータ入力ポート１、２、３、４、５、６に対応するよう選ばれてもよい。当業者によって理解されるように、この種のフレキシブルでコンフィギュラブルなマッピング方式をインプリメントするため、１入力６出力セレクタ・デバイスが、各々の６つのシグナリングチャネルポートに必要である。シグナリングチャネルポートがない場合には、１入力６出力セレクタ・デバイスは、選択を行わない。

８Ｍｂ−ＳＴＳ ＭＦＤ１１４は、同様に、受信された８Ｍｂｉｔ／ｓ信号から順番にペイロード情報のバイトを転送して、かつ、ペイロード情報を複数のバイトセグメント（例えば、各々のバイトセグメントは、ペイロード情報の１２８バイトを含んでもよい）になるまで分解するように構成された一つ以上のデータ処理回路を有してもよい。同様に、８Ｍｂ−ＳＴＳ ＭＦＤ１１４を有する一つ以上のデータ処理回路は、受信された６４Ｋｂｉｔ／ｓ信号から順番にシグナリング情報のバイトを転送するように構成されてもよく、かつ、シグナリング・バイトセグメントを取得するために、シグナリング情報上の処理を実行してもよい。例えば、シグナリング・バイトセグメントは、１バイトを含んでもよい。同様に、８Ｍｂ−ＳＴＳ ＭＦＤ１１４は、受信された制御／管理信号から順番に制御情報のバイトを転送してもよく、および、１バイトセグメントを取得するために、制御情報の処理を実行してもよい。

図１に示すように、８Ｍｂ−ＳＴＳ ＭＦＤ１１４はメモリ１１６−１に接続されている。そして、これはプログラム大容量記憶装置のＲＡＭ、ディスク駆動装置および／または他のいかなる形式であってもよい。このため、８Ｍｂ−ＳＴＳ ＭＦＤ１１４は、所望の占有スキームにしたがってデジタル、シグナリングおよび／または制御情報をメモリ１１６−１に保存してもよい。例えば、ペイロード情報の複数のバイトが特定のデータ入力ポート１、２、３、４、５、６に関連づけられるように、ペイロード情報の複数のバイトはテーブル構成に保存されてもよい。同様に、シグナリング情報の複数のバイトが特定のシグナリングチャネルポート７、８、９、１０、１１、１２に関連づけられるように、シグナリング情報の複数のバイトがテーブル構成に保存されてもよい。８Ｍｂ−ＳＴＳ ＭＦＤ１１４は、同様にメモリ１１６−１からデジタル、シグナリングおよび／または制御情報を読み出してもよい。

８Ｍｂ−ＳＴＳ ＭＦＤ１１４は、同様に、カウンタインクリメント機能を実行するように構成されたアップカウンタ１２２、１２４、１２６、１２８、１３０を含む。アップカウンタは、適切ないかなる方式によってインプリメントされてもよい。例えば、アップカウンタは、８Ｍｂ−ＳＴＳ ＭＦＤ１１４に含まれる一つ以上のデータ処理回路内において、ソフトウェアでインプリメントされてもよい。あるいは、アップカウンタは、別個のハードウェア要素として、インプリメントされてもよい。アップカウンタ１２２は、ＳＯＮＥＴ同期ペイロードエンベロープ（ＳＰＥ）行カウンタとして選ばれてもよい。アップカウンタ１２４は、ＳＯＮＥＴ ＳＰＥ列カウンタとして選ばれてもよい。アップカウンタ１２６は、８Ｍｂｉｔ／ｓシグナルカウンタとして選ばれてもよい。アップカウンタ１２８は、シグナリングチャネルカウンタとして選ばれてもよい。アップカウンタ１３０は、ペイロード情報バイトカウンタとして選ばれてもよい。カウンタ１２２、１２４、１２６、１２８、１３０は、当業者にとって公知である。したがって、カウンタは、本願明細書において詳しく記載されていない。

８Ｍｂ−ＳＴＳ ＭＦＤ１１４は、ペイロード情報（例えば１２８バイトのペイロード情報）の複数のバイトをＳＯＮＥＴ ＳＴＳ−１のフレーム（図２参照）のＳＰＥにマップするための方法を実行するためのハードウェアおよびソフトウェアを更に含む。この方法は、連続的にペイロード情報の複数のバイトをＳＯＮＥＴ ＳＴＳ−１のフレームのＳＰＥに挿入することを含む。この方法をインプリメントする多くのハードウェア／ソフトウェア・ルーチンを、以下に詳細に記載する（図３〜図７）。なお、本発明はこの点に関して制限されないことを理解されたい。この方法は、例えば完全にハードウェアの実施例として、完全にソフトウェアの実施例としてまたはハードウェア／ソフトウェアの実施例として、いかなる形でインプリメントされてもよい。

８Ｍｂ−ＳＴＳ ＭＦＤ１１４に含まれる一つ以上のデータ処理回路に加えて、８Ｍｂ−ＳＴＳ ＭＦＤ１１４は、シグナリング、制御および／またはスタッフ情報のバイトをＳＯＮＥＴ ＳＴＳ−１フレーム（図２参照）のＳＰＥに挿入するためのハードウェアおよび／またはソフトウェアを含んでもよい。この挿入機能をインプリメントした多くのハードウェア／ソフトウェア・ルーチンについて、同様に下記（図３〜図７）に記載する。なお、本発明がこの点に関しては制限されないことは、理解されなければならない。シグナリング、制御、および／またはスタッフ情報のＳＰＥへのバイト挿入の方法は、例えば、完全にハードウェアの実施例、完全にソフトウェアの実施例またはハードウェア／ソフトウェアの実施例のいかなる形でインプリメントされてもよい。

８Ｍｂ−ＳＴＳ ＭＦＤ１１４は、同様に、セクションオーバーヘッドデータ、ラインオーバーヘッドデータ、およびパスオーバーヘッドデータのバイトをＳＯＮＥＴ ＳＴＳ−１のフレーム（図２参照）に挿入するためのハードウェアおよびソフトウェアを含む。ＳＴＳ−１はＳＯＮＥＴベースのネットワーク１０８のための伝送の基本単位であることを当業者は理解するであろう。この点に関しては、ＳＴＳ−Ｎ（例えばＳＴＳ−１、ＳＴＳ−３、ＳＴＳ−１２、ＳＴＳ−４８および／またはＳＴＳ−１９２）のフォーマットされた信号は、ＳＴＳ−１を「Ｎ」インタリーブしたフォーマットの信号として取得される。複数のＳＴＳ−１のフォーマットされた信号をインタリーブ配置するために使用する技術は、当業者にとって公知である。このため、この種の技術は、詳細には本願明細書において記載されていない。しかしながら、いずれの種類の技術も限定することなく用いてよいことは、理解されなければならない。

当業者は、上記の通りに様々な形のオーバーヘッドデータを挿入するために必要なその機能が、８Ｍｂ−ＳＴＳ ＭＦＤ１１４（例えば外部のＳＯＮＥＴフレーマ）の外部デバイスによって実行されてもよいことを理解するであろう。したがって、この点に関しては、図１のアーキテクチュアは、修正されてもよい。例えば、ＳＯＮＥＴフレーミング機能を除いて、８Ｍｂ−ＳＴＳマッピングデバイスとしてデバイス１１４が選ばれてもよい。８Ｍｂ−ＳＴＳマッピングデバイスは、オーバーヘッド挿入機能を実行するように構成されたハードウェアおよび／またはソフトウェアが持たなくてもよい。８Ｍｂ−ＳＴＳマッピングデバイスの後に、ＳＯＮＥＴフレーマが続いてもよい。ＳＯＮＥＴフレーマは、当業者にとって公知である。このため、ＳＯＮＥＴフレーマは、詳細に本願明細書において記載されていない。

制御装置１２０−１は、バス１４２を経て８Ｍｂ−ＳＴＳ ＭＦＤ１１４に接続されている。制御装置１２０−１は、８Ｍｂ−ＳＴＳ ＭＦＤ１１４と信号をやりとりするための回路を有する。信号は、制御情報および／または管理情報を含んでもよい。当業者に周知のように、制御装置１２０−１は、８Ｍｂ−ＳＴＳ ＭＦＤ１１４を構成するための制御機能をオペレータに提供するために、ローカルまたはモードのネットワーク管理システム（図示せず）に、外部的に接続されてもよい。この点に関しては、この種の構成によって、データ入力ポート１、２、３、４、５、６およびシグナリングチャネルポート８Ｍｂ−ＳＴＳ ＭＦＤ１１４の７、８、９、１０、１１、１２を構成するための制御機能をオペレータに提供してもよいことを理解されたい。

ＳＯＮＥＴ送信機１０６は、ＳＯＮＥＴベースのネットワーク１０８においてＳＯＮＥＴ ＳＴＳ−１信号を送るためのハードウェアおよびソフトウェアを含む。ＳＯＮＥＴベースのネットワーク１０８は、当業者にとって周知である。したがって、ＳＯＮＥＴベースのネットワークは、詳細に本願明細書において記載されていない。

ＳＯＮＥＴ受信器１１０はＳＯＮＥＴ ＳＴＳ−１フォーマットされた信号を受信するためのハードウェア、およびソフトウェアを含む。ＳＯＮＥＴ受信器１１０は、同様に、８Ｍｂ−ＳＴＳ ＤＤＤ１１８に受信された信号を送るための回路を含む。

８Ｍｂ−ＳＴＳ ＤＤＤ１１８は、ＳＯＮＥＴ ＳＴＳ−１のフォーマットされた信号をデフレーミングするハードウェアおよびソフトウェアを含む。本願明細書において使用する「デフレーミング」とは、ＳＯＮＥＴ信号からセクションオーバーヘッドデータ、ラインオーバーヘッドデータ、および、パスオーバーヘッドデータのバイトを得る処理を指す。ＳＯＮＥＴ ＳＴＳ−１がフォーマットされた信号のデフレーミングは、多くの公知技術の方法が存在する。当業者は、いずれの種類の方法が限定されることなく用いられてもよいことを理解するであろう。

当業者は、上述のオーバーヘッド抽出機能は、８Ｍｂ−ＳＴＳ ＤＤＤ１１８の外部デバイス（例えば外部のＳＯＮＥＴデフレーマ）によって実行してもよいと理解するであろう。したがって、この点に関して、図１のアーキテクチュアは、修正されてもよい。例えば、ＳＯＮＥＴデフレーミングを除いて、デバイスをデマッピングする８Ｍｂ−ＳＴＳが機能するように、デバイス１１８は選ばれてもよい。８Ｍｂ−ＳＴＳは、デマッピングデバイスは、オーバーヘッドを抽出する機能を実行するように構成されたハードウェアおよび／またはソフトウェアが存在しなくてもよい。８Ｍｂ−ＳＴＳデマッピングデバイスの後に、ＳＯＮＥＴ デフレーマが続いてもよい。ＳＯＮＥＴデフレーマは、当業者にとって公知である。このため、ＳＯＮＥＴデフレーマは、詳細には本願明細書において記載されていない。

図１に示すように、８Ｍｂ−ＳＴＳ ＤＤＤ１１８は、同様に、カウンタインクリメント機能を実行するように構成されたアップカウンタ１３２、１３４、１３６、１３８、１４０を含む。アップカウンタは、適切な方式のいかなるものによってインプリメントされてもよい。例えば、アップカウンタは、８Ｍｂ−ＳＴＳ ＤＤＤ１１８に含まれる一つ以上のデータ処理回路にソフトウェアをインプリメントしてもよい。あるいは、アップカウンタは、切り離されたハードウェア・エンティティとしてインプリメントされてもよい。アップカウンタ１３２は、ＳＯＮＥＴ ＳＰＥ行カウンタとして選ばれてもよい。アップカウンタ１３４は、ＳＯＮＥＴ ＳＰＥ行カウンタとして選ばれてもよい。アップカウンタ１３６は、８Ｍｂｉｔ／ｓシグナルリングカウンタとして選ばれてもよい。アップカウンタ１３８は、シグナリングチャネルカウンタとして選ばれてもよい。アップカウンタ１４０はペイロード情報バイトカウンタとして選ばれてもよい。カウンタ１３２、１３４、１３６、１３８、１４０は、当業者にとって公知である。このため、カウンタは、詳細には本願明細書において記載されていない。

８Ｍｂ−ＳＴＳ ＤＤＤ１１８は同様にメモリ１１６−２に接続されている。そして、それはプログラム大容量記憶装置のＲＡＭ、ディスク駆動装置および／または他のいかなる形式であってもよい。このため、８Ｍｂ−ＳＴＳ ＤＤＤ１１８は、所望の占有スキーム（例えばテーブル構成）通りに、デジタル、シグナリングおよび／または制御情報をメモリ１１６−２に保存してもよい。８Ｍｂ−ＳＴＳ ＤＤＤ１１８は、同様にメモリ１１６−２からこれらを読み出してもよい。

８Ｍｂ−ＳＴＳ ＤＤＤ１１８は、８Ｍｂ−ＳＴＳ ＭＦＤ１１４によって実行されるそれらの逆関数を実行するためのハードウェアおよびソフトウェアを含む。この点に関しては、宛先ノード１１２は、ソースノード１０２（例えばペイロード情報のための８Ｍｂｉｔ／ｓの速度サービス、および、シグナリング情報のための６４Ｋｂｉｔ／ｓの速度サービス）と同じ速度サービスで作動してもよい。しかしながら、本発明はこの点に関して制限されないことを理解すべきである。例えば、８Ｍｂ−ＳＴＳ ＤＤＤ１１８は、特定の宛先ノード１１２サービスに従ってＳＯＮＥＴデマッピング機能を実行するためのハードウェアおよびソフトウェアを含んでもよい。（例えば１．５４４Ｍｂｉｔ／ｓのＴｌ速度サービスまたは２．０４８Ｍｂｉｔ／ｓのＥｌ速度サービス）。

当業者は、通信ネットワーク１００アーキテクチュアが通信ネットワークの一実施例であることを理解する。しかしながら、本発明はこの点に関して制限されず、他のいかなる通信ネットワーク・アーキテクチュアにも限定されることなくこれらを利用してもよい。例えば、減算カウンタは、代わりにアップカウンタ１３２、１３４、１３６、１３８、１４０として選ばれてもよい。

図２を、ここで参照する。本発明を理解することに役立つＳＯＮＥＴ ＳＴＳ−１のフレーム２００のフォーマット図が示されている。ＳＴＳ−１フレーム２００は、９行、９０列のバイトを有する。この種の構成は、フレームにつき８１０（９０×９＝８１０）の情報のバイトを提供する。ＳＴＳ−１フレーム２００は更に、転送オーバーヘッド（ＴＯＨ）２０２、および同期ペイロードエンベロープ（ＳＰＥ）２０４を有する。ＴＯＨ２０２は、３行９列のバイトを占める。この点に関して、ＴＯＨ２０２は、２７（３行９列＝２７）バイトの情報を含む。具体的には、ＴＯＨ２０２は、セクション、および、ライン制御情報（例えばＡ１、Ａ２、Ｊ０、Ｂ２、および、Ｋ１）に関連づけられたデータを含む。セクション、および、ライン制御情報は、当業者にとって周知である。このため、セクション、および、ライン制御情報は、詳細には本願明細書において記載されていない。

ＳＰＥ２０４は、９行８７列のバイトを占める。この点に関しては、ＳＰＥ２０４は、７８３（８７行×９列＝７８３）バイトの情報を含む。ＳＰＥ２０４は、パスオーバーヘッドＰＯＨ）２０６、および、ペイロード２０８を含む。図２に示すように、ＰＯＨ２０６は、ＳＰＥ２０４の第１列を占め、このため９（１行×９列＝９）バイトの情報を含む。しかしながら、調整されたポインタによりＳＰＥは行１列１以外の場所においてバイトを開始するＰＯＨを有してもよいことを当業者は理解するであろう。この場所は、通常は一つ以上のＳＯＮＥＴ ＴＯＨポインタ・バイトによって定義される。なお、図２に示されるＳＴＳ−１フレーム２００アーキテクチュアは、単に説明を簡単にするためのみに提供されたものであることが理解されなければならない。ＰＯＨは、当業者にとって周知である。このため、ＰＯＨは、詳細には本願明細書において記載されていない。

図２に示すように、ペイロード２０８は、９行８６列のバイトを占める。この点に関して、ペイロード２０８は、７７４（８６列×９行＝７７４）バイト情報（例えばペイロード情報、シグナリング情報、制御情報および／またはスタッフ情報）の容量を有する。

前述の説明は、ＳＴＳ−１フレーム２００を理解することに役立つ。この点に関して、ＳＴＳ−１フレーム２００のより詳細な説明は非特許文献１に記載されている。この刊行物の全ての開示は、本願明細書に引用したものとする。
［複数の８Ｍｂｉｔ／ｓ信号をＳＯＮＥＴ ＳＰＥにマップするための方法］
本発明の実施例は、現在図３〜図７に記載されている。本発明の一部の実施例は、方法、システム、および装置を提供する。本発明は、ＳＯＮＥＴ ＳＴＳフレームに、パスオーバーヘッドデータのバイト、複数の８Ｍｂｉｔ／ｓ信号のペイロード情報のバイト、シグナリング、制御および／またはスタッフ情報のバイトを充填することに関する。そして、列挙した機能を含む実施例は、以下に詳細に述べられる。

図３をここで参照する。本発明を理解することに役立つＳＯＮＥＴ ＳＰＥ３００のフォーマット図が示されている。図３に示すように、ＳＯＮＥＴ ＳＰＥ３００は、パスオーバーヘッド領域３０６、および、ペイロード領域３０８を有する。パスオーバーヘッド領域３０６は、ＳＯＮＥＴ ＳＰＥ３００の列１を占有する。パスオーバーヘッドデータの９バイト３１０、３１２、３１４、３１６、３１８、３２０、３２２、３２４、３２６を含む。ペイロード領域３０８は、９行８６列のバイトを占める。図３に示すように、ペイロード領域３０８は、同様にシグナリング、制御および／またはスタッフ情報３３０、３３２、３３４、３３６、３３８、３４０の６バイトを有する。ペイロード領域３０８は同様に、７６８（８６の列×９行−６バイト＝７６８）バイトを含む。これは、６つの８Ｍｂｉｔ／ｓ信号と関連するペイロード情報３５０、３５２、３５４、３５６、３５８、３６０である。この点に関しては、ペイロード領域３０８は、８Ｍｂｉｔ／ｓ信号につき１２８（７６８バイト／６信号＝１２８）バイトを含むペイロード情報３５０、３５２、３５４、３５６、３５８、３６０を有する。

シグナリング、制御および／またはスタッフ情報３３０、３３２、３３４、３３６、３３８、３４０の１バイトが各々の８Ｍｂｉｔ／ｓ信号に関に連づけられたペイロード情報３５０、３５２、３５４、３５６、３５８、３６０のバイトの前に位置することが理解できるであろう。例えば、バイト３３０は、第１の８Ｍｂｉｔ／ｓ信号に関連づけられた、ペイロード情報３５０のバイトの前に位置する。同様に、バイト３３２は、第２の８Ｍｂｉｔ／ｓ信号に関連づけられた、ペイロード情報３５２のバイトの前に位置する。同様に、バイト３３４は、第３の８Ｍｂｉｔ／ｓ信号に関連づけられた、ペイロード情報３５４のバイトの前に位置する。バイト３３６は、第４の８Ｍｂｉｔ／ｓ信号に関連づけられた、ペイロード情報３５６のバイトの前に位置する。バイト３３８は、第５の８Ｍｂｉｔ／ｓ信号に関連づけられた、ペイロード情報３５８のバイトの前に位置する。バイト３４０は、第６の８Ｍｂｉｔ／ｓ信号に関連づけられた、ペイロード情報３６０のバイトの前に位置する。ＳＯＮＥＴ ＳＰＥ３００のフォーマットが、能率的にＳＯＮＥＴベースのネットワーク１０８の複数の８Ｍｂｉｔ／ｓ信号を転送するための方法を提供することが理解される。転送効率は、数式（１）によって表現できる。

転送効率（％）＝（使用する総ＳＰＥバイト／ペイロード容量）×１００ （数式１）
第１に、シグナリング、制御および／またはスタッフ情報３３０、３３２、３３４、３３６、３３８、３４０の６バイトを使用しないシナリオを考慮する。この場合、「使用する総ＳＰＥバイト」は、７６８に等しい。「ペイロード容量」は、７７４に等しい。したがって、「転送効率」は、ほぼ９９．２％に等しい。その代わりに、シグナリング、制御および／またはスタッフ情報３３０、３３２、３３４、３３６、３３８、３４０の６バイトが使われるシナリオを考慮する。この場合、「使用する総ＳＰＥバイト」は、７７４に等しい。「ペイロード容量」は、７７４に等しい。このため、「転送効率」は、１００％に等しい。

当業者は、ＳＯＮＥＴ ＳＰＥ３００のフォーマットは、ＳＯＮＥＴ ＳＰＥフォーマットの一実施例であることを理解するであろう。しかしながら、本発明はこの点に関しては制限されず、他のいかなるＳＯＮＥＴ ＳＰＥフォーマットも限定されることなく使われてもよい。

図４Ａ−４Ｃを、ここで参照する。図３に示されるフォーマットに従ってＳＯＮＥＴ ＳＰＥ３００を充填する方法のフローチャートが示されている。ＳＯＮＥＴ ＳＰＥ３００がＡＮＳＩ（American National Standard Institute）によって提供される標準によってある方式において充填されることが理解されなければならない。例えばＳＯＮＥＴ ＳＰＥ３００の行１〜９、列１〜８の７８３セルは上から下に行毎に、各行は左から右に充填される（ＡＮＴＳＩ Ｔｌ．１０５、セクション７．１、１２ページを参照）。

図４Ａをここで参照する。ＳＯＮＥＴ ＳＰＥ３００に充填する方法４００が開示されている。方法４００は、ステップ４０２から始まって、ステップ４０４へと進む。ステップ４０４において、８Ｍｂ−ＳＴＳ ＭＦＤ１１４のどのデータ入力ポート１、２、３、４、５、６がアクティブかについて判定がなされる。その後、制御は、８Ｍｂ−ＳＴＳ ＭＦＤ１１４がのどのシグナリングチャネルポート７、８、９、１０、１１、１２に関してアクティブかについて判定がなされるステップ４０６に渡る。ステップ４０８において、８Ｍｂ−ＳＴＳ ＭＦＤ１１４の制御入力ポート１３がアクティブか否かの判定がなされる。ステップ４０８を完了した後に、方法４００は、ステップ４１０を続ける。ステップ４１０において、８Ｍｂ−ＳＴＳ ＭＦＤ１１４は、ソース１０２から８Ｍｂｉｔ／ｓ信号を受け取る。８Ｍｂ−ＳＴＳ ＭＦＤ１１４がアクティブなデータ入力ポート１、２、３、４、５、６を介した８Ｍｂｉｔ／ｓ信号だけを受信することを理解されたい。同様にステップ４１２で、８Ｍｂ−ＳＴＳ ＭＦＤ１１４は、ソース１０２から６４Ｋｂｉｔ／ｓ信号を受け取る。８Ｍｂ−ＳＴＳ ＭＦＤ１１４がアクティブなシグナリングチャネルポート７、８、９、１０、１１、１２による６４Ｂｉｔ／ｓ信号だけを受信することを理解されたい。ステップ４１４において、制御入力ポート１３がアクティブな場合、８Ｍｂ−ＳＴＳ ＭＦＤ１１４は制御装置１２０−１から制御信号を受け取る。８Ｍｂｉｔ／ｓ信号、６４Ｋｂｉｔ／ｓ信号および／または制御信号を受信した後に、方法４００は、ステップ４１６を続ける。

ステップ４１６において、受信信号が処理される。これは、受信された８Ｍｂｉｔ／ｓ信号から順番にペイロード情報のバイトを転送することを含んでもよい。ペイロード情報は、複数のバイトセグメント（例えば８Ｍｂｉｔ／ｓ信号につき１２８のバイトセグメント）に分解されてもよい。このステップは、同様に受信された６４Ｋｂｉｔ／ｓ信号から順番にシグナリング情報のバイトを転送することを含んでもよい。処理は、１バイトセグメントを取得するために、シグナリング情報に実行されてもよい。このステップは、受信された制御／管理信号から、制御情報を解析するステップを更に含んでもよい。処理は、１バイトセグメントを取得するために、制御情報になされてもよい。デジタル、シグナリングおよび／または制御情報のバイトは、メモリ１１６−１に保存される。

ステップ４１６の後、制御は、ステップ４１８に渡る。１バイトのパスオーバーヘッドデータ３１０がＳＯＮＥＴ ＳＰＥ３００の行１列１のセルに挿入される。このステップは、各々のＳＯＮＥＴ ＳＰＥ行カウンタ１２２、および、ＳＯＮＥＴ ＳＰＥ列カウンタ１２４を１の値に設定するための機能を実行することを含んでもよい。その後、ステップ４２０は１バイトのシグナリング、制御またはスタッフ情報３３０を、ＳＯＮＥＴ ＳＰＥ３００の行１列２のセルに挿入する。シグナリングチャネルポート７が非アクティブであるときに、スタッフ情報が、行１列２のセルに挿入される。このステップは、ＳＯＮＥＴ ＳＰＥ列カウンタ１２４を＋１増加して、シグナリングチャネルに設定する・カウンタ１２８を１に設定する機能を実行することを含んでもよいことは、同様に理解されなければならない。このステップは、同様に、シグナリング、制御および／またはスタッフ情報３３０のバイトのためのメモリ１１６−１にクエリを出し、かつ、メモリ１１６−１からこれらを受け取るステップを含んでもよい。

１バイトのシグナリング、制御および／またはスタッフ情報をペイロード領域３０８に挿入した後に、ステップ４２２が実行される。ステップ４２２において、第１の８Ｍｂｉｔ／ｓ信号に関連づけられたペイロード情報の８５バイトは、バイト毎にＳＯＮＥＴ ＳＰＥ３００にマップされる。８５のセルが、行の左から右に、続けて充填されることは、理解されなければならない。したがって、ステップ４２２は、ＳＯＮＥＴ ＳＰＥ３００の行１の最後の８５セルにペイロード情報のバイトを連続的に挿入する。データ入力ポート１が非アクティブのときに、このステップがＳＯＮＥＴ ＳＰＥ３００の行１のセルにスタッフ情報のバイトを挿入することを含んでもよいことは、理解されなければならない。１バイトがセルに挿入されるたびに、このステップはＳＯＮＥＴ ＳＰＥ列カウンタ１２４を＋１増加するための機能を実行することを含んでもよいことは、同様に理解されなければならない。このステップは、１バイトのペイロード情報がセルに挿入されるたびに、８Ｍｂｉｔ／ｓシグナルカウンタ１２６を１の値に設定し、ペイロード情報バイトカウンタ１３０を１の値に設定し、ペイロード情報バイトカウンタ１３０を＋１増加する機能を実行することを更に含んでもよい。ペイロード情報の８５バイトのメモリ１１６−１についてクエリを与えるステップ、および、メモリ１１６−１からそれらを受け取るステップを更に実行することが理解されなければならない。

ステップ４２２を完了すると、即座に、制御はステップ４２４に渡り、方法４００は、ＳＯＮＥＴ ＳＰＥ３００の行２へと進む。このステップは、ＳＯＮＥＴ ＳＰＥ行カウンタ１２２を＋１増加する機能を実行することを含んでもよい。ステップ４２６において、１バイトのパスオーバーヘッドデータ３１２は、ＳＯＮＥＴ ＳＰＥ３００の行２、列１のセルに挿入される。このステップは、ＳＯＮＥＴ ＳＰＥ列カウンタ１２４を１にリセットする機能を実行することを含んでもよい。

その後で、ステップ４２８が実行される。ここで、最初の８Ｍｂｉｔ／ｓ信号に関連づけられたペイロード情報の４３バイトがバイト毎にＳＯＮＥＴ ＳＰＥ３００にマップされる。左から右に、ＳＯＮＥＴ ＳＰＥ３００の行２の４３のセルは、続けて充填される。したがって、ステップ４２２は、ＳＯＮＥＴ ＳＰＥ３００の行２の４３のセルに連続的にペイロード情報の４３バイトを挿入することを含む。データ入力ポート１が非アクティブのときに、このステップがＳＯＮＥＴ ＳＰＥ３００の行２のセルにスタッフ情報のバイトを挿入することを含んでもよいことは、理解されなければならない。１バイトがセルに挿入されるたびに、このステップはＳＯＮＥＴ ＳＰＥ列カウンタ１２４を＋１増加するための機能を実行することを含んでもよいことは同様に理解されなければならない。このステップは、１バイトのペイロード情報がセルに挿入されるたびに、ペイロード情報バイトカウンタ１３０を＋１増加する機能を実行することを含んでもよい。このステップは、ペイロード情報の４３バイトについてメモリ１１６−１にクエリを発するステップ、およびメモリ１１６−１からこれらを受け取るステップを含んでもよいことは、更に理解されなければならない。

ステップ４２８の後、制御は、ステップ４３０に渡る。ステップ４３０において、１バイトのシグナリング、制御またはスタッフ情報３３２が、ペイロード領域３０８に挿入される。このステップは、シグナリング、制御またはスタッフ情報３３２のバイトをＳＯＮＥＴ ＳＰＥ３００の行２、列４５のセルに挿入することを含む。シグナリングチャネルポート２が非アクティブである場合、１バイトのスタッフ情報がＳＯＮＥＴ ＳＰＥ３００の行２、列４５のセルに挿入されることは、理解されなければならない。このステップは、ＳＯＮＥＴ ＳＰＥ列カウンタ１２４を＋１増加する機能を実行することを含んでもよいことは、同様に理解されなければならない。このステップは、シグナリングチャネルカウンタ１２８を＋１増加する機能を実行することを含んでもよい。このステップは、シグナリング、制御またはスタッフ情報３３２のバイトについてメモリ１１６−１クエリを発するステップ、および、メモリ１１６−１からこれらを受け取るステップを含んでもよいことは、更に理解されなければならない。

バイト３３２をペイロード領域３０８に挿入した後、ステップ４３２が実行される。ステップ４３２において、第２の８Ｍｂｉｔ／ｓ信号に関連づけられたペイロード情報の４２バイトが、バイト毎にＳＯＮＥＴ ＳＰＥ３００にマップされる。ペイロード領域３０８のセルが、左から右に、行ごとに充填されることが理解されなければならない。したがって、ステップ４３２は、連続的にペイロード情報の４２バイトを、ＳＯＮＥＴ ＳＰＥ３００の行２の残りの４２セルに挿入することを含む。このステップは、データ入力ポート２が非アクティブのときに、ＳＯＮＥＴ ＳＰＥ３００の行２の４２のセルにスタッフ情報のバイトを挿入することを含んでもよいことは、理解されなければならない。このステップは同様に、８メガビットの／ｓのシグナルカウンタ１２６を＋１増加し、ペイロード情報バイトカウンタ１３０を値１にリセットし、１バイトのペイロード情報がセルに挿入されるたびにペイロード情報バイトカウンタ１３０を＋１増加する機能を実行することを含んでもよい。このステップは更に、１バイトがセルに挿入されるたびに、ＳＯＮＥＴ ＳＰＥ列カウンタ１２４を＋１増加する機能を実行することを含む。４２バイトをＳＯＮＥＴ ＳＰＥ３００にマップした後に、制御は、図４Ｂのステップ４３８に渡る。

ステップ４３８において、方法４００は、ＳＯＮＥＴ ＳＰＥ３００の行３へと進む。このステップは、ＳＯＮＥＴ ＳＰＥ行カウンタ１２２を＋１増加する機能を実行することを含んでもよい。ステップ４３８の後、制御は、ステップ４４０に渡る。１バイトのパスオーバーヘッドデータ３１４がＳＯＮＥＴ ＳＰＥ３００の行３列１のセルに挿入される。このステップは、ＳＯＮＥＴ ＳＰＥ列カウンタ１２４を１にリセットする機能を実行することを含んでもよい。

ステップ４４２において、第２の８Ｍｂｉｔ／ｓ信号に関連づけられたペイロード情報の８６バイトがバイト毎にＳＯＮＥＴ ＳＰＥ３００にマップされる。ペイロード領域３０８のセルは、左から右に、行ごとに続けて充填されることが理解されなければならない。したがって、ステップ４４２は、連続的にペイロード情報の８６バイトをＳＯＮＥＴ ＳＰＥ３００の行３の８６セルに挿入することを含む。データ入力ポート２が非アクティブのときに、このステップがＳＯＮＥＴ ＳＰＥ３００の行３の８６のセルに、スタッフ情報のバイトを挿入することを含んでもよいことは、理解されなければならない。このステップは同様に、１バイトのペイロード情報がセルに挿入されるたびに、ＳＯＮＥＴ ＳＰＥ列カウンタ１２４、および、ペイロード情報バイトカウンタ１３０を＋１増加する機能を実行することを含んでもよい。このステップは、ペイロード情報の８６バイトに関してメモリ１１６−１にクエリを発するステップ、および、メモリ１１６−１からこれらを受け取るステップを含んでもよい。

第２の８Ｍｂｉｔ／ｓ信号の８６バイトがＳＯＮＥＴ ＳＰＥ３０にマップされたあと、制御はステップ４４４に渡る。ステップ４４４において、方法４００は、ＳＯＮＥＴ ＳＰＥ３００の行４へと進む。このステップは、ＳＯＮＥＴ ＳＰＥ行カウンタ１２２を＋１増加するための機能を実行することを含んでもよい。その後、ステップ４４６が実行され、１バイトのパスオーバーヘッドデータ３１６が、ＳＯＮＥＴ ＳＰＥ３００の行４列１のセルに挿入される。このステップは、ＳＯＮＥＴ ＳＰＥ列カウンタ１２４をリセットする機能を実行することを含んでもよい。

ステップ４４８において、１バイトのシグナリング、制御またはスタッフ情報３３４が、ＳＯＮＥＴ ＳＰＥ３００に挿入される。このステップは、シグナリング、制御またはスタッフ情報３３４のバイトをＳＯＮＥＴ ＳＰＥ３００の行４列２のセルに挿入することを含む。シグナリングチャネルポート３が非アクティブである場合、１バイトのスタッフ情報が、ＳＯＮＥＴ ＳＰＥ３００の行４列２のセルに挿入されることが、理解されなければならない。このステップは、ＳＯＮＥＴ ＳＰＥ列カウンタ１２４を＋１増加する機能を実行することを含んでもよいことは、同様に理解されなければならない。このステップは、同様にシグナリングチャネルカウンタ１２８を＋１増加することを含んでもよい。このステップは、シグナリング、制御またはスタッフ情報３３４のバイトに関してメモリ１１６−１にクエリを発するステップ、および、メモリ１１６−１からこれらを受け取るステップを含んでもよいことは、更に理解されなければならない。

その後、方法４００は、第３８Ｍｂｉｔ／ｓ信号に関連づけられたペイロード情報の８５バイトがバイト毎にＳＯＮＥＴ ＳＰＥ３００にマップされるステップ４５０を続ける。ペイロード領域３０８のセルが、左から右に、行ごとに続けて充填されることは、理解されなければならない。この点に関しては、ステップ４５０は、連続的にペイロード情報の８５バイトをＳＯＮＥＴ ＳＰＥ３００の行４の残留するセルに挿入することを含む。データ入力ポート３が非アクティブのときに、このステップがＳＯＮＥＴ ＳＰＥ３００の行４の８５のセルにスタッフ情報のバイトを挿入することを含んでもよいことは、理解されなければならない。このステップは、同様に、８Ｍｂｉｔ／ｓシグナルカウンタ１２６を＋１増加する機能を実行することを含んでもよい。１バイトのペイロード情報がセルに挿入されるたびに、このステップはＳＯＮＥＴ ＳＰＥ列カウンタ１２４、および、ペイロード情報バイトカウンタ１３０を＋１増加する機能を実行することを更に含んでもよい。このステップは、ペイロード情報の８５バイトに関してメモリ１１６−１にクエリを発するステップ、および、メモリ１１６−１からこれらを受け取るステップを含んでもよいことは、同様に理解されなければならない。

その後、制御は、方法４００がＳＯＮＥＴ ＳＰＥ３００の行５へと進むステップ４５２に渡る。このステップは、ＳＯＮＥＴ ＳＰＥ行カウンタ１２２を＋１増加する機能を実行することを含んでもよい。ステップ４５４において、１バイトのパスオーバーヘッドデータ３１８は、ＳＯＮＥＴ ＳＰＥ３００の行５列１のセルに挿入される。このステップは、ＳＯＮＥＴ ＳＰＥ列カウンタ１２４を１にリセットする機能を実行することを含んでもよい。

バイト３１８をＳＯＮＥＴ ＳＰＥ３００に挿入した後に、ステップ４５６が実行される。ステップ４５６において、第３８Ｍｂｉｔ／ｓ信号のペイロード情報の４３バイトは、バイト毎にＳＯＮＥＴ ＳＰＥ３００にマップされる。ペイロード領域３０８のセルが、左から右に、行ごとに続けて充填されることは、理解されなければならない。この点に関しては、ステップ４５０は、連続的にペイロード情報の４３バイトをＳＯＮＥＴ ＳＰＥ３００の行５の４３のセルに挿入することを含む。データ入力ポート３が非アクティブのときに、このステップがＳＯＮＥＴ ＳＰＥ３００の行５のセルにスタッフ情報のバイトを挿入することを含んでもよいことは、理解されなければならない。１バイトのペイロード情報がセルに挿入されるたびに、このステップは同様に、ＳＯＮＥＴ ＳＰＥ列カウンタ１２４、および、ペイロード情報バイトカウンタ１３０を＋１増加する機能を実行することを含んでもよい。このステップは、ペイロード情報の４３バイトに関してメモリ１１６−１にクエリを発するステップ、および、メモリ１１６−１からこれらを受け取るステップを含んでもよい。

図４Ｂに示すように、方法４００は、１バイトのシグナリング、制御またはスタッフ情報３３６がＳＯＮＥＴ ＳＰＥ３００に挿入されるステップ４５８を続ける。このステップは、シグナリング、制御またはスタッフ情報３３６のバイトをＳＯＮＥＴ ＳＰＥ３００の行５列４５のセルに挿入することを含む。シグナリングチャネルポート１０が非アクティブである場合、１バイトのスタッフ情報がＳＯＮＥＴ ＳＰＥ３００の行５列４５のセルに挿入されることは、理解されなければならない。このステップがシグナリングチャネルカウンタ１２８、および、ＳＯＮＥＴ ＳＰＥ列カウンタ１２４を＋１増加する機能を実行することを含んでもよいことは、同様に理解されなければならない。このステップがシグナリング、制御またはスタッフ情報３３６のバイトに関してメモリ１１６−１にクエリを発するステップ、および、メモリ１１６−１からこれらを受け取るステップを含んでもよいことは、更に理解されなければならない。

ステップ４６０において、第４の８Ｍｂｉｔ／ｓ信号に関連づけられたペイロード情報の４２バイトは、バイト毎にＳＯＮＥＴ ＳＰＥ３００にマップされる。ペイロード領域３０８のセルが、左から右に、行ごとに続けて充填されることが、理解されなければならない。この点に関しては、ステップ４３４は、連続的にペイロード情報の４２バイトをＳＯＮＥＴ ＳＰＥ３００の行５の残留するセルに挿入することを含む。データ入力ポート４が非アクティブのときに、このステップがＳＯＮＥＴ ＳＰＥ３００の行５のセルにスタッフ情報のバイトを挿入することを含んでもよいことは、理解されなければならない。このステップが８Ｍｂｉｔ／ｓシグナルカウンタ１２６を＋１増加する機能を実行することを含んでもよいことは、同様に理解されなければならない。１バイトのペイロード情報がセルに挿入されるたびに、このステップは同様に、ＳＯＮＥＴ ＳＰＥ列カウンタ１２４、および、ペイロード情報バイトカウンタ１３０を＋１増加する機能を実行することを含んでもよい。このステップは、ペイロード情報の４２バイトに関してメモリ１１６−１にクエリを発するステップ、および、メモリ１１６−１からこれらを受け取るステップを含んでもよい。

ステップ４６２において、方法４００は、ＳＯＮＥＴ ＳＰＥ３００の行６へと進む。このステップは、ＳＯＮＥＴ ＳＰＥ行カウンタ１２２を＋１増加する機能を実行することを含んでもよい。その後、制御は、１バイトのパスオーバーヘッドデータ３２０をＳＯＮＥＴ ＳＰＥ３００の行６列１のセルに挿入するステップ４６４に渡る。このステップは、ＳＯＮＥＴ ＳＰＥ列カウンタ１２４を１にリセットする機能を実行することを含んでもよい。バイト３２０をＳＯＮＥＴ ＳＰＥ３００に挿入した後に、ステップ４６６は、実行される。その後、制御は、図４Ｃのステップ４７０に渡る。

ステップ４７０において、第４の８Ｍｂｉｔ／ｓ信号に関連づけられたペイロード情報の８６バイトが、バイト毎にＳＯＮＥＴ ＳＰＥ３００にマップされる。ＳＯＮＥＴ ＳＰＥ３００のセルが、左から右に、行ごとに続けて充填されることは、理解されなければならない。この点に関しては、ステップ４７０は、連続的にペイロード情報の８６バイトをＳＯＮＥＴ ＳＰＥ３００の行６の残留するセルに挿入することを含む。データ入力ポート４が非アクティブのときに、このステップがＳＯＮＥＴ ＳＰＥ３００の行６のセルにスタッフ情報のバイトを挿入することを含んでもよいことは、理解されなければならない。１バイトのペイロード情報がセルに挿入されるたびに、このステップがＳＯＮＥＴ ＳＰＥ列カウンタ１２４、および、ペイロード情報バイトカウンタ１３０を＋１増加する機能を実行することを含んでもよいことは、同様に理解されなければならない。このステップは、ペイロード情報の８６バイトに関してメモリ１１６−１にクエリを発するステップ、および、メモリ１１６−１からこれらを受け取るステップを更に含んでもよい。

第４の８Ｍｂｉｔ／ｓ信号の８−６バイトがＳＯＮＥＴ ＳＰＥ３００にマップされたあと、制御はステップ４７２に渡る。ステップ４７２において、方法４００は、ＳＯＮＥＴ ＳＰＥ３００の行７へと進む。このステップは、ＳＯＮＥＴ ＳＰＥ行カウンタ１２２を＋１増加する機能を実行することを含んでもよい。ステップ４７４において、１バイトのパスオーバーヘッドデータ３２２は、ＳＯＮＥＴ ＳＰＥ３００の行７列１のセルに挿入される。このステップは、ＳＯＮＥＴ ＳＰＥ列カウンタ１２４を１にリセットする機能を実行することを含んでもよい。バイト３２２をＳＯＮＥＴ ＳＰＥ３００に挿入した後に、ステップ４７６が実行される。ステップ４７６において、１バイトのシグナリング、制御またはスタッフ情報３３８が、ＳＯＮＥＴ ＳＰＥ３００に挿入される。このステップは、シグナリング、制御またはスタッフ情報３３８のバイトをＳＯＮＥＴ ＳＰＥ３００の行７列２のセルに挿入することを含む。シグナリングチャネルポート１１が非アクティブである場合、１バイトのスタッフ情報がＳＯＮＥＴ ＳＰＥ３００の行７列２のセルに挿入されることは、理解されなければならない。このステップがＳＯＮＥＴ ＳＰＥ列カウンタ１２４、および、シグナリングチャネルカウンタ１２８を＋１増加する機能を実行することを含んでもよいことは、同様に理解されなければならない。このステップは、シグナリング、制御またはスタッフ情報３３８のバイトに関してメモリ１１６−１にクエリを発するステップ、および、メモリ１１６−１からこれらを受け取るステップを更に含んでもよい。

その後、方法４００は、ステップ４７８を続ける。ステップ４７８において、第５の８Ｍｂｉｔ／ｓ信号に関連づけられたペイロード情報の８５バイトは、バイト毎にＳＯＮＥＴ ＳＰＥ３００にマップされる。ペイロード領域３０８のセルが、左から右に、行ごとに続けて充填されることは、理解されなければならない。この点に関しては、ステップ４７８は、連続的にペイロード情報の８５バイトをＳＯＮＥＴ ＳＰＥ３００の行７の残留するセルに挿入することを含む。データ入力ポート５が非アクティブのときに、このステップがＳＯＮＥＴ ＳＰＥ３００の行７の８５のセルにスタッフ情報のバイトを挿入することを含んでもよいことは、理解されなければならない。このステップが８Ｍｂｉｔ／ｓシグナルカウンタ１２６を＋１増加する機能を実行することを含んでもよいことは、同様に理解されなければならない。１バイトのペイロード情報がセルに挿入されるたびに、このステップはＳＯＮＥＴ ＳＰＥ列カウンタ１２４、および、ペイロード情報バイトカウンタ１３０を＋１増加する機能を実行することを含んでもよい。このステップは、ペイロード情報の８５バイトに関してメモリ１１６−１にクエリを発するステップ、および、メモリ１１６−１からこれらを受け取るステップを更に含んでもよい。

その後、ステップ４８０が実行され、方法４００は、ＳＯＮＥＴ ＳＰＥ３００の行８へと進む。このステップは、ＳＯＮＥＴ ＳＰＥ行カウンタ１２２を＋１増加する機能を実行することを含んでもよい。ステップ４８２において、１バイトのパスオーバーヘッドデータ３２４は、ＳＯＮＥＴ ＳＰＥ３００の行８列１のセルに挿入される。このステップは、ＳＯＮＥＴ ＳＰＥ列カウンタ１２４を１にリセットする機能を実行することを含んでもよい。

図４Ｃに示すように、方法４００は、ステップ４８４を続ける。ステップ４８４で、第５の８Ｍｂｉｔ／ｓ信号に関連づけられたペイロード情報の４３バイトが、バイト毎にＳＯＮＥＴ ＳＰＥ３００にマップされる。ペイロード領域３０８のセルが、左から右に、行ごとに続けて充填されることは、理解されなければならない。この点に関しては、ステップ４８４は、連続的にペイロード情報の４３バイトをＳＯＮＥＴ ＳＰＥ３００の行８の４３のセルに挿入することを含む。データ入力ポート５が非アクティブのときに、このステップがＳＯＮＥＴ ＳＰＥ３００の行８の４３のセルにスタッフ情報のバイトを挿入することを含んでもよいことは、理解されなければならない。１バイトのペイロード情報がセルに挿入されるたびに、このステップがＳＯＮＥＴ ＳＰＥ列カウンタ１２４、および、ペイロード情報バイトカウンタ１３０を＋１増加する機能を実行することを含んでもよいことは、更に理解されなければならない。このステップは、ペイロード情報の４３バイトに関してメモリ１１６−１にクエリを発するステップ、および、メモリ１１６−１からこれらを受け取るステップを更に含んでもよい。

ステップ４８６において、１バイトのシグナリング、制御またはスタッフ情報３４０が、ＳＯＮＥＴ ＳＰＥ３００に挿入される。このステップは、シグナリング、制御またはスタッフ情報３４０のバイトをＳＯＮＥＴ ＳＰＥ３００の行８列４５のセルに挿入することを含む。シグナリングチャネルポート１２が非アクティブである場合、１バイトのスタッフ情報がＳＯＮＥＴ ＳＰＥ３００の行８列４５のセルに挿入されることは、理解されなければならない。このステップがＳＯＮＥＴ ＳＰＥ列カウンタ１２４、および、シグナリングチャネルカウンタ１２８を＋１増加する機能を実行することを含んでもよいことは、同様に理解されなければならない。このステップは、シグナリング、制御またはスタッフ情報３４０のバイトに関してメモリ１１６−１にクエリを発するステップ、および、メモリ１１６−１からこれらを受け取るステップを更に含んでもよい。

ステップ４８６の後、制御は、ステップ４８８へ続く。第６の８Ｍｂｉｔ／ｓ信号に関連づけられた４２バイトのペイロード情報が、バイト毎にＳＯＮＥＴ ＳＰＥ３００にマップされる。ＳＯＮＥＴ ＳＰＥ３００のセルが、左から右に、行ごとに続けて充填されることは、理解されなければならない。この点に関して、ステップ４８８は、連続的にペイロード情報の４２バイトをＳＯＮＥＴ ＳＰＥ３００の行８の残留するセルに挿入することを含む。データ入力ポート６が非アクティブのときに、このステップがＳＯＮＥＴ ＳＰＥ３００の行８の４２のセルにスタッフ情報のバイトを挿入することを含んでもよいことは、理解されなければならない。このステップが８Ｍｂｉｔ／ｓシグナルカウンタ１２６を＋１増加し、かつ、ペイロード情報バイトカウンタ１３０を１にリセットする機能を実行することを含んでもよいことは、同様に理解されなければならない。１バイトのペイロード情報がセルに挿入されるたびに、このステップはＳＯＮＥＴ ＳＰＥ列カウンタ１２４、および、ペイロード情報バイトカウンタ１３０を＋１増加する機能を実行することを含んでもよい。このステップは、ペイロード情報の４２バイトに関してメモリ１１６−１にクエリを発するステップ、および、メモリ１１６−１からこれらを受け取るステップを更に含んでもよい。

第６の８Ｍｂｉｔ／ｓ信号の４２バイトをマップした後、方法４００の制御は、ステップ４９０に渡り、ＳＯＮＥＴ ＳＰＥ３００の行９へと進む。このステップは、ＳＯＮＥＴ ＳＰＥ行カウンタ１２２を＋１増加する機能を実行することを含んでもよい。ステップ４９２において、１バイトのパスオーバーヘッドデータ３２６は、ＳＯＮＥＴ ＳＰＥ３００の行９列１のセルに挿入される。このステップは、ＳＯＮＥＴ ＳＰＥ列カウンタ１２４を１にリセットする機能を実行することを含んでもよい。

方法４００は、第６の８Ｍｂｉｔ／ｓ信号に関連づけられたペイロード情報の８６バイトがバイト毎にＳＯＮＥＴ ＳＰＥ３００にマップされるステップ４９４を続ける。ＳＯＮＥＴ ＳＰＥ３００のセルが、左から右に、行ごとに続けて充填されることは、理解されなければならない。この点に関しては、ステップ４９４は、連続的にペイロード情報の８６バイトをＳＯＮＥＴ ＳＰＥ３００の行９の８６のセルに挿入することを含む。データ入力ポート６が非アクティブのときに、このステップがＳＯＮＥＴ ＳＰＥ３００の行９の８６のセルにスタッフ情報のバイトを挿入することを含んでもよいことは、理解されなければならない。１バイトのペイロード情報がセルに挿入されるたびに、このステップがＳＯＮＥＴ ＳＰＥ列カウンタ１２４、および、ペイロード情報バイトカウンタ１３０を＋１増加する機能を実行することを含んでもよいことは、同様に理解されなければならない。このステップは、ペイロード情報の８６バイトに関してメモリ１１６−１にクエリを発するステップ、および、メモリ１１６−１からこれらを受け取るステップを含んでもよいことは、更に理解されなければならない。８６バイトをＳＯＮＥＴ ＳＰＥ３００にマップすると、即座に、ステップ４９６が実行され方法４００が終わる。

当業者は、方法４００が複数の８Ｍｂｉｔ／ｓ信号をＳＯＮＥＴ ＳＰＥ３００にマップするための方法の一実施例であることを理解するであろう。なお、本発明はこの点に関しては制限されず、複数の８Ｍｂｉｔ／ｓ信号をＳＯＮＥＴ ＳＰＥにマップする他のいかなる方法も限定されることなく用いられてもよい。例えば、方法４００は、ステップ４０８、４１４、および、４１６が存在しなくてもよい。同様に、アップカウンタ１３２、１３４、１３６、１３８、１４０は、代替として、ダウンカウンタ回路が選ばれてもよい。これらに基づいて、図４Ａ−４Ｃが修正されてもよい。

図５を、ここで参照する。本発明を理解することに役立つＳＯＮＥＴ ＳＰＥ５００のフォーマット図が示されている。図５に示すように、ＳＯＮＥＴ ＳＰＥ５００は、パスオーバーヘッド領域５０６、および、ペイロード領域５０８を有する。パスオーバーヘッド領域５０６は、ＳＯＮＥＴ ＳＰＥ５００の第１列を占有する。このためパスオーバーヘッドデータの９バイト５１０、５１２、５１４、５１６、５１８、５２０、５２２、５２４、５２６が含まれる。ペイロード領域５０８は、９行８６列のバイトを占める。図５に示すように、ペイロード領域５０８は、同様にシグナリング、制御および／またはスタッフ情報５３０、５３２、５３４、５３６、５３８、５４０の６バイトを有する。ペイロード領域５０８は同様に、７６８（８６の列×９行−６バイト＝７６８）バイトを含む。そして、これは、６つの８Ｍｂｉｔ／ｓ信号と関連するペイロード情報５５０、５５２、５５４、５５６、５５８、５６０である。この点に関しては、ペイロード領域５０８は、８Ｍｂｉｔ／ｓ信号につき１２８（７６８バイト／６信号＝１２８）バイトのペイロード情報５５０、５５２、５５４、５５６、５５８、５６０を含む。

８Ｍｂｉｔ／ｓ信号に関連するペイロード情報５５０、５５２、５５４、５５６、５５８、５６０のバイトのあとに、１バイトのシグナリング、制御またはスタッフ情報５３０、５３２、５３４、５３６、５３８、５４０が位置することが、理解されなければならない。例えば、第１の８Ｍｂｉｔ／ｓ信号を関連するペイロード情報５５０のバイトのあとに、バイト５３０が位置する。同様に、第２の８Ｍｂｉｔ／ｓ信号に関連するペイロード情報５５２のバイトのあとに、バイト５３２が位置する。同様に、第３の８Ｍｂｉｔ／ｓ信号に関連するペイロード情報５５４のバイトのあとに、バイト５３４が位置する。第４の８Ｍｂｉｔ／ｓ信号に関連するペイロード情報５５６のバイトのあとに、バイト５３６が位置する。第５の８Ｍｂｉｔ／ｓ信号に関連するペイロード情報５５８のバイトのあとに、バイト５３８が位置する。第６の８Ｍｂｉｔ／ｓ信号に関連するペイロード情報５６０のバイトのあとに、バイト５４０が位置する。

ＳＯＮＥＴ ＳＰＥ５００のフォーマットは、能率的にＳＯＮＥＴベースのネットワーク１０８の複数の８Ｍｂｉｔ／ｓ信号を転送するための方法を提供する。例えば、シグナリング、制御および／またはスタッフ情報５３０、５３２、５３４、５３６、５３８、５４０の６バイトが使われない場合、「使用する総ＳＰＥバイト」は７６８に等しい。「ペイロード容量」は、７７４に等しい。このため、「転送効率」は、ほぼ９９．２％に等しい（数式１を参照）。あるいは、シグナリング、制御および／またはスタッフ情報５３０、５３２、５３４、５３６、５３８、５４０の６バイトが使われる場合、「使用する総数ＳＰＥバイト」は７７４に等しい。「ペイロード容量」は、７７４に等しい。したがって、「転送効率」は、１００％に等しい（数式１を参照）。

当業者は、ＳＯＮＥＴ ＳＰＥ５００を情報のバイトで充填するために、図４Ａ−４Ｃに示された方法に類似した方法を用いることができることを理解するであろう。具体的には、ペイロード情報５５０、５５２、５５４、５５６、５５８、５６０のバイトは、バイト毎にＳＯＮＥＴ ＳＰＥ５００にマップされてもよい。ＳＯＮＥＴ ＳＰＥ５００のセルは、上から下に、行ごとに、各々の行において左から右に、列ごとに充填されてもよい。カウンタ１２２、１２４、１２６、１２８、１３０は、上述した方式（図４Ａ−４Ｃ）に準じて、セット、リセット、インクリメントすることができる。当業者は同様に、ＳＯＮＥＴ ＳＰＥ５００のフォーマットが、ＳＯＮＥＴ ＳＰＥフォーマットの一実施例であることを理解するであろう。なお、本発明はこの点に関しては制限されず、かつ他のいかなるＳＯＮＥＴ ＳＰＥフォーマットも限定されることなく使われてもよい。

図６を、ここで参照する。本発明を理解することに役立つＳＯＮＥＴ ＳＰＥ６００のフォーマット図が示されている。図６に示すように、ＳＯＮＥＴ ＳＰＥ６００は、パスオーバーヘッド領域６０６、および、ペイロード領域６０８を有する。パスオーバーヘッド領域６０６は、ＳＯＮＥＴ ＳＰＥ６００の第１列を占有する。このため、パスオーバーヘッドデータは、６１０、６１２、６１４、６１６、６１８、６２０、６２２、６２４、６２６の９バイトを含む。ペイロード領域６０８は、９行８６列のバイトを占める。図６に示すように、ペイロード領域６０８は、シグナリング、制御またはスタッフ情報６３０、６３２、６３４、６３６、６３８、６４０の６バイトを有する。ペイロード領域６０８は同様に、７６８（８６列×９行−６バイト＝７６８）バイトを有する。そして、６つの８Ｍｂｉｔ／ｓ信号に関連するペイロード情報６５０、６５２、６５４、６５６、６５８、６６０のバイトが存在する。この点に関しては、ペイロード領域６０８は、８Ｍｂｉｔ／ｓ信号につき１２８（７６８バイト／６信号＝１２８）バイトのペイロード情報６５０、６５２、６５４、６５６、６５８、６６０を含む。シグナリング、制御またはスタッフ情報６３０、６３２、６３４、６３６、６３８、６４０の６バイトが６つの８Ｍｂｉｔ／ｓ信号に関連づけられたペイロード情報６５０、６５２、６５４、６５６、６５８、６６０のバイトの前に位置することが理解されなければならない。

ＳＯＮＥＴ ＳＰＥ６００のフォーマットは、能率的にＳＯＮＥＴベースのネットワーク１０８の複数の８Ｍｂｉｔ／ｓ信号を転送するための方法を提供することが同様に理解されなければならない。例えば、シグナリング、制御および／またはスタッフ情報６３０、６３２、６３４、６３６、６３８、６４０の６バイトが使われない場合、「使用する総数ＳＰＥバイト」は７６８に等しい。「ペイロード容量」は、７７４に等しい。このため、「転送効率」は、９９．２％に等しい（数式１参照）。あるいは、シグナリング、制御および／またはスタッフ情報６３０、６３２、６３４、６３６、６３８、６４０の６バイトが使われる場合、「使用する総数ＳＰＥバイト」は７７４に等しい。「ペイロード容量」は、７７４に等しい。したがって、「転送効率」は、１００％に等しい（数式１参照）。

当業者は、図４Ａ−４Ｃに示されている方法に類似した方法が、ＳＯＮＥＴ ＳＰＥ６００を情報のバイトで充填するために用いられてもよいことを理解するであろう。具体的には、ペイロード情報６５０、６５２、６５４、６５６、６５８、６６０のバイトは、バイト毎にＳＯＮＥＴ ＳＰＥ６００にマップされてもよい。ＳＯＮＥＴ ＳＰＥ６００のセルは、上から下に、行ごとに、各々の行において左から右に充填されてもよい。カウンタ１２２、１２４、１２６、１２８、１３０は、上述した方式（図４Ａ−４Ｃ）に類似した方式によって、セット、リセット、インクリメントすることができる。

当業者は、ＳＯＮＥＴ ＳＰＥ６００のフォーマットがＳＯＮＥＴ ＳＰＥフォーマットの一実施例であることを理解する。なお、本発明はこの点に関しては制限されず、かつ、他のいかなるＳＯＮＥＴ ＳＰＥフォーマットも限定されることなく使われてもよい。

図７を、ここで参照する。本発明を理解することに役立つＳＯＮＥＴ ＳＰＥ７００のフォーマット図が示されている。図７に示すように、ＳＯＮＥＴ ＳＰＥ７００は、パスオーバーヘッド領域７０６、および、ペイロード領域７０８を有する。パスオーバーヘッド領域７０６は、ＳＯＮＥＴ ＳＰＥ７００の第１列を占有する。このためパスオーバーヘッドデータの９バイト７１０、７１２、７１４、７１６、７１８、７２０、７２２、７２４、７２６を含む。ペイロード領域７０８は、９行８６列のバイトを占める。図７に示すように、ペイロード領域７０８が７６８（８６列×９行−６バイト＝７６８）バイトを有し、６つの８Ｍｂｉｔ／ｓ信号に関連するペイロード情報７５０、７５２、７５４、７５６、７５８、７６０を有する。この点に関しては、ペイロード領域７０８は、８Ｍｂｉｔ／ｓ信号につき１２８（７６８バイト／６信号＝１２８）バイトのペイロード情報７５０、７５２、７５４、７５６、７５８、７６０を含む。ペイロード領域７０８は、同様にシグナリング、制御またはスタッフ情報７３０、７３２、７３４、７３６、７３８、７４０の６バイトを有する。６バイトのシグナリング、制御またはスタッフ情報７３０、７３２、７３４、７３６、７３８、７４０は、６つの８Ｍｂｉｔ／ｓ信号に関連するペイロード情報７５０、７５２、７５４、７５６、７５８、７６０のバイトのあとに、位置することが理解されなければならない。

ＳＯＮＥＴ ＳＰＥ７００の前記フォーマットは、能率的にＳＯＮＥＴベースのネットワーク１０８の複数の８Ｍｂｉｔ／ｓ信号を転送するための方法を提供することが、同様に理解されなければならない。例えば、シグナリング、制御および／またはスタッフ情報７３０、７３２、７３４、７３６、７３８、７４０の６バイトが使われない場合、「使用する総数ＳＰＥバイト」は７６８に等しい。「ペイロード容量」は、７７４に等しい。このため、「転送効率」は、９９．２％に等しい（数式１参照）。あるいは、シグナリング、制御および／またはスタッフ情報７３０、７３２、７３４、７３６、７３８、７４０の６バイトが使われる場合、「使用する総数ＳＰＥバイト」は７７４に等しい。「ペイロード容量」は、７７４に等しい。したがって、「転送効率」は、１００％に等しい（数式１参照）。

当業者は、図４Ａ−４Ｃに示された方式に類似した方式で、ＳＯＮＥＴ ＳＰＥ７００の情報のバイトを充填するために用いてもよいことを理解するであろう。具体的には、ペイロード情報７５０、７５２、７５４、７５６、７５８、７６０のバイトは、バイト毎にＳＯＮＥＴ ＳＰＥ７００にマップされてもよい。ＳＯＮＥＴ ＳＰＥ７００の上記のセルは、上から下に、行ごとに、各々の行において左から右に充填されてもよい。カウンタ１２２、１２４、１２６、１２８、１３０は、上述した方式（図４Ａ−４Ｃ）と類似した方式で、セット、リセット、インクリメントすることができる。

Claims (10)

1. 同期転送信号１（ＳＴＳ−１）フレームの同期光ネットワーク同期ペイロードエンベロープ（ＳＯＮＥＴ ＳＰＥ）に、複数のバイトのデジタル情報を充填することによって、同期光ネットワーク（ＳＯＮＥＴ）を介して、８メガビット／秒の信号を転送するためのシステムであって、前記同期光ネットワーク同期ペイロードエンベロープ（ＳＯＮＥＴ ＳＰＥ）は複数のセルを有し、該複数のセルの各々は前記複数のバイトの一つが挿入されるよう構成され、当該システムは：
   ペイロード情報を含む８メガビット／秒の信号であるところの複数のペイロード信号を受信するよう構成された複数のデータ入力ポートと、
   前記複数のデータ入力ポートに接続された少なくとも一つのデータ処理回路とを有し、該データ処理回路は、
   （ａ）前記ペイロード情報の複数のバイトを、前記複数のペイロード信号の各々から順番に転送し、かつ前記ペイロード信号の各々の前記ペイロード情報を複数のバイトセグメントに分解し、各々のバイトセグメントは、１２８バイトのペイロード情報を有し、
   （ｂ）連続的に、前記複数のバイトセグメントの６個のバイトセグメントを、同期転送信号１（ＳＴＳ−１）フレームの前記同期光ネットワーク同期ペイロードエンベロープ（ＳＯＮＥＴ ＳＰＥ）にマップし、前記６個のバイトセグメントの各々のバイトセグメントは、前記複数のペイロード信号の一つに対応し、
   （ｃ）前記同期光ネットワーク同期ペイロードエンベロープ（ＳＯＮＥＴ ＳＰＥ）の行１から行９および前記同期光ネットワーク同期ペイロードエンベロープ（ＳＯＮＥＴ ＳＰＥ）の列１の、または、同期光ネットワーク（ＳＯＮＥＴ）転送オーバーヘッドポインタバイトの少なくとも一つによって定義された同期光ネットワーク同期ペイロードエンベロープ（ＳＯＮＥＴ ＳＰＥ）の開始位置の、前記複数のセルの特定のセルに、パスオーバーヘッドデータの複数のバイトを挿入し、かつ
   （ｄ）連続的に、シグナリング情報または制御情報の６バイトを、前記同期光ネットワーク同期ペイロードエンベロープ（ＳＯＮＥＴ ＳＰＥ）に挿入し、前記６バイトの各々のバイトは、前記複数のペイロード信号の一つに対応するよう構成された、
   システム。
2. 前記少なくとも一つのデータ処理回路は更に、前記同期光ネットワーク同期ペイロードエンベロープ（ＳＯＮＥＴ ＳＰＥ）の中で、各々のそれぞれの一つの前記６個のバイトセグメントの直前に、前記シグナリング情報または制御情報の６バイトの１バイトを挿入するように構成された、請求項１記載のシステム。
3. 前記少なくとも一つのデータ処理回路は更に、シグナリング情報または制御情報の前記６バイトを、前記パスオーバーヘッドデータの複数のバイトの第１のバイトのあとに挿入するように構成された、請求項１記載のシステム。
4. 前記少なくとも一つのデータ処理回路は更に、前記シグナリング情報または制御情報の６バイトを、前記同期光ネットワーク同期ペイロードエンベロープ（ＳＯＮＥＴ ＳＰＥ）の行１の列２ないし７の複数のセルに挿入するように構成された、請求項３記載のシステム。
5. 前記少なくとも一つのデータ処理回路は更に、前記同期光ネットワーク同期ペイロードエンベロープ（ＳＯＮＥＴ ＳＰＥ）の中で、各々のそれぞれの一つの前記６個のバイトセグメントの直後に、前記シグナリング情報または制御情報の６バイトの１バイトを挿入するように構成された、請求項１記載のシステム。
6. 前記少なくとも一つのデータ処理回路は更に、シグナリング情報または制御情報の６バイトを、前記同期光ネットワーク同期ペイロードエンベロープ（ＳＯＮＥＴ ＳＰＥ）の最後の６つのセルに挿入するように構成された、請求項１記載のシステム。
7. 前記少なくとも一つのデータ処理回路は更に、前記シグナリング情報または制御情報の６バイトを、前記同期光ネットワーク同期ペイロードエンベロープ（ＳＯＮＥＴ ＳＰＥ）の行９の列８２から８７に挿入するように構成された、請求項６記載のシステム。
8. 前記少なくとも一つのデータ処理回路は更に、各々の前記複数の前記データ入力ポートがアクティブであるか非アクティブかどうか判定するように構成された、請求項１記載のシステム。
9. 前記少なくとも一つのデータ処理回路は更に、前記複数のデータ入力ポートの一つのデータ入力ポートが非アクティブの場合、少なくとも一つのスタッフバイトを前記同期光ネットワーク同期ペイロードエンベロープ（ＳＯＮＥＴ ＳＰＥ）に挿入するように構成された、請求項８記載のシステム。
10. シグナリング信号を受信するよう構成された少なくとも一つのシグナリング入力ポートを有し、
    前記少なくとも一つのデータ処理回路は更に、前記シグナリング入力ポートがアクティブか非アクティブかを判定し、前記シグナリング入力ポートがアクティブであると判定された場合、シグナリング情報のバイトを取得するために前記シグナリング信号を処理し、前記シグナリング情報のバイトを前記同期光ネットワーク同期ペイロードエンベロープ（ＳＯＮＥＴ ＳＰＥ）に挿入するように構成される、請求項１記載のシステム。

Images