CN105335323A - 一种数据突发的缓存装置和方法 - Google Patents

Abstract

本发明提供一种数据突发的缓存装置和方法，该装置包括：FIFO虚拟单元，用于在RAM中虚拟出多个虚拟FIFO；基地址映射单元，用于在接收到数据突发时，确定所述数据突发对应的PCIE总线，并从所述多个虚拟FIFO中确定所述PCIE总线对应的虚拟FIFO，将所述数据突发缓存到所述虚拟FIFO，以使所述虚拟FIFO中缓存的所述PCIE总线对应的多个数据突发的缓存地址连续。通过本发明的技术方案，通过在RAM中虚拟出多个虚拟FIFO，如1个RAM可虚拟出10个以上的虚拟FIFO，并使用多个虚拟FIFO缓存数据突发，从而节省FPGA内部的RAM，提高RAM利用率，有效提高数据接收效率，实现合并突发的目的。

Description

一种数据突发的缓存装置和方法

技术领域

本发明涉及存储技术领域，尤其涉及一种数据突发的缓存装置和方法。

背景技术

PCIE(PeripheralComponentInterfaceExpress，总线和接口标准)总线是Intel提出的高速点对点串行数据总线，是芯片和芯片之间进行高速数据传输时常用的数据总线。由于PCIE总线的传输速率很高，因此，芯片需要及时的将数据缓存下来，否则，将影响数据接收效率，而DDR(DoubleDataRateSDRAM(SynchronousDynamicRandomAccessMemory)，双倍速率同步动态随机存储器)是常用的数据缓存部件。如图1所示，芯片1从DDR中读取数据突发，并通过PCIE总线将该数据突发发送给芯片2，之后，由芯片2将该数据突发缓存到DDR中。其中，数据突发是指一段连续存放的数据。

如图2所示，在多路数据传输过程中，芯片1通过PCIE总线a将数据突发a0、数据突发a1和数据突发a2分别发送给交换芯片(Switch)，芯片2通过PCIE总线b将数据突发b0和数据突发b1分别发送给交换芯片，芯片3通过PCIE总线c将数据突发c0和数据突发c1分别发送给交换芯片。进一步的，交换芯片分别将数据突发a0、数据突发a1、数据突发a2、数据突发b0、数据突发b1、数据突发c0和数据突发c1发送给芯片4。进一步的，芯片4将数据突发a0、数据突发a1、数据突发a2缓存到DDR的FIFO1(FirstInFirstOut，先进先出)中，并将数据突发b0、数据突发b1缓存到DDR的FIFO2中，并将数据突发c0和数据突发c1缓存到DDR的FIFO3中。

由于每个FIFO至少消耗FPGA(FieldProgrammableGateArray，现场可编程门阵列)内部的一个RAM(RandomAccessMemory，随机存取存储器)，因此上述方式消耗FPGA内部的三个RAM。而且随着数据采集路数的增多，需要使用的FIFO的数量也会增多，从而消耗FPGA内部的大量的RAM。

发明内容

本发明提供一种数据突发的缓存装置，所述装置具体包括：

FIFO虚拟单元，用于在随机存取存储器RAM中虚拟出多个虚拟FIFO；

基地址映射单元，用于在接收到数据突发时，确定所述数据突发对应的总线和接口标准PCIE总线，并从所述多个虚拟FIFO中确定所述PCIE总线对应的虚拟FIFO，将所述数据突发缓存到所述虚拟FIFO，以使所述虚拟FIFO中缓存的所述PCIE总线对应的多个数据突发的缓存地址连续。

所述基地址映射单元，具体用于在从所述多个虚拟FIFO中确定所述PCIE总线对应的虚拟FIFO的过程中，判断是否在所述RAM中缓存所述PCIE总线的数据突发；如果是，则判断当前是否已经存在所述PCIE总线对应的虚拟FIFO；如果存在，则直接将所述虚拟FIFO作为所述PCIE总线对应的虚拟FIFO；如果不存在，则从所述多个虚拟FIFO中选择一个未被使用的虚拟FIFO，并将当前选择的虚拟FIFO作为所述PCIE总线对应的虚拟FIFO。

所述基地址映射单元，具体用于维护各虚拟FIFO与其对应的基地址之间的映射关系，且在将所述数据突发缓存到所述虚拟FIFO的过程中，如果所述虚拟FIFO中已经存储有数据突发，则利用所述数据突发的缓存地址以及所述虚拟FIFO中存储的数据突发的缓存地址，在所述虚拟FIFO中缓存所述数据突发，以使所述虚拟FIFO中缓存的所述PCIE总线对应的多个数据突发的缓存地址连续；如果所述虚拟FIFO中没有存储数据突发，则利用所述基地址映射单元维护的虚拟FIFO与基地址之间的映射关系，获得所述虚拟FIFO对应的基地址，并从所述基地址开始缓存所述数据突发。

所述FIFO虚拟单元，具体用于在所述RAM中为每个PCIE总线虚拟出一个虚拟FIFO，且虚拟FIFO的基地址与对应PCIE总线的缓存基地址对应；

所述基地址映射单元，具体用于维护各虚拟FIFO的基地址与对应PCIE总线的缓存基地址之间的一一映射关系，且在从所述多个虚拟FIFO中确定所述PCIE总线对应的虚拟FIFO的过程中，判断是否在所述RAM中缓存所述PCIE总线的数据突发；如果是，则从所述数据突发中获得所述PCIE总线的缓存基地址，并利用各虚拟FIFO的基地址与对应PCIE总线的缓存基地址之间的一一映射关系，确定所述PCIE总线的缓存基地址对应的虚拟FIFO的基地址，并将确定的所述虚拟FIFO，作为所述PCIE总线对应的虚拟FIFO。

所述基地址映射单元，具体用于在将所述数据突发缓存到所述虚拟FIFO的过程中，如果所述虚拟FIFO中已经存储有数据突发，则利用所述数据突发的缓存地址以及所述虚拟FIFO中存储的数据突发的缓存地址，在所述虚拟FIFO中缓存所述数据突发，以使所述虚拟FIFO中缓存的所述PCIE总线对应的多个数据突发的缓存地址连续；如果所述虚拟FIFO中没有存储数据突发，则利用各虚拟FIFO的基地址与对应PCIE总线的缓存基地址之间的一一映射关系，获得所述虚拟FIFO对应的基地址，并从所述基地址开始缓存所述数据突发。

还包括：读写控制单元，用于针对所述多个虚拟FIFO中的每个虚拟FIFO，确定所述虚拟FIFO对应的写入地址，所述写入地址具体包括写入基地址和写入突发地址；其中，所述读写控制单元，具体用于从所述基地址映射单元维护的各虚拟FIFO与其对应的基地址之间的映射关系，或者各虚拟FIFO的基地址与对应PCIE总线的缓存基地址之间的一一映射关系中，获得所述虚拟FIFO对应的写入基地址；所述读写控制单元，具体用于在每次将数据突发缓存到所述虚拟FIFO之后，读取所述虚拟FIFO对应的写入突发地址。

还包括：读写控制单元，用于针对所述多个虚拟FIFO中的每个虚拟FIFO，确定所述虚拟FIFO对应的读取地址，所述读取地址具体包括读取基地址；其中，所述读写控制单元，具体用于从所述基地址映射单元维护的各虚拟FIFO与其对应的基地址之间的映射关系，或者各虚拟FIFO的基地址与对应PCIE总线的缓存基地址之间的一一映射关系中，获得所述虚拟FIFO对应的读取基地址；或者，获得所述虚拟FIFO对应的写入基地址，并将所述虚拟FIFO对应的写入基地址确定为所述虚拟FIFO对应的读取基地址。

本发明提供一种数据突发的缓存方法，所述方法包括以下步骤：

在随机存取存储器RAM中虚拟出多个虚拟先进先出FIFO；

在接收到数据突发时，确定所述数据突发对应的总线和接口标准PCIE总线，并从所述多个虚拟FIFO中确定所述PCIE总线对应的虚拟FIFO，将所述数据突发缓存到所述虚拟FIFO，以使所述虚拟FIFO中缓存的所述PCIE总线对应的多个数据突发的缓存地址连续。

所述从所述多个虚拟FIFO中确定所述PCIE总线对应的虚拟FIFO，将所述数据突发缓存到所述虚拟FIFO的过程，具体包括：

在从所述多个虚拟FIFO中确定所述PCIE总线对应的虚拟FIFO的过程中，判断是否在所述RAM中缓存所述PCIE总线的数据突发；如果是，判断当前是否已经存在所述PCIE总线对应的虚拟FIFO；如果存在，则直接将所述虚拟FIFO作为所述PCIE总线对应的虚拟FIFO；如果不存在，从所述多个虚拟FIFO中选择一个未被使用的虚拟FIFO，并将当前选择的虚拟FIFO作为所述PCIE总线对应的虚拟FIFO；在将所述数据突发缓存到所述虚拟FIFO的过程中，维护各虚拟FIFO与其对应的基地址之间的映射关系，如果所述虚拟FIFO中已经存储有数据突发，则利用所述数据突发的缓存地址以及所述虚拟FIFO中存储的数据突发的缓存地址，在所述虚拟FIFO中缓存所述数据突发，以使所述虚拟FIFO中缓存的所述PCIE总线对应的多个数据突发的缓存地址连续；如果所述虚拟FIFO中没有存储数据突发，则利用维护的虚拟FIFO与基地址之间的映射关系，获得所述虚拟FIFO对应的基地址，并从所述基地址开始缓存所述数据突发；或者，

在从所述多个虚拟FIFO中确定所述PCIE总线对应的虚拟FIFO的过程中，当在所述RAM中为每个PCIE总线虚拟出一个虚拟FIFO，且虚拟FIFO的基地址与对应PCIE总线的缓存基地址对应时，则维护各虚拟FIFO的基地址与对应PCIE总线的缓存基地址之间的一一映射关系，判断是否在所述RAM中缓存所述PCIE总线的数据突发；如果是，则从所述数据突发中获得所述PCIE总线的缓存基地址，并利用各虚拟FIFO的基地址与对应PCIE总线的缓存基地址之间的一一映射关系，确定所述PCIE总线的缓存基地址对应的虚拟FIFO的基地址，并将确定的所述虚拟FIFO，作为所述PCIE总线对应的虚拟FIFO；在将所述数据突发缓存到所述虚拟FIFO的过程中，如果所述虚拟FIFO中已经存储有数据突发，则利用所述数据突发的缓存地址以及所述虚拟FIFO中存储的数据突发的缓存地址，在所述虚拟FIFO中缓存所述数据突发，以使所述虚拟FIFO中缓存的所述PCIE总线对应的多个数据突发的缓存地址连续；如果所述虚拟FIFO中没有存储数据突发，则利用各虚拟FIFO的基地址与对应PCIE总线的缓存基地址之间的一一映射关系，获得所述虚拟FIFO对应的基地址，并从所述基地址开始缓存所述数据突发。

所述方法还包括：针对所述多个虚拟FIFO中的每个虚拟FIFO，确定所述虚拟FIFO对应的写入地址，所述写入地址具体包括写入基地址和写入突发地址；其中，从预先维护的各虚拟FIFO与其对应的基地址之间的映射关系，或者各虚拟FIFO的基地址与对应PCIE总线的缓存基地址之间的一一映射关系中，获得所述虚拟FIFO对应的写入基地址；在每次将数据突发缓存到所述虚拟FIFO之后，读取所述虚拟FIFO对应的写入突发地址；和/或，

针对所述多个虚拟FIFO中的每个虚拟FIFO，确定所述虚拟FIFO对应的读取地址，所述读取地址具体包括读取基地址；其中，从预先维护的各虚拟FIFO与其对应的基地址之间的映射关系，或者各虚拟FIFO的基地址与对应PCIE总线的缓存基地址之间的一一映射关系中，获得所述虚拟FIFO对应的读取基地址；或者，获得所述虚拟FIFO对应的写入基地址，并将所述虚拟FIFO对应的写入基地址确定为所述虚拟FIFO对应的读取基地址。

基于上述技术方案，本发明实施例中，通过在RAM中虚拟出多个虚拟FIFO(即多个虚拟FIFO占用一个RAM)，如1个RAM可虚拟出10个以上的虚拟FIFO，并使用多个虚拟FIFO缓存数据突发，从而节省FPGA内部的RAM，提高RAM利用率，有效提高数据接收效率，实现合并突发的目的。针对每个虚拟FIFO，该虚拟FIFO中缓存的PCIE总线对应的多个数据突发的缓存地址连续。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。

图1是PCIE总线传输数据突发的示意图；

图2是多路数据传输过程的PCIE总线传输数据突发的示意图；

图3是DDR的读写效率的示意图；

图4是PCIE总线的传输效率的示意图；

图5是通过PCIE总线将数据突发从源DDR搬移到目标DDR的示意图；

图6是通过PCIE总线传输合并后的数据突发的示意图；

图7是增加DDR中缓存的数据突发的突发长度的示意图；

图8是多路数据突发在目标DDR的缓存地址不连续的示意图；

图9是本发明一种实施方式中的数据突发的缓存装置的结构示意图；

图10是本发明实施方式中利用虚拟FIFO进行数据突发合并的示意图；

图11是本发明实施方式中虚拟FIFO的写入地址和读取地址的示意图；

图12是本发明一种实施方式中的数据突发的缓存方法的流程图。

具体实施方式

在本申请使用的术语仅仅是出于描述特定实施例的目的，而非限制本申请。本申请和权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其它含义。还应当理解，本文中使用的术语“和/或”是指包含一个或多个相关联的列出项目的任何或所有可能组合。

应当理解，尽管在本申请可能采用术语第一、第二、第三等来描述各种信息，但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如，在不脱离本申请范围的情况下，第一信息也可以被称为第二信息，类似地，第二信息也可以被称为第一信息。取决于语境，此外，所使用的词语“如果”可以被解释成为“在……时”或“当……时”或“响应于确定”。

PCIE总线是高速点对点串行数据总线，是芯片和芯片之间进行高速数据传输时常用的数据总线。由于PCIE总线的传输速率很高，因此芯片需要及时将数据缓存下来，否则将影响数据接收效率，而DDR是常用的数据缓存部件。当DDR缓存速度小于PCIE总线传输速度时，数据接收就会发生拥堵，PCIE总线的接收效率就会下降，可见，提高DDR的缓存速度十分重要。

在通常情况下，影响DDR的缓存速度的因素有：DDR工作频率、DDR数据总线宽度、DDR效率。对于特定的硬件单板来说，DDR工作频率和DDR数据总线宽度是固定的，但是DDR效率是可变的。DDR效率是指DDR满负荷工作时，单位时间内数据读写占用的时间百分比。例如，DDR满负荷工作1秒钟，其中数据读写占用0.5秒钟，那么，DDR效率为50％。

在通常情况下，DDR读(写)是以数据突发的形式进行的，当DDR进行读(写)操作时，先准备数据的DDR来存放突发地址，并指定连续读(写)数据的个数，即突发长度，然后将指定的连续个数的数据从DDR中取出(存入DDR)。其中，在每次操作DDR时，只能读(写)一段连续存放的数据，这段连续存放的数据就是数据突发，这段数据的个数就是突发长度，这段数据中的第一个数据的地址就是这段数据的突发地址。当这段数据不能连续存放时，则需要分为多次突发操作，每次突发操作的突发地址都不一样。

在DDR的读(写)操作中，准备突发地址、突发长度、发起读(写)请求的时间开销是固定的，不会因为突发长度的变化而变化。另一方面，突发长度越长，则数据突发占用的时间越久，DDR的读写效率也就越高。如图3所示，为DDR的读写效率的示意图。为了提高DDR的读写效率，通常会设法增大数据突发的突发长度，将地址连续的数据合成一个大数据突发。

在通过PCIE总线传输数据突发时，PCIE总线主要是以数据包的形式进行数据传输，数据包的内容可以包括：包头、包尾和数据突发，数据突发在整个数据包中所占的比列就是PCIE总线的传输效率。数据突发的突发长度越长，则有效数据占比越高，PCIE总线的传输效率也就越高。如图4所示，为PCIE总线的传输效率的示意图，对于固定的单板来说，PCIE总线传输的数据突发的突发长度是有限的，因此，PCIE总线的传输效率也是有限的。

在PCIE总线传输数据突发的过程中，需要DDR参与，通过PCIE总线将数据突发从源DDR搬移到目标DDR。如图5所示，为通过PCIE总线将数据突发从源DDR搬移到目标DDR的示意图，假设源DDR中包括8个数据突发，则将8个数据突发封装成8个数据包，并通过PCIE总线依次传输8个数据包，从而将8个数据突发搬移到目标DDR。此外，还可以通过PCIE总线将8个数据突发在源DDR中的突发地址或者突发地址映射信息、突发长度搬移到目标DDR。其中，突发地址、突发长度会封装在数据包的包头中。

为了提高PCIE总线的传输效率，则：方式一、当DDR的缓存能力高于PCIE总线的传输能力时，可以增加PCIE总线传输的数据包中数据突发的突发长度，如图6所示，为PCIE总线传输合并后的数据突发的示意图。当被合并的数据突发在目标DDR的缓存地址连续时，则可以将目标DDR的缓存地址连续的多个数据突发(如数据突发1和数据突发2)合并成一个数据突发，以增加PCIE总线传输的数据包中的数据突发的突发长度，继而提高PCIE总线的传输效率。方式二、当DDR的缓存能力低于PCIE总线的传输能力时，可以增加DDR中缓存的数据突发的突发长度，如图7所示，为增加DDR中缓存的数据突发的突发长度的示意图。当被合并的数据突发在目标DDR的缓存地址连续时，则可以在PCIE总线的接收端设计FIFO(FirstInputFirstOutput，先入先出)，并可以将目标DDR的缓存地址连续的多个数据突发合并成一个数据突发缓存到FIFO中，然后将该FIFO中缓存的多个数据突发存储到目标DDR，从而一次存储多个数据突发，提高PCIE总线的传输效率。

如图2所示，芯片1通过PCIE总线a将数据突发a0、数据突发a1和数据突发a2分别发送给交换芯片，芯片2通过PCIE总线b将数据突发b0和数据突发b1分别发送给交换芯片，芯片3通过PCIE总线c将数据突发c0和数据突发c1分别发送给交换芯片。交换芯片通过PCIE总线d分别将数据突发a0、数据突发a1、数据突发a2、数据突发b0、数据突发b1、数据突发c0和数据突发c1发送给芯片4。芯片4将数据突发a0、数据突发a1、数据突发a2缓存到DDR的FIFO1中，将数据突发b0、数据突发b1缓存到DDR的FIFO2中，将数据突发c0和数据突发c1缓存到DDR的FIFO3中。

在多路数据的传输过程中，由于PCIE总线a、PCIE总线b和PCIE总线c均是单独传输数据突发，因此，通过PCIE总线d接收到的数据突发在目标DDR的缓存地址并不连续。如图8所示，为多路数据突发在目标DDR的缓存地址不连续的示意图。数据突发a0、数据突发a1、数据突发a2在目标DDR的缓存地址不连续，数据突发b0、数据突发b1在目标DDR的缓存地址不连续，数据突发c0、数据突发c1在目标DDR的缓存地址不连续。因此，多路数据的传输过程中，无法采用上述方式来提高PCIE总线的传输效率。

为了使数据突发在目标DDR的缓存地址能够连续，则可以增加PCIE总线的接收端的FIFO数量，为每个PCIE总线设计1个FIFO。例如，为PCIE总线a设计FIFO1，并将PCIE总线a对应的数据突发a0、数据突发a1、数据突发a2缓存到FIFO1中。为PCIE总线b设计FIFO2，并将PCIE总线b对应的数据突发b0、数据突发b1缓存到FIFO2中。为PCIE总线c设计FIFO3，并将PCIE总线c对应的数据突发c0、数据突发c1缓存到FIFO3中。

然而，由于每个FIFO至少消耗掉FPGA内部的一个RAM，因此，上述方式会消耗FPGA内部的三个RAM。而且，随着数据采集路数(不同的采集路数对应不同的PCIE总线，如PCIE总线a等)的增多，需要使用的FIFO的数量也会增多，从而会消耗掉FPGA内部的大量的RAM。

针对上述发现，本发明实施例提出一种数据突发的缓存装置，该数据突发的缓存装置可以应用在FPGA上。如图9所示，为数据突发的缓存装置的结构示意图，该装置具体包括：FIFO虚拟单元，用于在RAM中虚拟出多个虚拟FIFO。基地址映射单元，用于在接收到数据突发时，确定该数据突发对应的PCIE总线，并从多个虚拟FIFO中确定该PCIE总线对应的虚拟FIFO，并将该数据突发缓存到该虚拟FIFO，以使该虚拟FIFO中缓存的该PCIE总线对应的多个数据突发的缓存地址连续。

考虑到FIFO中仅需要缓存2～4个数据突发就能够达到合并目的，然而，1个RAM中可以缓存的数据突发的数量多达几十个，因此，本发明实施例中，FIFO虚拟单元在一个RAM中虚拟出多个虚拟FIFO，每个虚拟FIFO与真实FIFO相同，只是其只占用RAM的部分存储空间。在RAM中虚拟出多个虚拟FIFO时，每个虚拟FIFO能够缓存的数据突发的数量可以根据实际经验配置，如每个虚拟FIFO能够缓存的数据突发的数量为4个时，则FIFO虚拟单元在一个RAM中虚拟出能够缓存4个数据突发的多个虚拟FIFO，且在RAM中虚拟出的虚拟FIFO的数量与RAM的大小以及虚拟FIFO的大小有关。

基地址映射单元从多个虚拟FIFO中确定该PCIE总线对应的虚拟FIFO，并将该数据突发缓存到该虚拟FIFO，以使该虚拟FIFO中缓存的该PCIE总线对应的多个数据突发的缓存地址连续的过程，具体可以包括但不限于如下两种方式：

方式一、基地址映射单元，具体用于在从多个虚拟FIFO中确定PCIE总线对应的虚拟FIFO的过程中，判断是否在RAM中缓存PCIE总线的数据突发；如果是，则判断当前是否已经存在该PCIE总线对应的虚拟FIFO；如果存在，则直接将该虚拟FIFO作为PCIE总线对应的虚拟FIFO；如果不存在，则从多个虚拟FIFO中选择一个未被使用的虚拟FIFO，并将当前选择的虚拟FIFO作为PCIE总线对应的虚拟FIFO。基地址映射单元，具体用于维护各虚拟FIFO与其对应的基地址之间的映射关系，且在将数据突发缓存到虚拟FIFO的过程中，如果虚拟FIFO中已经存储有数据突发，则利用数据突发的缓存地址以及虚拟FIFO中存储的数据突发的缓存地址，在该虚拟FIFO中缓存数据突发，以使虚拟FIFO中缓存的PCIE总线对应的多个数据突发的缓存地址连续；如果虚拟FIFO中没有存储数据突发，则利用基地址映射单元维护的虚拟FIFO与基地址之间的映射关系，获得该虚拟FIFO对应的基地址，并从该基地址开始缓存数据突发。

基于上述过程，可以在RAM中虚拟出的多个虚拟FIFO中存储数据突发，从而节省FPGA内部的RAM，提高RAM利用率。

方式二、FIFO虚拟单元，具体用于在RAM中为每个PCIE总线虚拟出一个虚拟FIFO，且虚拟FIFO的基地址与对应PCIE总线的缓存基地址对应，即可以基于PCIE总线的缓存基地址配置与该PCIE总线对应的虚拟FIFO的基地址；基于此，基地址映射单元，具体用于维护各虚拟FIFO的基地址与对应PCIE总线的缓存基地址之间的一一映射关系，且在从多个虚拟FIFO中确定PCIE总线对应的虚拟FIFO的过程中，判断是否在RAM中缓存该PCIE总线的数据突发；如果是，则从该数据突发中获得该PCIE总线的缓存基地址，并利用各虚拟FIFO的基地址与对应PCIE总线的缓存基地址之间的一一映射关系，确定该PCIE总线的缓存基地址对应的虚拟FIFO的基地址，并将确定的该虚拟FIFO，直接作为该PCIE总线对应的虚拟FIFO。进一步的，基地址映射单元，具体用于在将数据突发缓存到虚拟FIFO的过程中，如果虚拟FIFO中已经存储有数据突发，则利用数据突发的缓存地址以及虚拟FIFO中存储的数据突发的缓存地址，在该虚拟FIFO中缓存数据突发，以使该虚拟FIFO中缓存的PCIE总线对应的多个数据突发的缓存地址连续；如果虚拟FIFO中没有存储数据突发，则利用各虚拟FIFO的基地址与对应PCIE总线的缓存基地址之间的一一映射关系，获得该虚拟FIFO对应的基地址，并从该基地址开始缓存数据突发。

基于上述过程，可以在RAM中虚拟出的多个虚拟FIFO中存储数据突发，从而节省FPGA内部的RAM，提高RAM利用率。

在上述方式一和方式二中，基地址映射单元可以利用数据突发中携带的PCIE总线的标识信息，确定该数据突发对应的PCIE总线。

针对上述第一种实现方案，可以在RAM中虚拟出多个虚拟FIFO，这多个虚拟FIFO均可以被任意的PCIE总线的数据突发占用，在从一个PCIE总线接收到数据突发时，可以选择未被使用的虚拟FIFO存储该数据突发，在此应用场景下，不需要事先知道会收到哪些PCIE总线的数据突发，而且可以合理的利用各个虚拟FIFO。针对上述第二种实现方案，可以在RAM中为每个PCIE总线虚拟出一个虚拟FIFO，该虚拟FIFO只能被该PCIE总线的数据突发占用，在从一个PCIE总线接收到数据突发时，直接选择该虚拟FIFO存储该数据突发，在此应用场景下，需要事先知道会收到哪些PCIE总线的数据突发，可以保证每个PCIE总线只能使用自己的虚拟FIFO。

针对图2所示的应用场景，针对上述第一种实现方案，假设FIFO虚拟单元在RAM中虚拟出虚拟FIFO1-虚拟FIFO10，且基地址映射单元维护有虚拟FIFO1-虚拟FIFO10与其对应的基地址1-基地址10之间的映射关系。针对上述第二种实现方案，FIFO虚拟单元在RAM中为PCIE总线a虚拟出虚拟FIFO1，为PCIE总线b虚拟出虚拟FIFO2，为PCIE总线c虚拟出虚拟FIFO3，且基地址映射单元维护有虚拟FIFO1的基地址1与PCIE总线a的缓存基地址1之间的映射关系，虚拟FIFO2的基地址2与PCIE总线b的缓存基地址2之间的映射关系，虚拟FIFO3的基地址3与PCIE总线c的缓存基地址3之间的映射关系，其中，每个虚拟FIFO均有各自的基地址，且基地址的数量与虚拟FIFO的数量相同，且虚拟FIFO的基地址与DDR缓存的基地址(即PCIE总线的缓存基地址)相同。为了方便描述，后续以第一种实现方案的处理过程为例进行说明。

如图10所示，为利用虚拟FIFO进行数据突发合并的示意图。假设交换芯片通过PCIE总线d依次将数据突发a0、数据突发b0、数据突发c0、数据突发a1、数据突发b1、数据突发c1和数据突发a2发送给芯片4。在此基础上，本发明实施例中，在接收到数据突发a0时，基地址映射单元获得数据突发a0中携带的PCIE总线的标识信息(PCIE总线a)，确定PCIE总线为PCIE总线a，由于当前不存在PCIE总线a对应的虚拟FIFO，因此从虚拟FIFO1-虚拟FIFO10中选择一个未被使用的虚拟FIFO1，并获得虚拟FIFO1对应的基地址1，并从基地址1开始，将数据突发a0缓存到虚拟FIFO1中。在接收到数据突发b0时，基地址映射单元获得数据突发b0中携带的PCIE总线的标识信息(PCIE总线b)，确定PCIE总线为PCIE总线b，由于当前不存在PCIE总线b对应的虚拟FIFO，因此从虚拟FIFO1-虚拟FIFO10中选择一个未被使用的虚拟FIFO2，并获得虚拟FIFO2对应的基地址2，并从基地址2开始，将数据突发b0缓存到虚拟FIFO2中。在接收到数据突发c0时，基地址映射单元获得数据突发c0中携带的PCIE总线的标识信息(PCIE总线c)，确定PCIE总线为PCIE总线c，由于当前不存在PCIE总线c对应的虚拟FIFO，因此从虚拟FIFO1-虚拟FIFO10中选择一个未被使用的虚拟FIFO3，并获得虚拟FIFO3对应的基地址3，并从基地址3开始，将数据突发c0缓存到虚拟FIFO3中。在接收到数据突发a1时，基地址映射单元获得数据突发a1中携带的PCIE总线的标识信息(PCIE总线a)，确定PCIE总线为PCIE总线a，由于当前存在PCIE总线a对应的虚拟FIFO1，因此从虚拟FIFO1中缓存的数据突发a0之后，开始将数据突发a1缓存到虚拟FIFO1中，且虚拟FIFO1中缓存的数据突发a0和数据突发a1的缓存地址连续。在接收到数据突发b1时，基地址映射单元获得数据突发b1中携带的PCIE总线的标识信息(PCIE总线b)，确定PCIE总线为PCIE总线b，由于当前存在PCIE总线b对应的虚拟FIFO2，因此从虚拟FIFO2中缓存的数据突发b0之后，开始将数据突发b1缓存到虚拟FIFO2中，且虚拟FIFO2中缓存的数据突发b0和数据突发b1的缓存地址连续。在接收到数据突发c1时，基地址映射单元获得数据突发c1中携带的PCIE总线的标识信息(PCIE总线c)，确定PCIE总线为PCIE总线c，由于当前存在PCIE总线c对应的虚拟FIFO3，因此从虚拟FIFO3中缓存的数据突发c0之后，开始将数据突发c1缓存到虚拟FIFO3中，且虚拟FIFO3中缓存的数据突发c0和数据突发c1的缓存地址连续。在接收到数据突发a2时，基地址映射单元获得数据突发a2中携带的PCIE总线的标识信息(PCIE总线a)，确定PCIE总线为PCIE总线a，由于当前存在PCIE总线a对应的虚拟FIFO1，因此从虚拟FIFO1中缓存的数据突发a1之后，开始将数据突发a2缓存到虚拟FIFO1中，且虚拟FIFO1中缓存的数据突发a0、数据突发a1和数据突发a2的缓存地址连续。

本发明实施例中，该数据突发的缓存装置还包括：读写控制单元，用于针对多个虚拟FIFO中的每个虚拟FIFO，确定各虚拟FIFO对应的写入地址，该写入地址具体可以包括但不限于：写入基地址和写入突发地址。基于此，读写控制单元，具体用于从基地址映射单元维护的各虚拟FIFO与其对应的基地址之间的映射关系，或者各虚拟FIFO的基地址与对应PCIE总线的缓存基地址之间的一一映射关系中，获得各虚拟FIFO对应的写入基地址。读写控制单元，具体用于在每次将数据突发缓存到虚拟FIFO之后，读取该虚拟FIFO对应的写入突发地址。此外，读写控制单元，用于针对多个虚拟FIFO中的每个虚拟FIFO，确定各虚拟FIFO对应的读取地址，该读取地址具体可以包括但不限于读取基地址。基于此，读写控制单元，具体用于从基地址映射单元维护的各虚拟FIFO与其对应的基地址之间的映射关系，或者各虚拟FIFO的基地址与对应PCIE总线的缓存基地址之间的一一映射关系中，获得各虚拟FIFO对应的读取基地址；或者，获得虚拟FIFO对应的写入基地址，并将该虚拟FIFO对应的写入基地址确定为该虚拟FIFO对应的读取基地址。进一步的，当虚拟FIFO中存储的数据突发达到预设的突发长度(表示虚拟FIFO已经存满)或者接收到读取数据突发的命令时，读写控制单元还可以基于读取基地址从虚拟FIFO中读取相应的读取数据。

基于上述过程，可以实现写入地址的管理和读取地址的管理，继而可以利用写入地址实现数据的写入，并可以利用读取地址实现数据的读取。

如图11所示，为虚拟FIFO的写入地址和读取地址的示意图。

针对虚拟FIFO的写控制过程，写入地址包括RAM块的写入基地址和RAM块的写入突发地址。RAM块的写入基地址可以由基地址映射单元提供。在虚拟FIFO中缓存新的数据突发时，更新RAM块的写入突发地址，且第一个数据突发的写入突发地址与写入基地址相同。其中，如果有新的数据突发缓存到本RAM块的虚拟FIFO中，则RAM块的写入突发地址自动加1，当写入突发地址达到突发合并个数时，则重新开始计数；如果新的数据突发未缓存到本RAM块的虚拟FIFO中，则本RAM块的写入突发地址保持不变。

针对虚拟FIFO的读控制过程，与虚拟FIFO的写控制并不一样，由于读RAM时只需要读取1个数据突发，因此，对于虚拟FIFO的读控制来说，没有RAM块的读取突发地址，只有RAM块的读取基地址，即读取地址只包括RAM块的读取基地址。其中，RAM块的读取基地址的方式为：当RAM块写入突发地址的数量达到突发合并个数时，将当前RAM块的写入基地址作为RAM块的读取基地址，或者由基地址映射单元提供RAM块的读取基地址。

基于上述技术方案，本发明实施例中，通过在RAM中虚拟出多个虚拟FIFO(即多个虚拟FIFO占用一个RAM)，如1个RAM可虚拟出10个以上的虚拟FIFO，并使用多个虚拟FIFO缓存数据突发，从而节省FPGA内部的RAM，提高RAM利用率，有效提高数据接收效率，实现合并突发的目的。针对每个虚拟FIFO，该虚拟FIFO中缓存的PCIE总线对应的多个数据突发的缓存地址连续。

基于与上述数据突发的缓存装置相同的技术构思，本发明实施例中还提出一种数据突发的缓存方法，如图12所示，所述方法包括以下步骤：

步骤101，在随机存取存储器RAM中虚拟出多个虚拟先进先出FIFO。

步骤102，在接收到数据突发时，确定所述数据突发对应的PCIE总线，并从所述多个虚拟FIFO中确定所述PCIE总线对应的虚拟FIFO，将所述数据突发缓存到所述虚拟FIFO，以使所述虚拟FIFO中缓存的所述PCIE总线对应的多个数据突发的缓存地址连续。

本发明实施例中，所述从所述多个虚拟FIFO中确定所述PCIE总线对应的虚拟FIFO，将所述数据突发缓存到所述虚拟FIFO的过程，具体可以包括但不限于如下方式：方式一、在从所述多个虚拟FIFO中确定所述PCIE总线对应的虚拟FIFO的过程中，判断是否在所述RAM中缓存所述PCIE总线的数据突发；如果是，判断当前是否已经存在所述PCIE总线对应的虚拟FIFO；如果存在，则直接将所述虚拟FIFO作为所述PCIE总线对应的虚拟FIFO；如果不存在，从所述多个虚拟FIFO中选择一个未被使用的虚拟FIFO，并将当前选择的虚拟FIFO作为所述PCIE总线对应的虚拟FIFO；在将所述数据突发缓存到所述虚拟FIFO的过程中，维护各虚拟FIFO与其对应的基地址之间的映射关系，如果所述虚拟FIFO中已经存储有数据突发，则利用所述数据突发的缓存地址以及所述虚拟FIFO中存储的数据突发的缓存地址，在所述虚拟FIFO中缓存所述数据突发，以使所述虚拟FIFO中缓存的所述PCIE总线对应的多个数据突发的缓存地址连续；如果所述虚拟FIFO中没有存储数据突发，则利用维护的虚拟FIFO与基地址之间的映射关系，获得所述虚拟FIFO对应的基地址，并从所述基地址开始缓存所述数据突发；或者，方式二、在从所述多个虚拟FIFO中确定所述PCIE总线对应的虚拟FIFO的过程中，当在所述RAM中为每个PCIE总线虚拟出一个虚拟FIFO，且虚拟FIFO的基地址与对应PCIE总线的缓存基地址对应时，则维护各虚拟FIFO的基地址与对应PCIE总线的缓存基地址之间的一一映射关系，判断是否在所述RAM中缓存所述PCIE总线的数据突发；如果是，则从所述数据突发中获得所述PCIE总线的缓存基地址，并利用各虚拟FIFO的基地址与对应PCIE总线的缓存基地址之间的一一映射关系，确定所述PCIE总线的缓存基地址对应的虚拟FIFO的基地址，并将确定的所述虚拟FIFO，作为所述PCIE总线对应的虚拟FIFO；在将所述数据突发缓存到所述虚拟FIFO的过程中，如果所述虚拟FIFO中已经存储有数据突发，则利用所述数据突发的缓存地址以及所述虚拟FIFO中存储的数据突发的缓存地址，在所述虚拟FIFO中缓存所述数据突发，以使所述虚拟FIFO中缓存的所述PCIE总线对应的多个数据突发的缓存地址连续；如果所述虚拟FIFO中没有存储数据突发，则利用各虚拟FIFO的基地址与对应PCIE总线的缓存基地址之间的一一映射关系，获得所述虚拟FIFO对应的基地址，并从所述基地址开始缓存所述数据突发。

本发明实施例中，针对所述多个虚拟FIFO中的每个虚拟FIFO，确定所述虚拟FIFO对应的写入地址，所述写入地址具体包括写入基地址和写入突发地址；其中，从预先维护的各虚拟FIFO与其对应的基地址之间的映射关系，或者各虚拟FIFO的基地址与对应PCIE总线的缓存基地址之间的一一映射关系中，获得所述虚拟FIFO对应的写入基地址；在每次将数据突发缓存到所述虚拟FIFO之后，读取所述虚拟FIFO对应的写入突发地址；和/或，

针对所述多个虚拟FIFO中的每个虚拟FIFO，确定所述虚拟FIFO对应的读取地址，所述读取地址具体包括读取基地址；其中，从预先维护的各虚拟FIFO与其对应的基地址之间的映射关系，或者各虚拟FIFO的基地址与对应PCIE总线的缓存基地址之间的一一映射关系中，获得所述虚拟FIFO对应的读取基地址；或者，获得所述虚拟FIFO对应的写入基地址，并将所述虚拟FIFO对应的写入基地址确定为所述虚拟FIFO对应的读取基地址。

通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到本发明可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述的方法。本领域技术人员可以理解附图只是一个优选实施例的示意图，附图中的模块或流程并不一定是实施本发明所必须的。

本领域技术人员可以理解实施例中的装置中的模块可以按照实施例描述进行分布于实施例的装置中，也可以进行相应变化位于不同于本实施例的一个或多个装置中。上述实施例的模块可以合并为一个模块，也可进一步拆分成多个子模块。上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。

以上公开的仅为本发明的几个具体实施例，但是，本发明并非局限于此，任何本领域的技术人员能思之的变化都应落入本发明的保护范围。

Claims (10)

1.一种数据突发的缓存装置，其特征在于，所述装置具体包括：

FIFO虚拟单元，用于在随机存取存储器RAM中虚拟出多个虚拟FIFO；

基地址映射单元，用于在接收到数据突发时，确定所述数据突发对应的总线和接口标准PCIE总线，并从所述多个虚拟FIFO中确定所述PCIE总线对应的虚拟FIFO，将所述数据突发缓存到所述虚拟FIFO，以使所述虚拟FIFO中缓存的所述PCIE总线对应的多个数据突发的缓存地址连续。

2.根据权利要求1所述的装置，其特征在于，

所述基地址映射单元，具体用于在从所述多个虚拟FIFO中确定所述PCIE总线对应的虚拟FIFO的过程中，判断是否在所述RAM中缓存所述PCIE总线的数据突发；如果是，则判断当前是否已经存在所述PCIE总线对应的虚拟FIFO；如果存在，则直接将所述虚拟FIFO作为所述PCIE总线对应的虚拟FIFO；如果不存在，则从所述多个虚拟FIFO中选择一个未被使用的虚拟FIFO，并将当前选择的虚拟FIFO作为所述PCIE总线对应的虚拟FIFO。

3.根据权利要求2所述的装置，其特征在于，

所述基地址映射单元，具体用于维护各虚拟FIFO与其对应的基地址之间的映射关系，且在将所述数据突发缓存到所述虚拟FIFO的过程中，如果所述虚拟FIFO中已经存储有数据突发，则利用所述数据突发的缓存地址以及所述虚拟FIFO中存储的数据突发的缓存地址，在所述虚拟FIFO中缓存所述数据突发，以使所述虚拟FIFO中缓存的所述PCIE总线对应的多个数据突发的缓存地址连续；如果所述虚拟FIFO中没有存储数据突发，则利用所述基地址映射单元维护的虚拟FIFO与基地址之间的映射关系，获得所述虚拟FIFO对应的基地址，并从所述基地址开始缓存所述数据突发。

4.根据权利要求1所述的装置，其特征在于，

所述FIFO虚拟单元，具体用于在所述RAM中为每个PCIE总线虚拟出一个虚拟FIFO，且虚拟FIFO的基地址与对应PCIE总线的缓存基地址对应；

所述基地址映射单元，具体用于维护各虚拟FIFO的基地址与对应PCIE总线的缓存基地址之间的一一映射关系，且在从所述多个虚拟FIFO中确定所述PCIE总线对应的虚拟FIFO的过程中，判断是否在所述RAM中缓存所述PCIE总线的数据突发；如果是，则从所述数据突发中获得所述PCIE总线的缓存基地址，并利用各虚拟FIFO的基地址与对应PCIE总线的缓存基地址之间的一一映射关系，确定所述PCIE总线的缓存基地址对应的虚拟FIFO的基地址，并将确定的所述虚拟FIFO，作为所述PCIE总线对应的虚拟FIFO。

5.根据权利要求4所述的装置，其特征在于，

所述基地址映射单元，具体用于在将所述数据突发缓存到所述虚拟FIFO的过程中，如果所述虚拟FIFO中已经存储有数据突发，则利用所述数据突发的缓存地址以及所述虚拟FIFO中存储的数据突发的缓存地址，在所述虚拟FIFO中缓存所述数据突发，以使所述虚拟FIFO中缓存的所述PCIE总线对应的多个数据突发的缓存地址连续；如果所述虚拟FIFO中没有存储数据突发，则利用各虚拟FIFO的基地址与对应PCIE总线的缓存基地址之间的一一映射关系，获得所述虚拟FIFO对应的基地址，并从所述基地址开始缓存所述数据突发。

6.根据权利要求1-5任一项所述的装置，其特征在于，还包括：

读写控制单元，用于针对所述多个虚拟FIFO中的每个虚拟FIFO，确定所述虚拟FIFO对应的写入地址，所述写入地址具体包括写入基地址和写入突发地址；其中，所述读写控制单元，具体用于从所述基地址映射单元维护的各虚拟FIFO与其对应的基地址之间的映射关系，或者各虚拟FIFO的基地址与对应PCIE总线的缓存基地址之间的一一映射关系中，获得所述虚拟FIFO对应的写入基地址；所述读写控制单元，具体用于在每次将数据突发缓存到所述虚拟FIFO之后，读取所述虚拟FIFO对应的写入突发地址。

7.根据权利要求1-5任一项所述的装置，其特征在于，还包括：

读写控制单元，用于针对所述多个虚拟FIFO中的每个虚拟FIFO，确定所述虚拟FIFO对应的读取地址，所述读取地址具体包括读取基地址；其中，

所述读写控制单元，具体用于从所述基地址映射单元维护的各虚拟FIFO与其对应的基地址之间的映射关系，或者各虚拟FIFO的基地址与对应PCIE总线的缓存基地址之间的一一映射关系中，获得所述虚拟FIFO对应的读取基地址；或者，获得所述虚拟FIFO对应的写入基地址，并将所述虚拟FIFO对应的写入基地址确定为所述虚拟FIFO对应的读取基地址。

8.一种数据突发的缓存方法，其特征在于，所述方法包括以下步骤：

在随机存取存储器RAM中虚拟出多个虚拟先进先出FIFO；

在接收到数据突发时，确定所述数据突发对应的总线和接口标准PCIE总线，并从所述多个虚拟FIFO中确定所述PCIE总线对应的虚拟FIFO，将所述数据突发缓存到所述虚拟FIFO，以使所述虚拟FIFO中缓存的所述PCIE总线对应的多个数据突发的缓存地址连续。

9.根据权利要求8所述的方法，其特征在于，

所述从所述多个虚拟FIFO中确定所述PCIE总线对应的虚拟FIFO，将所述数据突发缓存到所述虚拟FIFO的过程，具体包括：

在从所述多个虚拟FIFO中确定所述PCIE总线对应的虚拟FIFO的过程中，判断是否在所述RAM中缓存所述PCIE总线的数据突发；如果是，判断当前是否已经存在所述PCIE总线对应的虚拟FIFO；如果存在，则直接将所述虚拟FIFO作为所述PCIE总线对应的虚拟FIFO；如果不存在，从所述多个虚拟FIFO中选择一个未被使用的虚拟FIFO，并将当前选择的虚拟FIFO作为所述PCIE总线对应的虚拟FIFO；在将所述数据突发缓存到所述虚拟FIFO的过程中，维护各虚拟FIFO与其对应的基地址之间的映射关系，如果所述虚拟FIFO中已经存储有数据突发，则利用所述数据突发的缓存地址以及所述虚拟FIFO中存储的数据突发的缓存地址，在所述虚拟FIFO中缓存所述数据突发，以使所述虚拟FIFO中缓存的所述PCIE总线对应的多个数据突发的缓存地址连续；如果所述虚拟FIFO中没有存储数据突发，则利用维护的虚拟FIFO与基地址之间的映射关系，获得所述虚拟FIFO对应的基地址，并从所述基地址开始缓存所述数据突发；或者，

在从所述多个虚拟FIFO中确定所述PCIE总线对应的虚拟FIFO的过程中，当在所述RAM中为每个PCIE总线虚拟出一个虚拟FIFO，且虚拟FIFO的基地址与对应PCIE总线的缓存基地址对应时，则维护各虚拟FIFO的基地址与对应PCIE总线的缓存基地址之间的一一映射关系，判断是否在所述RAM中缓存所述PCIE总线的数据突发；如果是，则从所述数据突发中获得所述PCIE总线的缓存基地址，并利用各虚拟FIFO的基地址与对应PCIE总线的缓存基地址之间的一一映射关系，确定所述PCIE总线的缓存基地址对应的虚拟FIFO的基地址，并将确定的所述虚拟FIFO，作为所述PCIE总线对应的虚拟FIFO；在将所述数据突发缓存到所述虚拟FIFO的过程中，如果所述虚拟FIFO中已经存储有数据突发，则利用所述数据突发的缓存地址以及所述虚拟FIFO中存储的数据突发的缓存地址，在所述虚拟FIFO中缓存所述数据突发，以使所述虚拟FIFO中缓存的所述PCIE总线对应的多个数据突发的缓存地址连续；如果所述虚拟FIFO中没有存储数据突发，则利用各虚拟FIFO的基地址与对应PCIE总线的缓存基地址之间的一一映射关系，获得所述虚拟FIFO对应的基地址，并从所述基地址开始缓存所述数据突发。

10.根据权利要求8或9所述的方法，其特征在于，所述方法还包括：

针对所述多个虚拟FIFO中的每个虚拟FIFO，确定所述虚拟FIFO对应的写入地址，所述写入地址具体包括写入基地址和写入突发地址；其中，从预先维护的各虚拟FIFO与其对应的基地址之间的映射关系，或者各虚拟FIFO的基地址与对应PCIE总线的缓存基地址之间的一一映射关系中，获得所述虚拟FIFO对应的写入基地址；在每次将数据突发缓存到所述虚拟FIFO之后，读取所述虚拟FIFO对应的写入突发地址；和/或，

针对所述多个虚拟FIFO中的每个虚拟FIFO，确定所述虚拟FIFO对应的读取地址，所述读取地址具体包括读取基地址；其中，从预先维护的各虚拟FIFO与其对应的基地址之间的映射关系，或者各虚拟FIFO的基地址与对应PCIE总线的缓存基地址之间的一一映射关系中，获得所述虚拟FIFO对应的读取基地址；或者，获得所述虚拟FIFO对应的写入基地址，并将所述虚拟FIFO对应的写入基地址确定为所述虚拟FIFO对应的读取基地址。