JPH02105945A - トリガ出力付マイクロコンピユータ - Google Patents
トリガ出力付マイクロコンピユータInfo
- Publication number
- JPH02105945A JPH02105945A JP63259728A JP25972888A JPH02105945A JP H02105945 A JPH02105945 A JP H02105945A JP 63259728 A JP63259728 A JP 63259728A JP 25972888 A JP25972888 A JP 25972888A JP H02105945 A JPH02105945 A JP H02105945A
- Authority
- JP
- Japan
- Prior art keywords
- address
- trigger
- comparator
- address data
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000011156 evaluation Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 10
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Microcomputers (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この清明はトリガ出力付マイクロコンピュータに関する
ものである。
ものである。
従来のマイクロコンピュータはトリガを得る方法として
１例えばプログラムによりＩ１０ボートをインクリメン
トし、工１０ボートの出力をトリガとしていた。
１例えばプログラムによりＩ１０ボートをインクリメン
トし、工１０ボートの出力をトリガとしていた。
第４図（ａ）はマスクＲＯＭ ＩｆＣ；９１き込まれた
メインプログラムの一部を示す図、第４図（１））は第
４図（ａ）のプログラム実行直前に工１０ポートをイン
クリメントするゾログリムの図である。メインプログラ
ムはマスクＲＯＭ等の読み出し専用メモリに書き込まれ
ており、メインプログラムの修正は不可能であるために
、第４図（１））のプログラムを実行するＫは外部のメ
モ＋） Ｋ ＠ ４図（ｂ）のプログラム５Ｉ−書キ込
ミマイクロプロセッサモードで上記外部メモリ領域中の
第４図（１））のプログリムが書き込まれているアドレ
スをアクセスして実行させるか、あるいはやマイクロプ
ロセッサモードで第４図（ｂ）のプログラムを外部メモ
リ領域から内部ＲＡＭ領域に転送した後、シングルチッ
プモードに切り替えて内部ＲＡＭ領域中の第４図（１）
）のプログラムが誉き込まれているアドレスをアクセス
して実行させる。
メインプログラムの一部を示す図、第４図（１））は第
４図（ａ）のプログラム実行直前に工１０ポートをイン
クリメントするゾログリムの図である。メインプログラ
ムはマスクＲＯＭ等の読み出し専用メモリに書き込まれ
ており、メインプログラムの修正は不可能であるために
、第４図（１））のプログラムを実行するＫは外部のメ
モ＋） Ｋ ＠ ４図（ｂ）のプログラム５Ｉ−書キ込
ミマイクロプロセッサモードで上記外部メモリ領域中の
第４図（１））のプログリムが書き込まれているアドレ
スをアクセスして実行させるか、あるいはやマイクロプ
ロセッサモードで第４図（ｂ）のプログラムを外部メモ
リ領域から内部ＲＡＭ領域に転送した後、シングルチッ
プモードに切り替えて内部ＲＡＭ領域中の第４図（１）
）のプログラムが誉き込まれているアドレスをアクセス
して実行させる。
従来の外部メモリや内部ＲＡＭＫプログラムを書き込み
実行させる方法ではトリガ出力部を含んだプログラムを
新たに作成しなければならず、また不良解析ではメイン
プログラムの不良ｔｇ生する部分が特定されるまで、外
部メモリや内部ＲＡＭに書き込むプログラムを更新しな
ければならないという課題があった〇 この発明は上記従来の課題を解決するためＫなされたも
のｆ、読み出し専用メモリに書き込まれたメインプログ
ラムを実行中に任意のタイミングでトリガを出力できる
マイクロコンピユータラ得ることを目的とする〇 〔課題を解決するための手段〕 との全問のマイクロコンピユー４１は、任意のアドレス
データを設定可能なトリガアドレスレジスタと、２つの
アドレスデータの比較を行い一致した際出力を発生する
比較器を設けたものである。
実行させる方法ではトリガ出力部を含んだプログラムを
新たに作成しなければならず、また不良解析ではメイン
プログラムの不良ｔｇ生する部分が特定されるまで、外
部メモリや内部ＲＡＭに書き込むプログラムを更新しな
ければならないという課題があった〇 この発明は上記従来の課題を解決するためＫなされたも
のｆ、読み出し専用メモリに書き込まれたメインプログ
ラムを実行中に任意のタイミングでトリガを出力できる
マイクロコンピユータラ得ることを目的とする〇 〔課題を解決するための手段〕 との全問のマイクロコンピユー４１は、任意のアドレス
データを設定可能なトリガアドレスレジスタと、２つの
アドレスデータの比較を行い一致した際出力を発生する
比較器を設けたものである。
この発明のマイクロコンピュータはトリガアドレスレジ
スタに設定されたアドレスデータとプログラムカウンタ
のアドレスデータを随時比較ｎで比較し、一致した際に
比較器が発生ずる出力を外部端子から出力する。
スタに設定されたアドレスデータとプログラムカウンタ
のアドレスデータを随時比較ｎで比較し、一致した際に
比較器が発生ずる出力を外部端子から出力する。
以下、この発明の一実施例全図につｂて説明する０
＠１図はこの発明に係るトリガ発生部を備えたマイクロ
コンピュータの主要部のブロック図である。図において
、プログラムカランＪ （１） ト、 、任意のアドレ
スを設定可能なトリガアドレスレジスタ（２）と、プロ
グラムカウンタ（１）ト）リガアドレスレジスタ（２）
のアドレスデータを比較する比較器（３）と。
コンピュータの主要部のブロック図である。図において
、プログラムカランＪ （１） ト、 、任意のアドレ
スを設定可能なトリガアドレスレジスタ（２）と、プロ
グラムカウンタ（１）ト）リガアドレスレジスタ（２）
のアドレスデータを比較する比較器（３）と。
この比較器（３）の出力？外部に出力する外部端子（４
）と、マスクＲＯＭ（５）、ＲＡＭ（６）、アドレスバ
ス（７）により構成されて込る。
）と、マスクＲＯＭ（５）、ＲＡＭ（６）、アドレスバ
ス（７）により構成されて込る。
次に動作を第２図を参照にしながら説明する。
第２図は第１図の比較器（３）の回路図で１図において
、 ＡＤＯ〜ＡＤ１５はプログラムカウンタ（１）のア
ドレスデーＪ ＡＯ〜Ａ１５ ｉｊ ）リガアドレス
レジスタ（２）に書き込まれたアドレスデータである０
命命が実行されるに従って、プログラムカウンタ（１）
のアドレスデータＡＤＯ−ＡＤ１５は更新される。アド
レスデータＡＤＯ〜ＡＤ１５とＡＯ〜Ａ１５の各ビット
は比較器（３）によって随時比較され１両者が一致した
場１すなわち、プログラムカウンタ（１）のアドレスデ
ータトトリガアドレスレジスＪ （２）のアドレスデー
タが一致している間のみ比較器（３）はＬ″を出力する
。比較１ｔｉｓ （３）の出力は外部端子（４）よりト
リガとして出力される。
、 ＡＤＯ〜ＡＤ１５はプログラムカウンタ（１）のア
ドレスデーＪ ＡＯ〜Ａ１５ ｉｊ ）リガアドレス
レジスタ（２）に書き込まれたアドレスデータである０
命命が実行されるに従って、プログラムカウンタ（１）
のアドレスデータＡＤＯ−ＡＤ１５は更新される。アド
レスデータＡＤＯ〜ＡＤ１５とＡＯ〜Ａ１５の各ビット
は比較器（３）によって随時比較され１両者が一致した
場１すなわち、プログラムカウンタ（１）のアドレスデ
ータトトリガアドレスレジスＪ （２）のアドレスデー
タが一致している間のみ比較器（３）はＬ″を出力する
。比較１ｔｉｓ （３）の出力は外部端子（４）よりト
リガとして出力される。
なお、上記実施例ではトリガアドレスレジスタ（２）の
アドレスデータと比較するアドレスを実行中のプログラ
ムメモリのアドレスデータとした場合を示したが、命令
先取りのためのバスインタフェース装置を持りマイクロ
コンピュータの場合ハ。
アドレスデータと比較するアドレスを実行中のプログラ
ムメモリのアドレスデータとした場合を示したが、命令
先取りのためのバスインタフェース装置を持りマイクロ
コンピュータの場合ハ。
バスインタフェース装置が読み込むプログラムメモリの
アドレスとしてもよい〇 また、トリガ出力の同期を取りたｂ場合は、比較回路の
最終段に同期を取る信号とのＯＲやＮＡＮＤｔ取っても
よい。第３図はａｐσのクロックφ。７とのＯＲｉ取り
た場合である。
アドレスとしてもよい〇 また、トリガ出力の同期を取りたｂ場合は、比較回路の
最終段に同期を取る信号とのＯＲやＮＡＮＤｔ取っても
よい。第３図はａｐσのクロックφ。７とのＯＲｉ取り
た場合である。
以上のようにこの発明によれば、プログラム中の任意の
１ドレスで１リガを得ることができるため、評価・解析
の時間を短縮できる効果がある。
１ドレスで１リガを得ることができるため、評価・解析
の時間を短縮できる効果がある。
第１図はと−の発明の一実施例によるマイクロコンピュ
ータのグーロック図、第２図は第１図の比較器（３）の
回路図、第３図は比較器（３）の他の実施例？示す回路
図、＠４図（ａ）はマスクＲＯＭ Ｋ ｇき込まれたメ
インプログラムの一部を示す図、第４図（１））はｌＸ
４図（ａ）のプログラム実行前に工１０ボートをインク
リメントするプログラムの図である。 図において、、 （１）はプログラムカウンタ、（２）
はトリガアドレスレジスＪ、（３）は比較］（５）はマ
スクＲＯＭである。 なお１図中、同一符号は同一 又は相当部分を示す。
ータのグーロック図、第２図は第１図の比較器（３）の
回路図、第３図は比較器（３）の他の実施例？示す回路
図、＠４図（ａ）はマスクＲＯＭ Ｋ ｇき込まれたメ
インプログラムの一部を示す図、第４図（１））はｌＸ
４図（ａ）のプログラム実行前に工１０ボートをインク
リメントするプログラムの図である。 図において、、 （１）はプログラムカウンタ、（２）
はトリガアドレスレジスＪ、（３）は比較］（５）はマ
スクＲＯＭである。 なお１図中、同一符号は同一 又は相当部分を示す。
Claims (1)
- マスクＲＯＭ等の読み出し専用メモリに書き込まれたメ
インプログラムをプログラムカウンタのアドレスデータ
に従い順次実行すると共に、任意のアドレスを書き込み
可能なトリガアドレスレジスタと、前記トリガアドレス
レジスタに設定されたアドレスデータとプログラムカウ
ンタのアドレスデータを比較し一致した際にトリガ出力
を発生する比較器を有し、前記比較器のトリガ信号を外
部端子より出力することを特徴とするトリガ出力付マイ
クロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63259728A JPH02105945A (ja) | 1988-10-14 | 1988-10-14 | トリガ出力付マイクロコンピユータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63259728A JPH02105945A (ja) | 1988-10-14 | 1988-10-14 | トリガ出力付マイクロコンピユータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02105945A true JPH02105945A (ja) | 1990-04-18 |
Family
ID=17338119
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63259728A Pending JPH02105945A (ja) | 1988-10-14 | 1988-10-14 | トリガ出力付マイクロコンピユータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02105945A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6289470B1 (en) | 1998-02-04 | 2001-09-11 | Wilmington Trust Company | Data monitor circuit |
-
1988
- 1988-10-14 JP JP63259728A patent/JPH02105945A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6289470B1 (en) | 1998-02-04 | 2001-09-11 | Wilmington Trust Company | Data monitor circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63111545A (ja) | デバツグ用マイクロプロセツサ | |
| JPH02105945A (ja) | トリガ出力付マイクロコンピユータ | |
| JP2575025B2 (ja) | インサ−キット・エミュレ−タ | |
| JP2850377B2 (ja) | マイクロコンピュータ | |
| JPS62279438A (ja) | トレ−ス回路 | |
| JPH02157957A (ja) | マイクロプロセッサ | |
| JPH03175538A (ja) | 二重化処理装置 | |
| JP2778066B2 (ja) | キャプチャ機構を有するマイクロプロセッサ | |
| JPS6319040A (ja) | 情報処理装置 | |
| JPS5936838A (ja) | インタフエ−ス制御方式 | |
| JPH0397039A (ja) | ピギーバック・チップ | |
| JPS61194533A (ja) | マイクロプログラム処理装置 | |
| JPS5932813B2 (ja) | デ−タ転送方式 | |
| JPH03129536A (ja) | ブレークアドレス検出装置 | |
| JPH02120940A (ja) | デバッグ支援回路 | |
| JPS6257048A (ja) | 分散型プロセツサシステム | |
| JPH083797B2 (ja) | マイコン論理シミュレーション方法 | |
| JPS6148188B2 (ja) | ||
| JPH03231351A (ja) | プロセッサ間通信受信回路 | |
| JPH02236739A (ja) | アドレス一致検出プリントサーキットボード | |
| JPS6168647A (ja) | データ処理装置 | |
| JPH04112251A (ja) | マイクロコンピュータ | |
| JPS6257049A (ja) | 分散型プロセツサシステム | |
| JPH0782407B2 (ja) | マイクロプロセッサのリセット処理方法 | |
| JPH0331940A (ja) | マイクロプログラム制御装置 |