JPS61194533A - マイクロプログラム処理装置 - Google Patents
マイクロプログラム処理装置Info
- Publication number
- JPS61194533A JPS61194533A JP3376085A JP3376085A JPS61194533A JP S61194533 A JPS61194533 A JP S61194533A JP 3376085 A JP3376085 A JP 3376085A JP 3376085 A JP3376085 A JP 3376085A JP S61194533 A JPS61194533 A JP S61194533A
- Authority
- JP
- Japan
- Prior art keywords
- microprogram
- slave
- control means
- main
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、マイクロプログ２ムを並行処理するマイクロ
プログラム処理装置に関するものである。
プログラム処理装置に関するものである。
従来、この種のマイクロプログラム地理装置は、主マイ
クロプログラム制御手段が従マイクロプログラム制御手
段に対して、割込み発生後の処理プログラムを指定する
従マイクロプログラム実行アドレスをデータバスにのせ
、従マイクロプログラム制御手段に対して割込みを発生
させ、従マイクロプログラムが主マイクロプログラムか
ら指定され次処理を行なった後、処理結果をデータバス
にのせ、主マイクロプログラム制御手段に知らせる方式
を採っていた。
クロプログラム制御手段が従マイクロプログラム制御手
段に対して、割込み発生後の処理プログラムを指定する
従マイクロプログラム実行アドレスをデータバスにのせ
、従マイクロプログラム制御手段に対して割込みを発生
させ、従マイクロプログラムが主マイクロプログラムか
ら指定され次処理を行なった後、処理結果をデータバス
にのせ、主マイクロプログラム制御手段に知らせる方式
を採っていた。
上記のような従来のマイクロプログラム処理装置は、主
マイクロプログラム制御手段及び従マイクロプログラム
制御手段にデータバスから特定のデータを取込む特定の
手段が各々必要であるという問題点があった。
マイクロプログラム制御手段及び従マイクロプログラム
制御手段にデータバスから特定のデータを取込む特定の
手段が各々必要であるという問題点があった。
本発明Ｌ１上記問題点を解決するもので、データ貯蔵手
段を介して主マイクロプログ２ムと従マイクロプログラ
ムとの間の通信を行ない゛、特定の通一手段を不要とし
たマイクロプログラム処理装置を提供することを目的と
する。
段を介して主マイクロプログ２ムと従マイクロプログラ
ムとの間の通信を行ない゛、特定の通一手段を不要とし
たマイクロプログラム処理装置を提供することを目的と
する。
上記本発明の目的を達成するための本発明に係るマイク
ロプログラム処理装置の構成は、主マイクロプログラム
を解析し、実行する主マイクロプログラム制御手段と、
従マイクロプログラムを解析し、実行する従マイクロプ
ログラム制御手段と１．主マイクロプログラム制御手段
と従マイクロプログラム制御手段との間に設けられ、こ
れら両者間の通信を行なうデータ貯蔵手段とを設けてな
るものである。
ロプログラム処理装置の構成は、主マイクロプログラム
を解析し、実行する主マイクロプログラム制御手段と、
従マイクロプログラムを解析し、実行する従マイクロプ
ログラム制御手段と１．主マイクロプログラム制御手段
と従マイクロプログラム制御手段との間に設けられ、こ
れら両者間の通信を行なうデータ貯蔵手段とを設けてな
るものである。
次に、本発明の一実施例を回向に基づいて説明する。
第１図は、本発明に係るマイクロプログラム処理装置の
一実施例を示すブロック図である。
一実施例を示すブロック図である。
第２口拡、同実施例における各信号のタイミングチャー
ト図である。
ト図である。
第３図は、同実施例における従マイクロプログラムの動
作を示すフローチャート図である。
作を示すフローチャート図である。
本発明に係るマイクロプログラム処理装置は、以下のよ
うに構成される。１３０は、主マイクロプログラム１２
１を解析し、実行する主マイクロ１、プログラム制御手
段である。１２０は、この主マイクロプログラム制御手
段１３０に主マイクロプログラム１２１を供給する主マ
イクロプログラム゛ 貯蔵手段である。１１０ｔｉ、こ
の主マイクロプログラム貯蔵手段１２０の主マイクロプ
ログラムアドレス１１１を制御する主マイクロプログラ
ムアドレス制御手段である。
うに構成される。１３０は、主マイクロプログラム１２
１を解析し、実行する主マイクロ１、プログラム制御手
段である。１２０は、この主マイクロプログラム制御手
段１３０に主マイクロプログラム１２１を供給する主マ
イクロプログラム゛ 貯蔵手段である。１１０ｔｉ、こ
の主マイクロプログラム貯蔵手段１２０の主マイクロプ
ログラムアドレス１１１を制御する主マイクロプログラ
ムアドレス制御手段である。
一方、１５０は、従マイクロプログラム１７１ヲ解析し
、実行する従マイクロプログラム制御手段である。１７
０は、この従マイクロプログ２ム制御手段１５０に従マ
イクロプログラム１７１を供゛給する゛従マイクロプロ
グラム貯蔵手段である。
、実行する従マイクロプログラム制御手段である。１７
０は、この従マイクロプログ２ム制御手段１５０に従マ
イクロプログラム１７１を供゛給する゛従マイクロプロ
グラム貯蔵手段である。
１１６０は、この従マイクロプログラム貯゛蔵手段・１
７０パ・の従マイクロプログラム実行゛アドレス１６１
を制御する従マイクロプログラムアドレス制御手段であ
る。 ゛ “また、１４０はデータ貯蔵手段であ）、このデ−タ貯
蔵手段１４０は、前妃主マイクロプログラム制御手段１
３０からのデータ書込み制御信号１４１によシ、従゛マ
イクロプログラム実行アドレ、：’ｔａｘ及び従マイク
ロプログラム１７１′へデータバス１４３を介して指定
データを貯歳し１前記従マイ゛クロ゛プロ゛グラ゛ム□
制御手段１６０よｐのデータ□読取ｐ制゛御信芳１４２
により、従マイクロプログラム実”行アドレ１１６１及
び従マイクロプログラム１“７１ヘデー゛タバス１４３
を介して指定データを前記従マイクロプログラム制御手
段１５０に送シ込む。
７０パ・の従マイクロプログラム実行゛アドレス１６１
を制御する従マイクロプログラムアドレス制御手段であ
る。 ゛ “また、１４０はデータ貯蔵手段であ）、このデ−タ貯
蔵手段１４０は、前妃主マイクロプログラム制御手段１
３０からのデータ書込み制御信号１４１によシ、従゛マ
イクロプログラム実行アドレ、：’ｔａｘ及び従マイク
ロプログラム１７１′へデータバス１４３を介して指定
データを貯歳し１前記従マイ゛クロ゛プロ゛グラ゛ム□
制御手段１６０よｐのデータ□読取ｐ制゛御信芳１４２
により、従マイクロプログラム実”行アドレ１１６１及
び従マイクロプログラム１“７１ヘデー゛タバス１４３
を介して指定データを前記従マイクロプログラム制御手
段１５０に送シ込む。
汰い□で゛、前記デー□り貯蔵手段１４０は前妃主マイ
゛゛クロ□プログラム制御手Ｒ１３０からのデータ書込
み制御信号１４１によシ、従マイクロプログラム実行結
果を貯蔵し、前記主マイクロプログラム制御手段１３０
からのデータ読取多制御信号１４２によシ、従マイクロ
プログラム実行結果をデータバス１４３を通して主マイ
クロプログラム制御手段１３０に送出する。
゛゛クロ□プログラム制御手Ｒ１３０からのデータ書込
み制御信号１４１によシ、従マイクロプログラム実行結
果を貯蔵し、前記主マイクロプログラム制御手段１３０
からのデータ読取多制御信号１４２によシ、従マイクロ
プログラム実行結果をデータバス１４３を通して主マイ
クロプログラム制御手段１３０に送出する。
また、１３１拡、主マイタロプログラム制御手段１３Ｇ
から主マイクロプログラムアドレス制御手段１１０へ送
出される主マイクロプログラム制御手段アドレス出力で
ある。１３２は、前記主マイクロプログラム制御手段１
３０から従マイクロプログラム制御手段１５０へ送出さ
れる従マイクロプログラム指示信号である。一方、１５
２ｉ１．、従マイクロプログラム制御手段１５０から主
マイクロプログラム制御手段１３０へ送出される従マイ
クロブ晶グラム応答信号である。１５１は、従マイクロ
プログラへ制御手段１５０から従マイクロプログラムア
ドレス制御手段１６０へ送出される従マイクロプログラ
ム制御手段アドレス出力である。更に、１４４はアドレ
スバスである。
から主マイクロプログラムアドレス制御手段１１０へ送
出される主マイクロプログラム制御手段アドレス出力で
ある。１３２は、前記主マイクロプログラム制御手段１
３０から従マイクロプログラム制御手段１５０へ送出さ
れる従マイクロプログラム指示信号である。一方、１５
２ｉ１．、従マイクロプログラム制御手段１５０から主
マイクロプログラム制御手段１３０へ送出される従マイ
クロブ晶グラム応答信号である。１５１は、従マイクロ
プログラへ制御手段１５０から従マイクロプログラムア
ドレス制御手段１６０へ送出される従マイクロプログラ
ム制御手段アドレス出力である。更に、１４４はアドレ
スバスである。
次に、第１図に示した構成要素の作用及び動作を第２図
及び第３図に基づいて説明するに、先ず主マイクロプロ
グラム制御手段１３０から従マイクロプログラム制御手
段１５０に制御の指示を行なう場合には、データバス２
１０上に従マイクロプログラム実行アドレス２１１及び
従マイクロプログラムへの指示データ２１２をのせ、デ
ータ貯蔵手段に貯蔵した後、従マイクロプログラム指示
信号２２０を有効にする。
及び第３図に基づいて説明するに、先ず主マイクロプロ
グラム制御手段１３０から従マイクロプログラム制御手
段１５０に制御の指示を行なう場合には、データバス２
１０上に従マイクロプログラム実行アドレス２１１及び
従マイクロプログラムへの指示データ２１２をのせ、デ
ータ貯蔵手段に貯蔵した後、従マイクロプログラム指示
信号２２０を有効にする。
一方、前記従マイクロプログラム制御手段１５０では、
従マイクロプログラム指示信号２３０が有効になったか
どうかを判別する（ステップ■）。
従マイクロプログラム指示信号２３０が有効になったか
どうかを判別する（ステップ■）。
この場合有効になったことを検出できない間は、その場
でループし、有効になったことを検出できｆＣ場合は、
従マイクロプログラム実行アドレス２１３を取込む（ス
テップ■）。次いで、取込んだ従マイクロプログラム実
行アドレス２１３をスタックに書込む（ステップ■）。
でループし、有効になったことを検出できｆＣ場合は、
従マイクロプログラム実行アドレス２１３を取込む（ス
テップ■）。次いで、取込んだ従マイクロプログラム実
行アドレス２１３をスタックに書込む（ステップ■）。
従マイクロプログラム実行アドレス２１３にブランチ（
ステップ■）後、前記従マイクロプログラムへの指示デ
ータ２１４を取込む（ステップ■）。この取込みデータ
による制御（ステップ■）を行なった後、この制御結果
をデータバス２１５にのせ、データ貯蔵手段に書込む（
ステップ■）。そして、主マイクロプログラムへの応答
信号２４０を有効にする（ステップ■）。
ステップ■）後、前記従マイクロプログラムへの指示デ
ータ２１４を取込む（ステップ■）。この取込みデータ
による制御（ステップ■）を行なった後、この制御結果
をデータバス２１５にのせ、データ貯蔵手段に書込む（
ステップ■）。そして、主マイクロプログラムへの応答
信号２４０を有効にする（ステップ■）。
前記主マイクロプログラムでは、主マイクロプログラム
への応答信号２５０が有効になったことを検出すると、
前・記制御結果データを取込み、従マイクロプログラム
への指示信号２２０を無効にする。一方、従マイクロプ
ログラムでは、主マイクロプログラムからの指示信号２
３０が無効かどうかを判別する（ステップ■）、無効で
おる場合は、応答信号２４０を無効にする（ステップ［
相］）。したがって、主マイクロプログラムでは、従マ
イクロプログラムからの応答信号２５０が無効になった
ことを検出して、従マイクロプログラムとの通信が正常
に行なわれたことを認識する。
への応答信号２５０が有効になったことを検出すると、
前・記制御結果データを取込み、従マイクロプログラム
への指示信号２２０を無効にする。一方、従マイクロプ
ログラムでは、主マイクロプログラムからの指示信号２
３０が無効かどうかを判別する（ステップ■）、無効で
おる場合は、応答信号２４０を無効にする（ステップ［
相］）。したがって、主マイクロプログラムでは、従マ
イクロプログラムからの応答信号２５０が無効になった
ことを検出して、従マイクロプログラムとの通信が正常
に行なわれたことを認識する。
尚、上述の実施例では、従マイクロプログラムが１個の
場合を説明したが、これに限定され ′ず従マイクロプ
ログラムが複数個存在する場合であってもデータバス、
アドレスバス、データ書込み制御信号及びデータ読取多
制御信号を共通バスとして、従マイクロプログラム指示
信号及び応答信号を主マイクロプログラムとの１対１対
応信号にすることによ多制御可能である。
場合を説明したが、これに限定され ′ず従マイクロプ
ログラムが複数個存在する場合であってもデータバス、
アドレスバス、データ書込み制御信号及びデータ読取多
制御信号を共通バスとして、従マイクロプログラム指示
信号及び応答信号を主マイクロプログラムとの１対１対
応信号にすることによ多制御可能である。
以上説明したように、本発明に係るマイクロプログラム
処理装置によれば、主マイクロプログラムを解析し、実
行する主マイクロプログラム制御手段と、従マイクロプ
ログラムを解析し、実行する従マイクロプログラム制御
手段と、主マイクロプログラム制御手段と従マイクロプ
ログラム制御手段との間に設けられ、これら両者間の通
信を行なうデータ貯蔵手段とを設けてなるから、特定の
手段を必要とせずにマイクロプログラムの並行処理がで
きるという効果を奏する。
処理装置によれば、主マイクロプログラムを解析し、実
行する主マイクロプログラム制御手段と、従マイクロプ
ログラムを解析し、実行する従マイクロプログラム制御
手段と、主マイクロプログラム制御手段と従マイクロプ
ログラム制御手段との間に設けられ、これら両者間の通
信を行なうデータ貯蔵手段とを設けてなるから、特定の
手段を必要とせずにマイクロプログラムの並行処理がで
きるという効果を奏する。
【図面の簡単な説明】
第１図は、本発明に係るマイクロプログラム処理装置の
一実施例を示すブロック図である。 第２図は、同実施例における缶信号のタイミングチャー
ト図である。 第３図は、同実施例における従マイクロプログラムの動
作を示すフローチャート図である。 １１０・・・主マイクロプログラムアドレス制御手段 １１１・・・主マイクロプログラムアドレス１２０・・
・主マイクロプログラム貯蔵手段１２１・・−主マイク
ロプログラム １３０・・・主マイクロプログラム制御手段１３１・・
・主マイクロプログラム制御手段アドレス出力 １３２・・・従マイクロプログラム指示信号１４０・・
・データ貯蔵手段 １４１・・・データ書込み制御信号 １４２・・・データ読取シ制御信号 １４３−・・データバス １４４・・・アドレスバス
１５０・・・従マイクロプログラム制御手段１５１・・
・従マイクロプログラム制御手段アドレス出力 １５２・・・従マイクロプログラム応答信号１６０・・
・従マイクロプログラムアドレス制御手段
一実施例を示すブロック図である。 第２図は、同実施例における缶信号のタイミングチャー
ト図である。 第３図は、同実施例における従マイクロプログラムの動
作を示すフローチャート図である。 １１０・・・主マイクロプログラムアドレス制御手段 １１１・・・主マイクロプログラムアドレス１２０・・
・主マイクロプログラム貯蔵手段１２１・・−主マイク
ロプログラム １３０・・・主マイクロプログラム制御手段１３１・・
・主マイクロプログラム制御手段アドレス出力 １３２・・・従マイクロプログラム指示信号１４０・・
・データ貯蔵手段 １４１・・・データ書込み制御信号 １４２・・・データ読取シ制御信号 １４３−・・データバス １４４・・・アドレスバス
１５０・・・従マイクロプログラム制御手段１５１・・
・従マイクロプログラム制御手段アドレス出力 １５２・・・従マイクロプログラム応答信号１６０・・
・従マイクロプログラムアドレス制御手段
Claims (1)
- 主マイクロプログラムを解析し、実行する主マイクロプ
ログラム制御手段と、従マイクロプログラムを解析し、
実行する従マイクロプログラム制御手段と、前記主マイ
クロプログラム制御手段と前記従マイクロプログラム制
御手段との間に設けられ、これら両者間の通信を行なう
データ貯蔵手段とを設けてなることを特徴とするマイク
ロプログラム処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3376085A JPS61194533A (ja) | 1985-02-22 | 1985-02-22 | マイクロプログラム処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3376085A JPS61194533A (ja) | 1985-02-22 | 1985-02-22 | マイクロプログラム処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61194533A true JPS61194533A (ja) | 1986-08-28 |
Family
ID=12395385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3376085A Pending JPS61194533A (ja) | 1985-02-22 | 1985-02-22 | マイクロプログラム処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61194533A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53127248A (en) * | 1977-04-13 | 1978-11-07 | Toshiba Corp | Composite computer system |
-
1985
- 1985-02-22 JP JP3376085A patent/JPS61194533A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53127248A (en) * | 1977-04-13 | 1978-11-07 | Toshiba Corp | Composite computer system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5659760A (en) | Microprocessor having interrupt vector generation unit and vector fetching command unit to initiate interrupt processing prior to returning interrupt acknowledge information | |
| JPS61194533A (ja) | マイクロプログラム処理装置 | |
| JPS59225454A (ja) | オペランドフエツチ制御方式 | |
| JPH01297728A (ja) | マイクロプログラム開始アドレス生成方式 | |
| JPH06348543A (ja) | 入出力シミュレータとの接続方法 | |
| JPH0259829A (ja) | マイクロコンピュータ | |
| JPH08106432A (ja) | Ｄｍａ制御回路 | |
| JPS61187044A (ja) | 情報処理装置 | |
| JP3471388B2 (ja) | 補助処理装置 | |
| JPH04264624A (ja) | プロセッサ | |
| JPS61240333A (ja) | 入出力割込処理方式 | |
| JPH02105945A (ja) | トリガ出力付マイクロコンピユータ | |
| JPS61292749A (ja) | 演算処理装置 | |
| JPH05128279A (ja) | ワンチツプマイクロコンピユータ | |
| JPH03269752A (ja) | 情報処理システム及びそれに使用される入出力制御装置 | |
| JPH07302221A (ja) | デジタル回路 | |
| JPS6140658A (ja) | デ−タ処理装置 | |
| JPS6339034A (ja) | デ−タ処理方式 | |
| JPH0612500A (ja) | マイクロプロセッサ | |
| JPS60178543A (ja) | 割込み制御方式 | |
| JPH06131292A (ja) | データ転送方式 | |
| JPS6349941A (ja) | 演算処理装置 | |
| JPH02211573A (ja) | ホスト・ターゲットマシンシステム | |
| JPH0335323A (ja) | 命令実行制御方式 | |
| JPH0528854B2 (ja) |