JP3630350B2 - メモリデータ比較方式 - Google Patents
メモリデータ比較方式 Download PDFInfo
- Publication number
- JP3630350B2 JP3630350B2 JP17677096A JP17677096A JP3630350B2 JP 3630350 B2 JP3630350 B2 JP 3630350B2 JP 17677096 A JP17677096 A JP 17677096A JP 17677096 A JP17677096 A JP 17677096A JP 3630350 B2 JP3630350 B2 JP 3630350B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- bus
- comparison
- memory
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Bus Control (AREA)
Description
【発明の属する技術分野】
本発明はメモリデータ比較方式に関し、更に詳しくは、CPUと複数のメモリとが共通のシステムバスを介して接続するデータ処理システムのメモリデータ比較方式に関する。
今日、あらゆる装置はCPUとメモリとがシステムバスを介して接続するデータ処理システムにより制御されていると言っても過言ではない。このような装置を効率良く、かつ低コストで実現するためには、処理手順を記述するプログラム部分と、処理にパラメータを与えるデータ部分とを分けてソフトウエアを構成する手法が採られる。
【0002】
例えば、交換機等の複雑な通信装置では、導入される局により、設備の規模、電話番号の使用方法、回線の設定方法等が異なる。そこで、このデータ部分を、システム構成により定まるシステムデータ、局により異なる局データ、加入者により異なる加入者データ等に分割し、適用条件の相違を局データと加入者データとで吸収する構成(所謂ジェネリック構成)を採っている。
【0003】
従って、このデータ部分は装置に不可欠の固有情報であり、装置(システム)の安全な運用のためには、常にこのデータ部分の妥当性、正当性を効率よくチェックしておく必要がある。
【0004】
【従来の技術】
図7,図8は従来技術を説明する図(1),(2)である。
図7は伝送装置の典型的な一部構成を示す図で、架構成のスロットに挿入されるCPUボード100と、そのパラメータ情報(運用情報)をバックアップ保持するメモリボード200とが示されている。
【0005】
CPUボード100において、1は装置の主制御を行うCPU、2はCPU1が実行するOS等の制御プログラムを記憶しているROM、3は必要なアプリケーションプログラムを記憶するRAMa、4は必要な動作パラメータやCPU1のワークエリアを備えるRAMb、5はアドレス空間の上位ビットをデコードして各メモリのチップ選択信号CS0〜CS3を生成するアドレスデコーダ(ADEC)、ABはアドレス情報を載せるアドレスバス、DBはデータ情報を載せるデータバス、CBは各種制御信号を載せるコントロールバスである。AB〜CBをまとめてシステムバスと言う。メモリボード200において、6は不揮発性のメモリ(EEPROM)である。
【0006】
ところで、一般に伝送装置は、一旦システムを立ち上げると、以後は24時間連続で何年も稼働することが要求される。このため、伝送装置は2重化冗長構成を備えると共に、運用途中でCPUボード100に障害が発生すると、該CPUボード100を活線状態で他のものと交換し、その後EEPROM6の運用情報をRAMbにロード、展開する。また、運用途中でメモリボード200に障害が発生すると、該メモリボード200を活線状態で他のものと交換し、その後RAMbの運用情報をEEPROM6にダンプする。こうして、運用情報をバックアップ保持する方式により、システム運用の安全を図っている。
【0007】
かかるシステムでは、運用情報の妥当性、正当性の維持が重要であり、定期的に両データの比較を行うことにより、運用情報の妥当性,正当性を保証する必要がある。従来は、以下に述べるCPU1のプログラム実行により両データの比較を行っていた。
図8は従来のメモリデータ比較処理を示すフローチャートである。
【0008】
ステップS51では比較データ数のカウンタIをリセットする。ステップS52ではカウンタIの内容に基づき両比較データの格納されているアドレスを生成する。ステップS53では生成アドレスに従いRAMbのデータAをCPU1のレジスタAに読み出す。ステップS54では生成アドレスに従いEEPROMのデータBをCPU1のレジスタBに読み出す。ステップS55ではレジスタA,Bの内容を比較し、A=Bの場合は、ステップS56に進み、比較データ数のカウンタIをインクリメントする。ステップS57ではI=K(Kは全パラメータ数)か否か判別し、I≠Kの場合はステップS52に戻り、次のデータを比較する。また、I=Kの場合は比較処理を抜ける。また、上記ステップS55の判別でA≠Bの場合は所定のエラ−処理に移行する。
【0009】
【発明が解決しようとする課題】
上記の如く、従来はCPU1のプログラム実行により両データの比較を行っていた。しかし、これでは1データ比較の度に複数のメモリサイクルが必要となり、メモリやシステムバス、更にはCPU1の貴重な処理時間がデータ比較のために多く費やされてしまう問題があった。
【0010】
また、CPU1が直接にデータ比較処理を行う行うために、他のアプリケーション処理等の実行に支障を来す場合もあった。
本発明の目的は、CPUに処理負担を掛けずに、実質短時間で、効率よくデータ比較を行えるメモリデータ比較方式を提供することにある。
【0011】
【課題を解決するための手段】
上記の課題は例えば図1の構成により解決される。即ち、本発明(1)のメモリデータ比較方式は、CPUと複数のメモリとが共通のシステムバスを介して接続するデータ処理システムのメモリデータ比較方式であって、前記CPUによりシステムバスを介してアクセスされる第1及び第2のメモリと、前記CPUへのバス要求BRQにより、該CPUよりシステムバスのアクセスBAKを許された期間に、該システムバスを介して第1及び第2のメモリのデータ比較制御を行う比較制御部と、前記第1及び第2のメモリ間のデータバスに介在して該データバスの開放/閉成を行うバススイッチ部と、前記バススイッチ部により画成された第1及び第2の各データバスに接続して両データバス上のデータを比較するデータ比較部とを備え、前記比較制御部は、前記バススイッチ部を介してデータバスを開放し、かつ前記第1及び第2のメモリから第1及び第2のデータを両データバスに同時に読み出すと共に、前記データ比較部により第1及び第2のデータを比較するものである。
【0012】
本発明(1)によれば、CPUはメモリデータの比較に直接関与しないので、CPUの処理負担が大幅に軽減される。また、1メモリサイクルで第1,第2のメモリのデータを第1,第2のデータバスに同時に読み出し、データ比較を行うので、データ比較のためにバスやメモリが占有される時間も大幅に短縮される。従って、比較データ(例えば運用情報)の量が多くてもこれらを実質短時間で、効率よくデータ比較を行える。
【0013】
なお、比較対象となるデータはパラメータデータ(運用情報)に限らず、任意の入力データ、演算結果のデータでも良い。
好ましくは、本発明(2)においては、比較制御部は、自己のメモリアクセスのタイミングにだけデータバスの開放を行う。
従って、データ比較に必要なメモリアクセスのタイミング以外はデータバスは閉成しており、この区間にCPUは何の制限もなくシステムの全構成要素を通常にアクセスできる。
【0014】
また好ましくは、本発明(3)においては、前記比較制御部は、自己のメモリアクセスのタイミングにだけ第1及び第2のメモリから第1及び第2のデータを読み出す。
従って、データ比較に必要なメモリアクセスのタイミング以外は、第1及び第2のメモリはデータ比較の目的では付勢されず、この区間にCPUは何の制限もなくシステムの全メモリを通常にアクセスできる。
【0015】
また好ましくは、本発明(4)においては、データ比較部による比較結果が不一致の場合は、CPUに割り込みを掛ける。
従って、重要なパラメータデータを比較しているような場合には、CPUの処理(稼働)に影響を与えるような比較不一致の状況を一早くCPUに知らせることができる。また、比較不一致が起こらない限りは、CPUに処理負担を掛けずに効率よくデータ比較を行う。
【0016】
また好ましくは、本発明(5)においては、前記システムバスのアドレスバス又はデータバスに接続するレジスタ部(不図示)を備え、前記データ比較部による比較結果が不一致の場合における前記アドレスバス上のアドレス情報又は前記データバス上のデータ情報を前記レジスタ部に記憶する。
従って、例えば上記CPUの割込処理においては、該CPUは有用なエラーアドレス情報及び又はエラーデータ情報を直ちに得ることが可能となり、CPUはエラー解析を効率よく行える。
【0017】
また好ましくは、本発明(6)においては、データ比較部による比較結果が不一致の場合の数を計数する計数手段を備える。
この場合のCPUは、エラー発生の度に一々割込要求を受けなくても良く、一連のデータ比較処理の終了時、又は所定の時間間隔でエラー発生状況を能率良く把握でき、これをシステムの管理処理に反映できる。
【0018】
また好ましくは、本発明(7)においては、第1及び第2のデータは夫々第1及び第2のメモリの同じアドレス空間に記憶されている。
従って、第1及び第2のメモリに同一のアドレス情報(下位ビット)を提供するような簡単な制御,構成により両メモリのデータ比較(特に、ブロックデータの比較)を能率良く行える。
【0019】
また好ましくは、本発明(8)においては、データ処理システムに接続する汎用のDMA制御部と、該DMA制御部に接続してメモリのデータ読出を要求する疑似I/0部とを備え、比較制御部の機能は、DMA制御部と疑似I/0部との連携により実現される。
一般に、この種のデータ処理システムでは汎用のDMA制御部を備える場合も少なくない。この汎用のDMA制御部は、CPUへのバス権要求BRQにより、該CPUよりシステムバスのアクセス権BAKを許されると共に、その期間に、複数のメモリの間、又はメモリとDMA制御部に接続した各種I/0部との間でデータのブロック転送又は逐次転送を行う。
【0020】
かかる場合の比較制御部は、自らCPUにバス権要求BRQを発するまでもなく、他のI/O部と同様にして汎用のDMA制御部に接続し、このDMA制御部の制御下で、第1,第2のメモリからデータ転送(データ読出)を受けるような所謂疑似I/O部の機能を備えていれば良い。
従って、本発明(8)によれば、簡単な疑似I/O部の付加により、汎用のDMA制御部と共動してメモリデータの比較機能を効率良く実現できる。
【0021】
【発明の実施の形態】
以下、添付図面に従って本発明に好適なる実施の形態を詳細に説明する。なお、全図を通して同一符号は同一又は相当部分を示すものとする。
図2は実施の形態によるメモリデータ比較方式の構成を示す図で、図7と同様に伝送装置の典型的な一部構成を示しており、架構成のスロットに挿入されるCPUボード100と、そのパラメータ情報(運用情報)をバックアップ保持するメモリボード200とが示されている。
【0022】
CPUボード100において、1は装置の主制御を行うCPU、2はCPU1が実行するOS等の制御プログラムを記憶しているROM、3は必要なアプリケーションプログラムを記憶するRAMa、4は必要な動作パラメータやCPU1のワークエリアを備えるRAMb、5はアドレス空間の上位ビットをデコードして各メモリのチップ選択信号CS0〜CS3を生成するアドレスデコーダ(ADEC)、ABはアドレスバス、DBはデータバス、CBはコントロールバスである。AB〜CBをまとめてシステムバスと言う。
【0023】
更に、7は汎用のDMA制御部(DMAC)、8は疑似I/O部、9はバススイッチ部、10はデータ比較部(CMP)、11はORゲート回路(O)である。なお、本実施の形態では汎用のDMA制御部7と疑似I/O部8との連携により本発明(1)における比較制御部が実現される。
メモリボード200において、6は不揮発性のメモリ(例えばEEPROM)である。なお、メモリの周辺回路がバックアップバッテリー等により不揮発性に構成されていればメモリ6はRAMで構成しても良い。
【0024】
バススイッチ部9は、双方向に接続された3ステートのバッファ回路BFから成っており、出力レベル=HIGH/LOWとハイインピーンスの3ステートを有する。疑似I/O部8のアクセスACK信号AAK=1(真)の時はハイインピーンス(バス遮断状態)であり、またAAK=0(偽)の時はその時のデータバスの入力信号のHIGH/LOWレベルに従ってHIGH/LOWレベルを出力する。
【0025】
データ比較部10は、バススイッチ部9により遮断された両データバス上の両入力データA,Bを比較すると共に、A=Bの場合は論理0レベル、A≠Bの場合は論理1レベルを出力する。
図3は実施の形態によるDMA制御部の構成を示す図である。
上記の如く、このDMA制御部は基本的には市販のもので良いが、一例の構成を示すことで、実施の形態によるメモリデータの比較動作を具体的に説明する。
【0026】
図において、51,52はJ−Kタイプのフリップフロップ(FF)、53はI/Oコマンドのコマンドデコーダ(CDEC)、54はデコーダ(DEC)、55はアドレスカウンタ(ACTR)、56はレングスカウンタ(LCTR)、57は3ステートのバスドライバ(BD)、58〜61はANDゲート回路(A)、62,63はORゲート回路(O)である。
【0027】
各部はシテムリセット信号SRにより初期化される。
CDEC53はアドレスバスAB上のI/OコマンドをデコードしてDMAC7の各種制御信号を出力する。
まず、CPU1がDMA開始アドレスセットのI/Oコマンドを出力すると、CDEC53からアドレスロード信号ALDが出力される。該信号ALDはACTR55のロードイネーブル端子LEに入力すると共に、ANDゲート回路60にも提供され、コントロールバスCBからのI/O書込信号IOWを通過させる。これにより、ACTR55のクロック入力端子CKに書込パルスIOWが供給され、その時のデータバスDB上のDMA開始アドレスのデータがACTR55にロードされる。
【0028】
同様にして、CPU1がDMAデータ数セットのI/Oコマンドを出力すると、CDEC53からレングスロード信号LLDが出力され、その時のデータバスDB上のDMAデータ数のデータがLCTR56にロードされる。
次に、CPU1がDMAイネーブルのI/Oコマンドを出力すると、CDEC53からDMAイネーブル信号DENが出力され、これによりFF51がセットされる。この状態で、疑似I/O部8からのデータ要求信号DRQが入力すると、FF52がセットされ、CPU1にバス要求信号BRQを出力する。
【0029】
CPU1はDMAC7からのバス要求信号BRQを受け付けると、自己のバスアクセスを停止し、DMAC7にバス許可信号BAKを返送する。
DMAC7では、CPU1からのバス許可信号BAKを受けると、ANDゲート回路58を満足し、データACK信号DAKを出力する。該信号DAKは後述の疑似I/O部8に送られると共に、内部ではバスドライバ57,ACTR55,LCTR56等に提供される。
【0030】
バスドライバ57はDAK=1の区間にACTR55のアドレス情報をアドレスバスAB上に出力する。また、図示しないが、この区間にメモリデータを読み出すための各種制御信号(リードライト制御信号R/W,リードイネーブル信号RE,リードパルス信号RP等)が生成され、これらがコントロールバスCBに出力される。ACTR55は信号DAKの立ち下がり(後端エッジ)でインクリメントする。また、LCTR56は信号DAKの立ち下がりでディクリメントする。更に、デコーダ54はLCTR56の出力のカウント値Qをデコードしており、カウント値Q=1の場合はそのメモリサイクルでDMA処理を終了するためにDMA終了信号DMEND=1を出力する。
【0031】
上記FF51は、DMAイネーブルの状態を保持しており、DMAの開始後、DMEND=1の状態でそのDMAメモリサイクルが終了すると、信号DAKの立ち下がりにより自動的にリセットされる。
また、上記FF52は、バス要求BRQの状態を保持しており、この例ではFF52の入力端子KがHIGHレベルHであるために、該FF52は信号DAKの立ち下がりで毎回リセットされる。従って、CPU1へのバス要求BRQも疑似I/O部8からのデータ要求DRQに同期した間欠的なものとなる。
【0032】
なお、図示しないが、市販のDMAC7の中には、CPU1から一旦バス許可信号BAKを受けると、DMEND=1になるまでデータの連続したブロック転送を行うものがある。更には、ACTR55を複数備え、例えばあるメモリサイクルでRAMaから読み出したデータを次のメモリサイクルでRAMbに書き込むような、所謂メモリ間のブロック転送を行うものもある。本実施の形態による疑似I/O部8はこのような市販の様々なDMAC7に接続可能である。
【0033】
図4は実施の形態による疑似I/O部の構成を示す図で、図において、31〜33はJ−Kタイプのフリップフロップ(FF)、34はデータ要求DRQの発生周期を決めるためのタイミングカウンタ(TCTR)、35はデータ比較のエラー数をカウントするためのエラーカウンタ(ECTR)、37はコマンドデコーダ(CDEC)、38は比較エラー時のアドレス情報をラッチするレジスタ(REG)、39は比較エラー時のデータ情報をラッチするレジスタ(REG)、41〜43は3ステートのバスドライバ(BD)、44はORゲート回路(O)、45はNORゲート回路(NO)、46,47はANDゲート回路(A)である。
【0034】
CPU1が疑似I/O部接続(疑似I/O部スタート)のI/Oコマンドを出力すると、CDEC37から開始信号BEGが出力され、これによりFF31がセットされる。また、これによりECTR35がリセットされる。
FF31がセットされると、TCTR34が付勢され、クロック信号CKによりカウントアップする。そして、所定数までカウントアップすると、キャリー信号Cが出力され、FF32をセットする。これによりDMAC7にデータ要求信号DRQを出力する。
【0035】
DMAC7は疑似I/O部8からのデータ要求信号DRQを受け付けると、上記により、CPU1からのバス許可信号BAKのタイミングに、データ許可信号DAKを返送する。更に、この時点におけるDMAC7からは、例えばRAMbのアドレス情報がアドレスバスABに出力され、このアドレス情報の上位ビットは図2のADEC5でデコードされ、チップ選択信号CS2が付勢される。またこのアドレス情報の下位ビットはRAMb及び他の全てのメモリにも共通に提供される。同時に、DMAC7からはリードイネーブル信号REがコントロールバスCB上に出力され、これによりRAMbの対応アドレスから比較対象のデータAが読み出される。
【0036】
一方、疑似I/O部8では、DMAC7からデータ許可信号DAKを受けると、ANDゲート回路47を満足し、アクセスACK信号AAKを出力する。該信号AAKは外部のバススイッチ部9及びORゲート回路(図1のメモリ付勢手段に相当)11に送られると共に、内部ではANDゲート回路46に提供される。これにより、外部では、データバスDBがバススイッチ部9により分離される。また、ORゲート回路11を介してEEPROM6が付勢され、これによりEEPROMの対応アドレスからもRAMbと同時にデータBが読み出される。
【0037】
データ比較部(コンパレータ)10は両データバスのデータA,Bを比較し、A=Bなら論理0レベル、A≠Bなら論理1レベルの比較結果信号を出力する。この比較結果の信号A≠Bは疑似I/O部8のANDゲート回路46に入力しており、上記AAKの区間に、比較不一致A≠Bであると、そのリードパルス信号RPのタイミングにANDゲート回路46を満足する。これによりFF33がセットされ、チェックエラー信号CER=1となる。また、これによりECTR35がインクリメントされる。また、これによりレジスタ38にはその時のアドレス情報がセットされ、かつレジスタ39にはその時のデータ情報A(データ情報Bでも良い)がセットされる。
【0038】
その後、データACK信号DAKの立ち下がりにより、FF32はリセットされ、かつTCTR34は次の所定周期のカウントを再開する。
この場合に、上記のチェックエラー信号CERはCPU1の割込入力端子INT2に入力しており、これを受け付けたCPU1はエラー割込処理を行う。
このエラー割込処理の中で、CPU1が割込受付のI/Oコマンドを出力すると、CDEC37から割込受付信号IAK2が出力され、これにより割込要求FF33はリセットされる。
【0039】
また、CPU1がエラーアドレスのI/Oリードコマンドを出力すると、CDEC37からリード信号R1が出力され、これによりレジスタ38のエラーアドレスがデータバスDBに読み出される。このデータはCPU1内の汎用レジスタに取り込まれる。
また、CPU1がエラーデータのI/Oリードコマンドを出力すると、CDEC37からリード信号R2が出力され、これによりレジスタ39のエラーデータAがデータバスDBに読み出される。このデータはCPU1内の汎用レジスタに取り込まれる。
【0040】
なお、この場合のCPU1は上記取り込んだエラーアドレスを基に、EEPROM6から直接にエラーデータBを読み込んでも良い。こうすれば、両データA,Bの相違部分を容易に把握できる。
また、CPU1がエラーカウントのI/Oリードコマンドを出力すると、CDEC37からリード信号R3が出力され、これによりECTR35のエラーカウント数がデータバスDBに読み出される。このデータはCPU1内の汎用レジスタに取り込まれる。
【0041】
こうして、比較対象の一連のブロックデータについて比較チェックが自動的に行われ、エラー発生時のエラー情報がCPU1に能率よく取り込まれる。やがて、1ブロック分のデータチェックが終了すると、DMAC7でDMA終了(DMEND=1)となり、CPU1に割込要求する。これを受け付けたCPU1はDMA終了の割込処理を行う。
【0042】
この割込処理において、CPU1が疑似I/O部切断(疑似I/O部ストップ)のI/Oコマンドを出力すると、CDEC37から終了信号ENDが出力され、これによりFF31がリセットされる。
なお、この例では疑似I/O部8のFF32は、その入力端子KをHIGHレベルHとしたことにより、データACK信号DAKによりFF32は毎回リセットされる。緊急を要しないデータ比較の場合は、データ要求信号DRQを間欠的に発生することで、CPU1の処理の邪魔にならない。
【0043】
しかし、もし上記HIGHレベルHの代わりに、FF32の入力端子KにDMA終了信号DMENDを接続すると、データ比較はブロック転送モードで連続的かつ高速に行われる。これは、一連のデータ比較を高速に行いたい場合に有用である。
図5は実施の形態によるメモリデータ比較処理のフローチャートである。
【0044】
図5(A)はデータ比較の起動処理を示しており、データ比較を行いたい場合はこの処理に入力する。
ステップS1ではDMAC7のACTR55にDMAの開始アドレスをセットする。ステップS2では同じくLCTR56にDMAのデータ長をセットする。ステップS3ではDMAC7の動作をイネーブルする。ステップS4では疑似I/O部8をDMAC7に接続する。これにより、CPU1は通常はメモリデータの比較に関与せず、メモリデータの比較はDMAC7と疑似I/O部8との共同作業により効率よく行われる。
【0045】
図5(B)は比較エラーが生じた時の割込処理INT2を示しており、途中で比較エラーが生じた時はこの処理に割込入力する。
ステップS11では疑似I/O部8に割込受付のI/OコマンドIAK2を送出する。ステップS12では疑似I/O部8にラッチされたエラーアドレスの情報を取り込み、これを例えばRAMaの所定エリアにプールする。ステップS13では同じく疑似I/O部8にラッチされたエラーデータの情報を取り込み、これを例えばRAMaの所定エリアにプールする。
【0046】
この場合に、比較対象のデータがシステムの動作パラメータの如くシステム運用に重大な影響を与えるようなデータの場合は、CPU1は直ちにDMAC7,疑似I/O部8を停止し、CPU1独自の解析処理に移行しても良い。また、比較対象のデータが加入者データの如くシステム運用に直接は影響を与えないようなデータの場合は、各エラーデータをプールしておき、別途に解析すれば良い。そして、必要ならエラー修正を行う。
【0047】
図5(C)はDMA終了となった時の割込処理INT1を示しており、DMA終了となった時はこの処理に割込入力する。
ステップS21ではDMAC7に割込要求受付のI/OコマンドIAK1を送出する。ステップS22ではDMAC7から疑似I/O部8を切断する。これにより、以後は他のI/O部(不図示)をDMAC7に接続できる。
【0048】
この例では、CPU1が間欠的に図5(A)の処理を起動することで、データ比較の要求と、他のI/OによるDMA処理要求とを公平に満足させている。
図6は他の実施の形態によるメモリデータ比較処理のフローチャートである。
この例は、他のI/OによるDMA処理要求が無い場合に、疑似I/O部8を継続的に動作させる場合の処理を示している。
【0049】
また、比較対象のデータの相違も緊急性を有しないので、エラーの内容を把握するよりも、むしろエラーカウント数に興味がある場合を示している。
図6(A)はデータ比較の起動処理を示しており、データ比較を行いたい場合はこの処理に入力する。
ステップS31ではデータ比較エラーが生じた時の割込処理INT2をマスクしておく。ステップS32ではDMAC7のACTR55に開始アドレスをセットする。ステップS33では同じくLCTR56にデータ長をセットする。ステップS34ではDMAC7の動作をイネーブルする。ステップS35では疑似I/O部8をDMAC7に接続する。従って、この例ではデータ比較エラーによる割込処理INT2は生じない。
【0050】
図6(B)はDMA終了となった時の割込処理INT1を示しており、DMA終了となった時はこの処理に割込入力する。
ステップS41ではDMAC7に割込要求受付のI/OコマンドIAK1を送出する。ステップS42では疑似I/O部8からECTR35のエラーカウント数を読み込み、これを例えばRAMaの所定エリアに記憶する。好ましくは、その時点の実時間情報と共に記憶し、エラー状況の時系列な管理を可能とする。ステップS43ではDMAC7のACTR55に開始アドレスをセットし、続くステップS44では同じくLCTR56にデータ長をセットする。ステップS45ではDMAC7の動作を再度イネーブルする。
【0051】
この例では、疑似I/O部8が再起動されないので、ECTR35のエラーカウント数もリセットされない。従って、CPU1の簡単な制御により、メモリデータの比較を長時間にわたって効率よく行える。
なお、上記実施の形態では伝送装置への適用例を述べたがこれに限らない。例えば、携帯無線端末のような小型機でも少なからず重要なパラメータ情報を備えている。また本発明は、上記のような通信装置に限らず、プログラム実行により機能実現されるあらゆる種類の装置に適用可能である。
【0052】
また、上記実施の形態ではバックアップパラメータ情報の比較をする場合を述べたが、比較の対象となるデータは、任意の入力データ、演算結果のデータ等、どのようなカテゴリのデータでも良い。従って、本発明の用途は広い。
また、上記実施の形態では汎用のDMA制御部に疑似I/O部を接続する場合を述べたが、疑似I/O部にDMA制御部の機能を組み込んで単独の比較制御部としても良い。
【0053】
また、上記本発明に好適なる実施の形態を述べたが、本発明思想を逸脱しない範囲内で、各部の構成、制御、及びこれらの組合せの様々な変更が行えることは言うまでも無い。
【0054】
【発明の効果】
以上述べた如く本発明によれば、CPUに処理負担を掛けずに、実質短時間で、効率よくデータの比較を行え、プログラム実行により機能実現される装置の機能改善、信頼性向上に寄与する所が大きい。
【図面の簡単な説明】
【図1】図1は本発明の原理を説明する図である。
【図2】図2は実施の形態によるメモリデータ比較方式の構成を示す図である。
【図3】図3は実施の形態によるDMA制御部の構成を示す図である。
【図4】図4は実施の形態による疑似I/O部の構成を示す図である。
【図5】図5は実施の形態によるメモリデータ比較処理のフローチャートである。
【図6】図6は他の実施の形態によるメモリデータ比較処理のフローチャートである。
【図7】図7は従来技術を説明する図(1)である。
【図8】図8は従来技術を説明する図(2)である。
【符号の説明】
1 CPU
2 ROM
3,4 RAM
5 アドレスデコーダ
6 不揮発性のメモリ
7 DMA制御部
8 疑似I/O部
9 バススイッチ部
10 データ比較部
11 ORゲート回路
100 CPUボード
200 メモリボード
AB アドレスバス
DB データバス
CB コントロールバス
Claims (8)
- CPUと複数のメモリとが共通のシステムバスを介して接続するデータ処理システムのメモリデータ比較方式であって、
前記CPUによりシステムバスを介してアクセスされる第1及び第2のメモリと、
前記CPUへのバス要求により、該CPUよりシステムバスのアクセスを許された期間に、該システムバスを介して第1及び第2のメモリのデータ比較制御を行う比較制御部と、
前記第1及び第2のメモリ間のデータバスに介在して該データバスの開放/閉成を行うバススイッチ部と、
前記バススイッチ部により画成された第1及び第2の各データバスに接続して両データバス上のデータを比較するデータ比較部とを備え、
前記比較制御部は、前記バススイッチ部を介してデータバスを開放し、かつ前記第1及び第2のメモリから第1及び第2のデータを両データバスに同時に読み出すと共に、前記データ比較部により第1及び第2のデータを比較することを特徴とするメモリデータ比較方式。 - 前記比較制御部は、自己のメモリアクセスのタイミングにだけデータバスの開放を行うことを特徴とする請求項1のメモリデータ比較方式。
- 前記比較制御部は、自己のメモリアクセスのタイミングにだけ第1及び第2のメモリから第1及び第2のデータを読み出すことを特徴とする請求項1のメモリデータ比較方式。
- 前記データ比較部による比較結果が不一致の場合は、CPUに割り込みを掛けることを特徴とする請求項1のメモリデータ比較方式。
- 前記システムバスのアドレスバス又はデータバスに接続するレジスタ部を備え、前記データ比較部による比較結果が不一致の場合における前記アドレスバス上のアドレス情報又は前記データバス上のデータ情報を前記レジスタ部に記憶することを特徴とする請求項1のメモリデータ比較方式。
- 前記データ比較部による比較結果が不一致の場合の数を計数する計数手段を備えることを特徴とする請求項1のメモリデータ比較方式。
- 前記第1及び第2のデータは夫々第1及び第2のメモリの同じアドレス空間に記憶されていることを特徴とする請求項1のメモリデータ比較方式。
- 前記データ処理システムに接続する汎用のDMA制御部と、該DMA制御部に接続してメモリのデータ読出を要求する疑似I/0部とを備え、前記比較制御部
の機能は、前記DMA制御部と疑似I/0部との連携により実現されることを特徴とする請求項1のメモリデータ比較方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17677096A JP3630350B2 (ja) | 1996-07-05 | 1996-07-05 | メモリデータ比較方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17677096A JP3630350B2 (ja) | 1996-07-05 | 1996-07-05 | メモリデータ比較方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1021155A JPH1021155A (ja) | 1998-01-23 |
JP3630350B2 true JP3630350B2 (ja) | 2005-03-16 |
Family
ID=16019529
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17677096A Expired - Fee Related JP3630350B2 (ja) | 1996-07-05 | 1996-07-05 | メモリデータ比較方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3630350B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6455168B2 (ja) * | 2015-01-16 | 2019-01-23 | 株式会社デンソー | メモリ装置システム |
-
1996
- 1996-07-05 JP JP17677096A patent/JP3630350B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH1021155A (ja) | 1998-01-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4672534A (en) | Integrated circuit device incorporating a data processing unit and a ROM storing applications program therein | |
US5263168A (en) | Circuitry for automatically entering and terminating an initialization mode in a data processing system in response to a control signal | |
US6473841B1 (en) | Signal processing apparatus with memory access history storage | |
CN111782027A (zh) | Ddr存储器运行频率调整方法及装置 | |
US20050060690A1 (en) | Microprocessor system with software emulation processed by auxiliary hardware | |
JP3630350B2 (ja) | メモリデータ比較方式 | |
US7028237B2 (en) | Internal bus testing device and method | |
US7240267B2 (en) | System and method for conducting BIST operations | |
JP2000122921A (ja) | メモリサイズ自動判定方法及び判定装置 | |
US7191323B2 (en) | Information processing unit selecting one of reset vector addresses | |
US7020813B2 (en) | On chip debugging method of microcontrollers | |
US6738853B1 (en) | Integrated circuit with built-in processor and internal bus observing method | |
CN115599408B (zh) | 处理器的数据烧录方法、设备及存储介质 | |
CN115022671B (zh) | 多进程视频输出方法、云端、终端、电子设备及存储介质 | |
WO2000017756A1 (fr) | Processeur de signaux | |
JPH07129486A (ja) | シリアル通信回路 | |
JPH01297746A (ja) | メモリ診断方式 | |
EP4099176A1 (en) | Semiconductor device | |
JP4478592B2 (ja) | メモリ回路 | |
JP2004185060A (ja) | マイクロコンピュータ | |
JPS6346460B2 (ja) | ||
JPS6014435B2 (ja) | 記憶装置 | |
JPH0721113A (ja) | マルチプロセッサシステム | |
JP2002073411A (ja) | Eepromの記憶容量判別装置およびeepromの記憶容量判別方法 | |
JPH09300739A (ja) | 受信バッファ制御装置および記録装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040430 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040511 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040707 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040707 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041207 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041210 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |