KR940007930B1 - 오동작을 제어할 수 있는 자동 리세트회로 및 방법 - Google Patents

오동작을 제어할 수 있는 자동 리세트회로 및 방법 Download PDF

Info

Publication number
KR940007930B1
KR940007930B1 KR1019920009675A KR920009675A KR940007930B1 KR 940007930 B1 KR940007930 B1 KR 940007930B1 KR 1019920009675 A KR1019920009675 A KR 1019920009675A KR 920009675 A KR920009675 A KR 920009675A KR 940007930 B1 KR940007930 B1 KR 940007930B1
Authority
KR
South Korea
Prior art keywords
microcomputer
reset
terminal
data synchronization
synchronization signal
Prior art date
Application number
KR1019920009675A
Other languages
English (en)
Other versions
KR940000967A (ko
Inventor
박동완
Original Assignee
대우전자 주식회사
배순훈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 대우전자 주식회사, 배순훈 filed Critical 대우전자 주식회사
Priority to KR1019920009675A priority Critical patent/KR940007930B1/ko
Priority to JP5133466A priority patent/JPH0696042A/ja
Publication of KR940000967A publication Critical patent/KR940000967A/ko
Application granted granted Critical
Publication of KR940007930B1 publication Critical patent/KR940007930B1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Electronic Switches (AREA)
  • Multi Processors (AREA)

Abstract

내용 없음.

Description

오동작을 제어할 수 있는 자동 리세트회로 및 방법
제 1 도는 종래의 리세트회로.
제 2 도는 본 발명에 따른 자동 리세트회로도.
제 3 도 a는 마이콤 A의 오동작 검출 및 로직 흐름도.
제 3 도 b는 마이콤 B의 오동작 검출 및 로직 흐름도.
제 4 도는 본 발명의 동작 파혀도.
* 도면의 주요부분에 대한 부호의 설명
10 : 마이콤 A 11 : 마이콤 B
본 발명은 원칩 마이콤 IC를 2개이상 사용하는 장치에 있어서, 마이콤의 동작 수행중에 발생하는 오동작을 검출하고 리세트 동작을 할 수 있도록 한 오동작을 제어할 수 있는 자동 리세트회로에 관한 것이다.
일반적으로 마이콤과 연결되어 있는 내부회로나 전원입력단자(Vcc)로 부터 정전기나 순간의 고전압이 발생되는 오버 스트레스(Over Stress)등과 같은 불가항력적인 노이즈가 원인이 되어 오동작이 발생하는 경우가 종종 있어 왔다.
제 1 도는 종래의 리세트회로로서 마이콤 IC와 이에 연결된 택트스위치와 리세트회로를 보였다. 한개의 마이콤 IC의 리세트 입력단자(RESET)에 리세트회로를 연결하고, 상기 리세트회로와 접지 사이에 택트(TACT)스위치를 접속하고 전원입력단자(Vcc)에 접속된 상기 마이콤 IC가 내장된 장치를 사용중에 사용자가 오동작임을 인지하였을때, 사용자는 장치 외부면에 노출되어 있는 리세트 스위치를 눌러주거나 전원 코드에 연결된 플러그를 강제로 잡아 뽑는 동작으로 리세트 동작을 수행하였다. 상기의 동작을 하지 않으면 정상 동작으로 회복될수가 없기 때문에 마이콤의 오동작 발생시마다 리세트 스위치를 눌러주거나 플러그를 강제로 잡아뽑는 불편한 문제점이 내재되어 있었다. 또한 오동작이 발생된 마이콤을 장시간 방치할 경우 마이콤 IC와 전원부에 열로 인한 부하가 발생됨에 따라 마이콤 IC는 물론 이를 내장한 장치가 손상되는 문제점이 종종 있어 왔다.
그러나 점점 복잡해지는 전자제품과 이를 제어하는 마이콤의 처리능력이 점차로 향상되어 가는 추세에 있다. 이런 이유로 현재에는 2개이상의 마이콤을 사용하는 예가 늘어나고 있어 2개이상의 마이콤이 사용될 경우에 상기와 같은 문제점을 제거할 수 있는 제어로직을 마이콤 상호간에 연결하므로써, 자동으로 오동작을 검출하고 리세트 동작을 할 수 있게 되었다.
본 발명의 목적은 2개이상의 마이콤을 사용하는 장치에서, 전원 노이즈등에 의하여 마이콤이 오동작을 일으켰을때 마이콤의 오동작을 상호검지하여 이를 정상 동작으로 자동 복귀토록 하므로써 장치가 파손되는 것을 방지하도록 하는 오동작을 제거할 수 있는 자동 리세트회로를 제공하는데 있다.
이하 첨부한 제 2 도 및 제 3 도, 제 4 도를 참조하여 본 발명의 오동작을 제거할 수 있는 자동 리세트회로를 상세히 설명한다.
제 2 도는 본 발명의 마이콤에서 오동작을 제거할 수 있는 자동 리세트회로로서, 바이어스 저항(R1)(R2)에 연결된 각각의 리세트회로(A)(B)는 마이콤 A와 B의 리세트 입력단자(ARES, BRES)에 접속되고, 오동작 발생시 내부의 검출로직에 의해 구동된 "로우"레벨의 리세트 신호가 마이콤 A와 B의 리세트 출력 신호단자(ARES) (BRES)로 부터 출력되어 쌍방의 리세트 입자단자에 인가되고, 데이타 전송시 요구되는 인에이블 신호로서 마이콤 B의 데이타 동기신호 출력단자(BREQ)로 부터 마이콤 A의 데이타 동기신호 입력단자(AREQ)에 로우 레벨시간(100msec)과 하이레벨시간(100-200msec)의 주기로 하는 제 4 도의 a와 같은 클럭펄스 파형을 출력하며 상기 클럭펄스를 마이콤 B의 클럭펄스 수신단자(BCLK)로 출력하도록한수단과, 상기 클럭펄스 발생단자(ACLK)로 부터 출력된 클럭펄스의 폴링에지(Falling Edge)시에 제 4 도의 (c, d)와 같은 파형으로 정보를 송수신하는 마이콤 A와 B의 데이타 입출력단자(in, out)로 구성되며 소정의 시간인 3초마다 검색할 경우 소정의 회수인 30까지 카운트 하도록 하고, 소정의 시간을 2초마다 검색할 경우 소정의 횟수는 20까지 카운트하도록 마이콤 A와 B에 내장된 계수메모리 수단과, 데이타 동기신호가 소정의 시간인 100msec, 300msec시마다 1씩 카운트하여 기억시키도록 하는 마이콤 A와 B에 각각 내장된 100msec 메모리와, 300msec 메모리로 구성된다.
제 3 도의 a는 마이콤 A의 오동작 검출 및 제거로직 흐름도이며, 본 발명의 또다른 유형에 의하면, 먼저 제 2 도와 같이 듀얼화된 마이콤을 내장한 장치에 파워 스위치를 온(on)시키면 마이콤 B의 리세트 출력 신호단자(BRES)에 하이 임피이던스가 발생됨에 따라서 개방상태로 구동되며, 마이콤 A는 마이콤 B의 데이타 동기신호 입력단자(BREQ)로 부터의 인에이블 신호를 기다리는 단계와, 데이타 동기신호 입력단자(AREQ)가 "하이"레벨의 신호인가를 검출하는 단계와, 상기의 데이타 동기신호 입력단자(AREQ)가 "하이"레벨이 아닌 경우에 마이콤 A는 클럭펄스 발생단자(ACLK)를 통해 100msec동안 마이콤 B로 구형펄스를 출력하고 마이콤 A에 내장되어 있는 계수메모리를 클리어 시키는 단계와, 마이콤 A에 내장된 데이타 동기신호 메모리(AREQ. old)에 입력단자(AREQ)로 부터 입력된 레벨을 저장하고 계수메모리가 소정의 횟수인 30인가를 검토하는 단계와, 계수메모리가 소정의 횟수인 30이하일 경우에는 마이콤 A의 리세트 출력신호단자(BRES)로 부터 하이 임피이던스로 출력시켜 리세트회로 b가 구동되지 못하게 하며, 계수메모리가 30이상인 경우에는 약속된 소정의 기간인 3초동안 마이콤 A의 데이타 동기신호 입력단자(AREQ)에 레벨의 변화가 없는 상태이므로 마이콤 B는 오동작 상태에 있다고 판단되어 마이콤 A는 리세트 출력신호단자(BRES)를 구동하여 로우로 출력하므로써 리세트회로 b가 구동되도록 함과 동시에 계수메모리를 클리어하는 단계, 마이콤 A의 내부에 있는 타이머가 소정의 시간인 100msec의 타이머를 구동하며 또한 타이머가 100msec이하인 경우 마이콤 A는 마이콤 B이 데이타 동기신호 입력단자(BREQ)로 부터 출력되는 인에이블 신호를 기다리는 단계를 포함한다.
제 3 도의 b는 본발명에 따른 마이콤 B의 오동작 검출 및 제어로직 흐름도로서 제 3 도의 a와 유사하지만 마이콤 A, B간의 데이타 전송시에 데이타 충돌을 방지하기 위해서 검색주기를 2초로 다르게 구성한 것이 특징이다.
따라서 본 발명의 구체적인 일실시예를 첨부도면을 참조하여 상세히 설명하면 다음과 같다.
본 발명을 내장한 장치 파워 스위치(미도시됨)를 온 시키면 마이콤의 본래 기능을 수행함에 있어서 먼저 마이콤 A는 리세트 출력신호단자(ARES)로 부터 마이콤 B와 리세트회로(B)를 개방상태로 동작시키기 위해 마이콤 B의 리세트 입력신호단자(BRES)를 하이 임피이던스 상태로 전환시키고 입력된 데이타 동기신호(REQ)를 100msec시마다 내부 인터럽트가 걸리도록 하는 100msec용 타이머의 초기치를 셋팅하고 마이콤 A는 데이타 동기신호를 기다린다. 데이타 동기신호입력단자(AREQ)에 "하이"레벨의 신호가 입력됨과 동시에 100msec시마다 1씩 카운트하여 저장하는 계수메모리를 클리어한다. 그 다음 마이콤 b의 데이타 동기신호 입력단자(BREQ)로 부터 제 4 도의 (A)와 같은 데이타 동기신호 파형을 출력시키며 오동작을 제어할 수 있는 자동 리세트회로가 구동이 된다. 마이콤 A의 데이타 동기신호 입력단자(AREQ)로 입력된 파형의 "로우"레벨시에 마이콤 A는 내부의 클럭펄스 발생기로 부터 클럭펄스 발생단자(ACLK)를 통해 제 4 도의 파형(B)와 같은 클럭펄스를 출력시키고 마이콤 B의 클럭펄스 수신단자(BCLK)에 연결하여 마이콤 B를 동기시키므로써 정보의 교환 기능과 오동작 방지기능을 수행하게 된다. 그 다음 마이콤 A는 데이타 동기신호가 입력될 때 현재 입력된 데이타 동기신호(REQ)와 바로 전단계에서 입력되어 있던 데이타 동기신호(REQ.old)를 비교하여 데이타 동기신호가 변동이 있었는지를 판단함과 동시에 데이타 동기신호 입력단자(AREQ)가 "하이"레벨인가를 검사하여 "하이"레벨인 경우에는 클럭펄스를 발생치 못하게 하고, "로우"레벨인 경우에는 클럭펄스를 출력토록하며 데이타 입출력 단자를 통해 데이타 및 명령정보를 송수신하며 계수메모리를 클리어한다.
현재의 데이타 동기신호의 레벨을 기억하여 데이타 동기신호 입력단자(AREQ)의 현재 레벨을 데이타 동기신호 메모리(AREQ.old)에 전송하여 저장시킨다. 그 다음 매 3초마다 검색하는 단계로서 데이타 동기신호 입력단자(AREQ)의 현재 레벨과 데이타 동기신호 메모리(AREQ.old)에 기억된 데이타 동기신호의 레벨을 비교하고 레벨변화가 없는 상태에서 계수메모리가 30이상 카운트되면 오동작으로 인지하여 리세트회로을 수행하게 된다.
상기의 오동작이 발생하면 데이타 동기신호 입력단자(AREQ)가 계속 "하이"레벨로 출력하여 리세트회로(B)를 구동하여 마이콤을 리세트하게 된다.
상기의 계수메모리가 30이상이가를 비교하는 단계에서 계수메모리가 30이상이 아닌 경우에는 본 고안은 3초의 검색단계에 이르지 않았다고 인지하여 정상적으로 동작하며 마이콤 A의 리세트 출력신호단자(ARES)는 하이 임피이던스를 출력하므로써 본 고안의 리세트회로를 개방상태로 구동한다.
그 다음 100msec 타이머를 검색하여 100msec가 아닌 경우에는 데이타 동기신호를 마이콤 A로 전송하는 단계로 리턴하고 100msec가 아닌 경우에는 데이타 동기신호를 마이콤 A로 전송하는 단계로 리턴하고 100msec인 경우에는 계수메모리가 1을 카운트함과 동시에 100msec 타이머를 다시 구동하며, 데이타 동기신호를 마이콤 A로 전송하는 단계로 리턴하고 다시 상기 동작을 반복 수행하도록 한다.
제 3 도의 b는 본 발명에 따른 마이콤 B의 오동작 검출 및 제어로직 흐름도로서 마이콤 A에서 오동작이 발생한 경우에 제어하고자한 로직 흐름도이며 데이타 동기신호의 주기를 300msec로 구성하고, 이를 카운트할수 있는 300msec 메모리를 추가하여 내장시켰고, 마이콤 A와 B의 데이타 입출력 신호단자(AREQ, BREQ)로 부터 제 4 도의 (B) 파형과 같은 클럭 신호를 발생 또는 수신하도록 하고, 마이콤 A와 B의 클럭펄스 수신 발생단자(ACLK, BCLK)는 제 4 도의 (A) 파형과 같은 클럭 신호를 발생 또는 수신하도록 하고, 마이콤간의 데이타나 신호 전송시에 충돌을 방지하기 위해 2초를 주기로 사용한 것이 다를뿐 제 3 도의 (A)와 동일한 프로그램 제어로직이며, 본 고안이 속하는 기술분야에 있어서 통상의 기술자라면 쉽게 이해할 수 있는 고안이기 때문에 재설명은 생각하기로 한다.
본 발명의 효과는 듀얼화되어 있거나 다중의 마이콤을 내장한 제품에서 내부회로나 전원입력단자(Vcc)로 부터 입력되는 정전기나 순간 높은 전압이 발생되는 오버 스트레스와 같은 불가항력적인 노이즈로 인한 오류를 약속된 일정시간내에 데이타 동기신호의 레벨의 변화를 이용하여 검출하므로써, 자동적으로 리세트 동작을 수행하게 된다.
이에 따라, 오동작시마다 리세트회로를 구동하는 불편함이 제거되었으며, 2개이상의 마이콤을 사용하는 장치나, 사람의 손이 미치지 않는 곳에 위치하는 제품에 효율적으로 응용할 수 있는 잇점이 있다.

Claims (3)

  1. 각각의 리세트회로를 가진 듀얼화된 마이콤에 있어서, 바이어스 저항(R1) (R2)에 연결된 리세트회로 (A)(B)는 마이콤 A와 B의 리세트 입력단자(ARES, BRES)에 접속하고 오동작 발생시 내부의 검출로직에 의해 구동된 리세트 신호가 마이콤 A와 B를 리세트 출력신호단자(ARES)(BRES)로 부터 출력되어 듀얼화 리세트 입력단자 (ARES, BRES)에 인가되고, 마이콤 B의 데이타 동기신호 출력단자(BREQ)를 마이콤 A의 데이타 동기신호 입력단자(AREQ)에 일정시간을 1주기로 하여 출력하도록 한 수단과, 마이콤 A의 클럭펄스 발생단자(ACCK)로 부터 데이타 동기신호 입력단자(AREQ)에 구동되면 마이콤 B의 클럭펄스 수신단자(BCLK)로 클럭펄스를 출력토록한 수단과, 상기 클럭펄스 수신단자(ACLK)로 부터 출력된 클럭펄스를 폴링에지에 정보를 송수신하는 마이콤 A와 B의 데이타 입출력단자(in, out)로 구성된 수단으로 구성된 것을 특징으로 하는 오동작을 제어할 수 있는 자동 리세트회로.
  2. 듀얼화된 마이콤을 내장한 장치에서의 오동작을 제어할 수 있는 방법에 있어서, 마이콤 B의 리세트 출력신호단자(BRES)에 하이임피이던스가 발생됨에 따라서 개방상태로 구성되며 마이콤 A는 마이콤 B의 데이타 동기신호 입력단자(BREQ)로 부터 인에이블 신호가 입력되기를 기다리는 단계와, 마이콤 A는 데이타 동기신호 입력단자(AREQ)에 인에이블 입력시에 인에이블 신호가 레벨의 변동이 있는가를 검출하고 다음 상기의 신호가 "하이"레벨의 신호인가를 검출하는 단계와, 상기의 데이타 동기신호 입력단자(AREQ)가 "하이"레벨이 아닌 경우에 마이콤 A는 클럭펄스 발생단자(ACLK)를 통해 소정시간동안 마이콤 B로 구형펄스를 출력하고 마이콤 A에 내장된 데이타 동기신호 메모리(AREQ.old)에 데이타 동기신호 입력단자(AREQ)로 부터 입력된 레벨을 저장하고 계수메모리가 소정기간에 소정횟수 인가를 검토하는 단계와, 계수메모리가 상기 소정횟수 이하인 경우 마이콤 A의 리세트 출력신호단자(BRES)로 부터 하이 임피이던스를 출력시켜 리세트회로(B)가 구동되지 못하게 하며 계수메모리가 상기 소정횟수 이상인 경우에는 마이콤 A의 데이타 동기신호 입력단자(AREQ)에 레벨의 변화가 없는 상태이므로 마이콤 A는 리세트 출력신호단자(BRES)를 구동하여 로우로 출력하므로써 리세트회로(B)가 구동되도록 함과 동시에 계수 메모리를 클리어하는 단계와, 마이콤 A의 내부에 있는 타이머가 상기 소정시간인가를 체크하는 단계와, 타이머가 상기 소정시간이 경우 계수메모리에 1을 카운트시킴과 동시에 새로이 상기 소정시간의 타이머를 구동하며 타이머가 상기 소정시간 이하인 경우 마이콤 A는 마이콤 B의 데이타 동기신호 입력단자(BREQ)로 부터 출력되는 인에이블 신호를 마이콤 A로 전송하는 단계로 리턴하는 것을 단계로 구성된 것을 특징으로 하는 오동작을 제어할 수 있는 자동 리세트 방법.
  3. 제 2 항에 있어서, 상기 소정시간을 100msec로 하고, 상기 소정시간은 2-3초로 하고, 상기 소정횟수는 20-30으로 하는 것을 특징으로 하는 오동작을 제어할 수 있는 자동 리세트 방법.
KR1019920009675A 1992-06-04 1992-06-04 오동작을 제어할 수 있는 자동 리세트회로 및 방법 KR940007930B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019920009675A KR940007930B1 (ko) 1992-06-04 1992-06-04 오동작을 제어할 수 있는 자동 리세트회로 및 방법
JP5133466A JPH0696042A (ja) 1992-06-04 1993-06-03 相互結合された2台のマイクロコンピュータ−のリセット方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920009675A KR940007930B1 (ko) 1992-06-04 1992-06-04 오동작을 제어할 수 있는 자동 리세트회로 및 방법

Publications (2)

Publication Number Publication Date
KR940000967A KR940000967A (ko) 1994-01-10
KR940007930B1 true KR940007930B1 (ko) 1994-08-29

Family

ID=19334162

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920009675A KR940007930B1 (ko) 1992-06-04 1992-06-04 오동작을 제어할 수 있는 자동 리세트회로 및 방법

Country Status (2)

Country Link
JP (1) JPH0696042A (ko)
KR (1) KR940007930B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6241886B1 (en) 1995-06-09 2001-06-05 Toyo Boseki Kabushiki Kaisha Plasma separation filter
KR100478886B1 (ko) * 1997-12-31 2005-08-02 서창전기통신 주식회사 자동리셋회로

Also Published As

Publication number Publication date
KR940000967A (ko) 1994-01-10
JPH0696042A (ja) 1994-04-08

Similar Documents

Publication Publication Date Title
EP1710709B1 (en) Circuit and method of detecting and resolving stuck 12C buses
EP0663634B1 (en) Smart switch
US5872907A (en) Fault tolerant design for identification of AC defects including variance of cycle time to maintain system operation
CA1165877A (en) Supervisory control apparatus
US5386363A (en) Aircraft load management center
US7590890B2 (en) Hot-swap power controller generating sequenced power-good signals
JP2000056871A (ja) Usbシステム用のemsエンハンスメント回路
US5864456A (en) Clock line over-current protector and industrial control system employing same
US6038669A (en) PLC having power failure compensation function and power failure compensation method
KR940007930B1 (ko) 오동작을 제어할 수 있는 자동 리세트회로 및 방법
EP0537525A2 (en) Computer system with reset function performing system reset after a power failure
KR100427995B1 (ko) 휴대용데이타매체와데이타교환장치간의통신을처리하기위한커플러및그의데이타교환장치
US5894240A (en) Reset methods and apparatus for microcontrollers having bidirectional reset lines
WO2002029586A2 (en) A system and method for hot swapping daughtercards in high availability computer systems
US20030023843A1 (en) Remote processor intelligent reset apparatus and method
CA1160753A (en) Microprocessor watchdog system
WO1997032282A1 (en) A watchdog circuit employing minimum and maximum interval detectors
US6988157B2 (en) Hot insertion of a service processor card in a system
JP3756403B2 (ja) 遊技機制御装置
JPH0273451A (ja) 制御装置
CN116225771B (zh) 一种系统外部监控复位电路、芯片、电子设备及相关设备
KR100302496B1 (ko) 중앙처리장치의자동초기화장치
CN100444490C (zh) 使用者操作阻断装置与方法
KR0130785Y1 (ko) 휴대용 컴퓨터의 피씨엠씨아이에이 카드 교체시 자동 감지장치
CN113746061A (zh) 一种短时掉电可恢复系统和短时掉电恢复方法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040728

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee