KR100478886B1 - 자동리셋회로 - Google Patents

Abstract

본 발명은 마이크로 컴퓨터의 오동작시 자동으로 리셋하기 위한 자동 리셋회로에 관한 것으로, 입력되는 펄스를 저항과 커패시터를 이용하여 일정한 전압레벨을 갖는 신호로 평활하여 인가하는 정전압부와; 입력되는 클럭펄스를 감지하는 클럭펄스 감지부와; 클럭펄스가 입력되면 소정의 펄스신호를 출력하는 리셋 스위치 제어부와; 제어신호에 의해 제어되어 스위칭 동작을 수행하는 리셋 스위치와: 리셋신호를 발생시켜 리셋 입력단자로 출력하는 리셋신호 발생부;로 구성하여 마이크로 컴퓨터의 오동작시 리셋 입력단자에 자동으로 리셋신호를 인가하여 사용자가 강제로 리셋할 필요가 없어 프로그램의 실행을 더욱 용이하게 실행할 수 있다.

Description

자동 리셋회로

본 발명은 자동 리셋회로에 관한 것으로, 중앙처리장치(Central Processing Unit)와 주변장치를 이용하여 이루어진 마이크로 컴퓨터가 PC(Personnal Computer)와 핸드셋(Hand Set)간의 중계기에 설치되어 데이타를 송수신하거나 다른 동작을 수행할 경우에 노이즈나 다른 원인에 의해서 오동작 하거나 프로그램 래취(Latch)시 자동으로 리셋(Reset)하여 프로그램을 재가동하기 위한 자동 리셋회로에 관한 것이다.

일반적으로 중앙처리장치 및 주변장치들로 이루어진 마이크로 컴퓨터는 노이즈나 다른 원인들에 의해서 오동작하거나 프로그램에 래취가 일어나게 된다. 위와 같은 경우 종래에는 리셋회로가 각 장치들에 연결되어 있어 프로그램 오동작 및 래취시 전원을 재인가하거나 외부리셋을 강제적으로 시켜주어야 하며, 리셋 제어신호는 하이레벨 및 로우레벨의 신호를 둘다 사용할 수 있도록 설계되지만, 여기에서는 액티브 로우로 동작하도록 설계된 마이크로 컴퓨터를 설명한다.

도 1은 종래의 마이크로 컴퓨터의 중앙처리장치에 연결된 리셋회로의 일 실시예를 도시한 것으로, 리셋 스위치(1)와 저항(R8) 및 커패시터(C4)로 이루어져 있으며 로우레벨의 리셋 신호를 출력하도록 설계되어 있다.

도 1과 같이 구성된 리셋회로(4)의 동작을 설명하면, 먼저 마이크로 컴퓨터의 정상동작시에는 전원(Vcc)이 저항(R8)을 거쳐 리셋 입력단자(2)에 직접 연결되어 하이레벨의 신호가 입력되므로 리셋이 일어나지 않는다. 한편, 외부에 설치된 리셋 스위치(1)를 누르면 리셋 스위치(1)가 오픈되어 전원(Vcc)이 리셋 입력단자(2)에 인가되지 않아 리셋 입력단자로 로우레벨의 신호가 입력되어 중앙처리장치는 강제적으로 리셋이 된다. 여기서, 리셋 스위치(1)를 누르는 시간은 시정수(R8,C4) 보다는 길어야 한다.

그러나, 종래의 리셋회로는 중앙처리장치와 주변장치들로 이루어진 마이크로 컴퓨터가 일시적으로 오동작하거나 외부의 돌발적인 영향 등에 의해서 프로그램이 실행 정지되거나 래취가 발생할 경우 이를 사용자가 인위적인 조작에 의해 리셋시켜 프로그램을 다시 실행시키기 전까지는 정상적으로 동작시킬 수 없는 불편한 문제점이 있었다.

본 발명은 상기한 종래 문제점을 해결하기 위한 것으로, 본 발명의 목적은 마이크로 컴퓨터가 노이즈나 다른 원인에 의해서 프로그램이 오동작하거나 래취가 일어날 경우 자동으로 리셋하여 프로그램을 재기동하는 회로를 제공하는 것이다.

상기 목적을 달성하기 위한 본 발명은 입력되는 펄스를 저항과 커패시터를 이용하여 일정한 전압레벨을 갖는 신호로 평활하여 인가하는 정전압 인가부와; 입력되는 클럭펄스를 감지하는 클럭펄스 감지부와; 클럭펄스가 입력되면 소정의 펄스신호를 출력하는 리셋 스위치 제어부와; 제어신호에 의해 제어되어 스위칭 동작을 수행하는 리셋 스위치와; 리셋신호를 발생시켜 리셋 입력단자로 출력하는 리셋신호 발생부;를 구비하는 것을 특징으로 한다.

이러한 구성에 의하면, 본 발명은 마이크로 컴퓨터의 오동작시 리셋 입력단자에 자동으로 리셋펄스를 발생시켜 입력시킴으로서, 사용자가 강제로 리셋할 필요가 없어 프로그램의 실행을 더욱 용이하게 실행할 수 있다.

이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다.

도 2는 본 발명에 따른 자동 리셋회로가 중앙처리장치의 리셋입력단자에 연결된 모습을 일 실시예로 도시한 것이다.

도면을 참조하면, 본 발명의 자동 리셋회로는 입력되는 펄스를 저항과 커패시터를 이용하여 일정한 전압레벨을 갖는 신호로 평활하는 정전압부(10): 상기 정전압부(10)에서 입력되는 클럭펄스를 감지하는 클럭펄스 감지부(20); 상기 클럭펄스 감지부(20)에서 감지된 신호를 근거로 소정의 펄스신호를 출력하는 리셋 스위치 제어부(30); 상기 리셋 스위치 제어부(30)에서 출력되는 제어신호에 의해 스위칭 동작을 수행하는 리셋 스위칭부(40); 및 상기 리셋 스위칭부(40)의 스위칭 동작에 의해 리셋신호를 발생시키는 것에 의해 마이크로 프로세서를 리셋시키는 리셋신호 발생부(50);를 포함한다.

상기 정전압부(10)는 저항(R1,R2)과 커패시터(C1,C2) 및 다이오드(D1,D2)로 구성되어 입력된 펄스에 대해 일정한 레벨로 전압을 평활한다.

상기 클럭펄스 감지부(20)는 정전압부(10)에서 출력되는 신호레벨에 의해 동작하는 트랜지스터(Q1)를 갖고, 상기 트랜지스터(Q1)는 저항(R4)과 연결된 콜렉터 단자로 전원(Vcc)이 인가되며, 베이스단자와 저항(R3)을 서로 공유한 이미터단자가 접지와 연결된다.

상기 리셋 스위치 제어부(30)는 상기 클럭펄스 감지부(20)의 트랜지스터(Q1)의 스위칭 동작에 의해 인가되는 전원(Vcc)을 입력으로 하여 동작하는 원샷 멀티바이브레이터(31) 및 앤드게이트(32)를 포함하며, 상기 원샷 멀티바이브레이터(31)는 펄스의 라이징 에지가 검출되면 캐패시터(C3)와 저항(R5)에 의해 결정되는 시정수 만큼의 비안정 상태를 가지는 하이레벨의 펄스를 출력단자(Q)를 통해 출력한다.

상기 리셋 스위칭부(40)는 앤드게이트(32)의 출력 레벨신호에 동작하는 트랜지스터(Q2)를 갖고, 상기 트랜지스터(Q2)의 콜렉터 단자는 리셋신호 발생부(50)와 전기적으로 연결되며 이미터단자는 저항(R7)을 통해 베이스단자와 연결되어 접지된다.

상기 리셋신호 발생부(50)는 저항(R8)과 커패시터(C4) 및 리셋IC(51)를 갖고, 상기 트랜지스터(Q2)의 스위칭 동작에 의해 리셋IC(51)에서 출력되는 리셋신호를 중앙처리장치(3)로 인가함으로써 시스템을 자동으로 리셋시키도록 한다.

도 3은 정상동작시 본 발명에 따른 자동 리셋회로의 각 지점에서의 파형을 도시한 것이고, 도 4는 이상동작 발생시 자동 리셋회로의 각 지점에서의 파형을 도시한 것이다.

도 3과 도 4를 설명하면, a는 도시하지 않은 병렬 입출력(PIO) IC에서 출력되는 클럭펄스의 파형을 도시한 것이고, b는 트랜지스터(Q1)의 베이스단자로 입력되는 펄스파형을 도시한 것이고, c는 콜렉터단자에서 출력되는 펄스파형을 도시한 것이고, d는 원샷 멀티바이브레이터(31)에서 출력되는 펄스파형을 도시한 것이고, e는 트랜지스터(Q2)의 베이스단자로 입력되는 펄스파형을 도시한 것이고, f는 콜렉터단자에서 출력되는 펄스파형을 도시한 것이고, g는 리셋 입력단자(2)로 입력되는 펄스파형을 도시한 것이다.

도 3과 도 4를 참조하여 상기와 같이 구비된 본 발명에 따른 자동 리셋회로의 동작을 정상동작시와 이상 동작시로 구분하여 설명한다.

시스템이 정상적으로 동작할 경우, 정전압부(10)에는 도 3의 a와 같은 정상적인 클럭펄스가 입력되며, 이 클럭펄스는 저항(R1)과 커패시터(C1) 및 다이오드(D2)를 통과하여 커패시터(C2)와 저항(R2)에 의하여 트랜지스터(Q1)를 통전시킬 수 있는 전압값을 갖는 하이레벨 신호로 평활되어 b와 같은 파형으로 트랜지스터(Q1)의 베이스단자로 입력되고, 이 b신호를 입력받은 트랜지스터(Q1)의 이미터-베이스는 순방향으로 바이어스되고 콜렉터-베이스는 역방향으로 바이어스되어 트랜지스터(Q1)가 통전되면 저항(R4)에 걸리는 전류의 대부분이 이미터단자로 흐르게 되므로 콜렉터단자의 출력파형은 c와 같이 로우레벨 상태가 되어 원샷 멀티바이브레이터(31)의 입력단자는 로우레벨 상태를 유지하게 된다.

이와 같이 원샷 멀티바이브레이터(31)가 로우레벨 상태일 경우 라이징 에지를 검출하지 못하므로 그 출력단자는 d와 같은 로우레벨 신호를 앤드 게이트(32)로 출력하게 되고, 앤드 게이트(32)의 출력 역시 입력단자에는 로우레벨의 신호가 입력되므로 이 두 신호를 논리합한 e와 같은 로우레벨 신호를 저항(R6)을 통해 트랜지스터(Q2)로 인가한다. 그러면 트랜지스터(Q2)의 이미터-베이스가 순방향으로 바이어스가 되어 트랜지스터(Q2)는 단락 상태가 되므로 리셋IC(51)에서 인가되는 직류전압(Vcc)이 중앙처리장치(3)의 리셋 입력단자(2)는 하이레벨 상태를 유지하므로 리셋이 일어나지 않고 정상적으로 동작을 하게 딘다.

반대로, 정상동작을 수행하는 도중 노이즈나 프로그램에 래취가 일어나 갑자기 a와 같은 파형의 펄스가 입력되면, 이 a신호의 전반부는 커패시터(C2)와 저항(R2)에 의해 평활되고 후반부는 커패시터(C1)에 의하여 차단되어 b와 같은 파형의 로우레벨 신호가 트랜지스터(10)의 베이스단자로 인가된다. 그러면 b신호의 전반부에서는 트랜지스터(Q1)가 통전되고 후반부에서는 단락되어 콜렉터단자로 c와 같은 하이레벨 신호가 클리어단자로 입력된다. 원샷 멀티바이브레이터(20)는 c신호의 라이징 에지에서 비안정상태로 도약한 후 캐패시터(C3)와 저항(R5)에 결정되는 시정수 만큼 비안정 상태를 유지한 다음 다시 안정상태로 돌아오는 동작을 수행하면서 d와 같은 파형의 신호를 출력단자(Q)를 통해 앤드 게이트(32)의 입력단자로 출력한다.

앤드 게이트(32)는 두 신호를 논리합한 다음 저항(R6)을 거쳐 e와 같은 파형의 하이레벨 신호를 트랜지스터(Q2)로 출력하게 되며, 트랜지스터(Q2)는 e신호의 라이징 에지에서부터 통전되므로 리셋IC(51)에 걸리는 전류의 대부분이 트랜지스터(40)의 이미터단자로 흘러 접지되므로 콜렉터단자의 전압신호는 f와 같은 파형으로 나타난다. 따라서, 리셋신호 발생부(50)의 저항(R8)으로 전류가 흐르지 않아 중앙처리장치(3)의 리셋 입력단자(2)는 상기 리셋 스위치 제어부(30)의 콘덴서(C3)와 저항(R5)에 의해 결정되는 시정수 만큼 로우레벨의 신호가 입력되어 리셋이 된다.

이상에서 설명한 바와 같이 본 발명은 마이크로 컴퓨터가 중계기에 설치되어 오동작할 경우 리셋 입력단자에 자동으로 리셋펄스를 발생시켜 입력시킴으로서, 사용자가 강제로 리셋할 필요가 없어 프로그램의 실행을 더욱 용이하게 실행할 수 있다.

도 1은 종래의 리셋회로가 중앙처리장치의 리셋 입력단자에 연결된 모습을 일 실시예로 나타낸 회로도.

도 2는 본 발명에 따른 자동 리셋회로가 중앙처리장치의 리셋입력단자에 연결된 모습을 일 실시예로 나타낸 회로도.

도 3은 정상동작시 본 발명에 따른 자동 리셋회로의 각 지점에서의 파형도.

도 4는 이상동작 발생시 본 발명에 따른 자동 리셋회로의 각 지점에서의 파형도.

〈도면의 주요 부분에 대한 부호의 설명〉

1,51: 리셋 IC 2: 리셋 입력단자

3: 중앙처리장치 4: 리셋 펄스발생부

10: 정전압부 20: 클럭신호 감지부

30: 리셋 스위치 제어부 31: 원샷 멀티바이브레이터

32: 앤드 게이트 40: 리셋 스위칭부

50: 리셋신호 발생부 Q1,Q2: 트랜지스터

R1∼R9:저항 C1∼C5: 커패시터

D1,D2: 다이오드

Claims (2)

1. 입력되는 펄스신호에 대해 저항과 커패시터를 이용하여 일정한 전압레벨로 평활하는 정전압부(10);

   상기 정전압부(10)의 평활신호를 바이어스 전류로 하여 동작하는 트랜지스터를 갖고, 상기 트랜지스터의 스위칭 동작에 의해 출력되는 레벨신호를 통해 시스템에 인가되는 전원의 이상상태를 감지하는 클럭펄스 감지부(20);

   상기 클럭펄스 감지부(20)에서 출력된 레벨신호의 상태에 따라 원샷 멀티바이브레이터(31)와 앤드게이트(32)를 이용하여 제어신호를 출력하는 리셋 스위치 제어부(30);

   상기 리셋 스위치 제어부(30)에서 출력되는 제어신호에 의해 스위칭 동작을 수행하는 리셋 스위칭부(40); 및

   상기 리셋 스위칭부(40)의 스위칭 동작에 의해 중앙처리장치(3)의 리셋 입력 단자(2)에 리셋신호를 인가하는 것에 의해 리셋시키는 리셋신호 발생부(50);를 포함하는 것을 특징으로 하는 자동 리셋회로.
2. 제 1항에 있어서, 상기 원샷 멀티바이브레이터(31)는 비안정 상태에서 트리거펄스의 라이징 에지를 인식하여 하이레벨의 신호를 출력하는 리트리거블 원샷 멀티바이브레이터를 사용하는 것을 특징으로 하는 자동 리셋회로.

Images