KR100302496B1 - 중앙처리장치의자동초기화장치 - Google Patents

중앙처리장치의자동초기화장치 Download PDF

Info

Publication number
KR100302496B1
KR100302496B1 KR1019980027984A KR19980027984A KR100302496B1 KR 100302496 B1 KR100302496 B1 KR 100302496B1 KR 1019980027984 A KR1019980027984 A KR 1019980027984A KR 19980027984 A KR19980027984 A KR 19980027984A KR 100302496 B1 KR100302496 B1 KR 100302496B1
Authority
KR
South Korea
Prior art keywords
processing unit
central processing
signal
reset
pulse signal
Prior art date
Application number
KR1019980027984A
Other languages
English (en)
Other versions
KR20000008257A (ko
Inventor
남동훈
Original Assignee
구자홍
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자 주식회사 filed Critical 구자홍
Priority to KR1019980027984A priority Critical patent/KR100302496B1/ko
Publication of KR20000008257A publication Critical patent/KR20000008257A/ko
Application granted granted Critical
Publication of KR100302496B1 publication Critical patent/KR100302496B1/ko

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03Astable circuits
    • H03K3/0307Stabilisation of output, e.g. using crystal
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/21EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Debugging And Monitoring (AREA)

Abstract

본 발명은, 시스템에 장착된 중앙처리장치가 외부적인 요인에 의해 비정상적으로 동작하거나, 또는 아무런 동작도 하지 않는 상태가 되었을 때, 상기 중앙처리장치로부터 생성출력되는 신호로부터 이를 감지하여 자동으로 초기화시킴으로써, 상기 중앙처리장치가 다시 정상적인 동작을 수행하도록 하는 중앙처리장치의 자동 초기화장치에 관한 것으로서, 프로그램에 의해 일정 주기의 펄스신호를 발생출력하는 중앙처리장치(11); 상기 중앙처리장치(11)로부터 출력되는 펄스신호의 레벨전환시마다 소정구간동안 'L'레벨을 지속시켜 상기 펄스신호의 에지(edge)를 추출하기 위한 에지 추출부(101); 상기 에지 추출부(101)로부터 출력되는 펄스신호를 적분하는 적분부(102); 상기 적분된 값을 임계(threshold)레벨과 비교하여 임계레벨이 이상인 경우에 리셋신호를 생성하여 상기 중앙처리장치(11)에 인가하는 리셋부(103)를 포함하여 구성되어, 사용자의 개입이나 별도의 조작없이 자동으로 정상동작케 하여, 예약동작 등이 수행되지 않을 수 있는 중대한 장애를 사전에 감지하여 재설정할 수 있도록 하는 매우 편리하고 유용한 발명인 것이다.

Description

중앙처리장치의 자동 초기화장치
본 발명은 중앙처리장치의 이상 동작시, 이를 초기화시키는 장치에 관한 것으로서, 더욱 상세하게는 시스템에 장착된 중앙처리장치가 외부적인 요인에 의해 비정상적으로 동작하거나, 또는 아무런 동작도 하지 않는 상태가 되었을 때, 상기 중앙처리장치로부터 생성출력되는 신호로부터 이를 감지하여 자동으로 초기화시킴으로써, 상기 중앙처리장치가 다시 정상적인 동작을 수행하도록 하는 중앙처리장치의 자동 초기화장치에 관한 것이다.
중앙처리장치(Central Prosessing Unit : CPU)는 각종 전자제품에 없어서는 안될 중심소자이며 계산 등의 데이타 처리나 입출력 등의 전체적인 제어를 하는 장치로서, 시스템내에서 인간의 두뇌에 해당하는 매우 중요한 소자이다. 그런데, 상기와 같이 시스템내에서 중요한 역할을 수행하는 중앙처리장치가 외부의 영향(특히, 정전기)에 의해 순간적인 오류를 발생시켜, 전 시스템의 동작에 영향을 주는 경우가 종종 발생한다.
상기와 같은 중앙처리장치의 이상동작시, 이를 확인한 사용자가 상기 중앙처리장치에 인가되는 전원을 인위적으로 차단하였다가 재인가하거나 또는 외부의 리셋 스위치를 이용하여 상기 이상동작을 수행하는 중앙처리장치를 초기화하게 되며, 상기 중앙처리장치의 주변회로는 도1에서와 같이, 사용자가 외부의 리셋 스위치(sw)를 누름으로써 상기 중앙처리장치(1)에 초기화신호를 소정시간동안 출력인가하는 초기화 구동소자(Reset IC)(10)가 구비되어 있게 된다.
상기와 같이 구비되어 있는 초기화 구동소자(10)는, 상기 중앙처리장치(10)가 외부의 돌발적인 전기적 영향에 의해 동작오류를 일으키는 경우, 사용자에 의해 이용되게 되는 데, 사용자는 중앙처리장치의 동작 오류시 이를 직감하지 못하고 외부로 나타나는 동작이상(정지, 키 입력 불능 등)을 통해 간접적으로 확인하게 되고, 이에 따라 초기화 구동소자(10)상의 스위치(sw)를 통해 상기 중앙처리장치(10)의 리셋 인 단자로 초기화 신호를 강제적으로 인가함으로써, 상기 중앙처리장치(10)의 초기화동작을 수행하였었다.
그러나, 상기와 같이 리셋 스위치(sw)의 조작을 통해 신호를 가해주는 종래의 장치는, 별도의 스위치 조작이 필요하므로 불편할 뿐 아니라, 사용자가 미처 중앙처리장치의 동작오류를 확인하지 못하는 경우에는 장치에 설정해 놓은 예약동작등이 수행되지 못하는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 창작된 것으로서, 시스템내의 중앙처리장치에 오류 발생시 이를 자동으로 확인하여 중앙처리장치를 초기화시키는 장치를 제공하는 데 그 목적이 있는 것이다.
도1은 종래의 중앙처리장치의 초기화장치의 구성도이고,
도2는 본 발명에 따른 중앙처리장치의 자동 초기화장치의 일 실시예의 회로도이고,
도3a는 본 발명에 따라 중앙처리장치에서 수행되는 메인프로그램의 흐름도이고,
도3b는 중앙처리장치내에서 주기적인 펄스발생동작을 수행하는 인터럽트 루틴의 흐름도이고,
도4는 도2 회로의 주요부분별 파형을 도시한 것이고,
도5는 본 발명에 따른 중앙처리장치의 자동 초기화장치의 다른 실시예의 구성도이고,
도6은 중앙처리장치의 동작에러에 따른 펄스발생의 종류를 도시한 것이고,
도7은 도5 장치에서, 타 중앙처리장치의 정상동작 확인 및 이에 따라 초기화동작을 수행하는 프로그램의 흐름도이다.
※ 도면의 주요부분에 대한 부호의 설명
1,11,12 : 중앙처리장치(CPU) 3 : 지연소자(Delay)
10,100 : 초기화 구동소자(Reset IC)21,22 : 카운터
31,32 : 메모리 101 : 에지(edge) 추출부
102 : 적분부 103 : 리셋부
상기의 목적을 달성하기 위한 본 발명에 따른 중앙처리장치의 자동 초기화장치는, 상기 중앙처리장치에서 생성되는 주기신호의 펄스폭에 상응하는 신호값을 출력하는 신호변환수단; 및 상기 신호값의 크기에 따라, 상기 중앙처리장치를 초기화시키는 제어수단을 포함하여 구성되는 것에 특징이 있는 것이다.
상기와 같이 구성되는 본 발명에 따른 중앙처리장치의 자동 초기화장치에서는, 먼저 상기 신호변환수단이 중앙처리장치가 구동하는 인터럽트 프로그램에 의해 주기적으로 출력되는 신호의 펄스폭에 상응하는 신호값을 출력하게 되면, 상기 제어수단은 상기 출력되는 신호의 크기를 감시하면서 그 값이 소정의 기준치를 넘어서면 상기 중앙처리장치의 초기화를 수행하게 된다.
이하, 본 발명에 따른 중앙처리장치의 자동 초기화장치의 바람직한 실시예의 구성 및 동작에 대해, 첨부된 도면에 의거하여 상세히 설명한다.
도2는, 상기와 같이 구성되는 본 발명에 따른 중앙처리장치의 자동 초기화장치의 일 실시예의 회로도로서, 프로그램에 의해 일정 주기의 펄스신호를 발생출력하는 중앙처리장치(11); 상기 중앙처리장치(11)로부터 출력되는 펄스신호의 레벨전환시마다 소정구간동안 'L'레벨을 지속시켜 상기 펄스신호의 에지(edge)를 추출하기 위한 에지 추출부(101); 상기 에지 추출부(101)로부터 출력되는 펄스신호를 적분하는 적분부(102); 상기 적분된 값을 임계(threshold)레벨과 비교하여 임계레벨이 이상인 경우에 리셋신호를 생성하여 상기 중앙처리장치(11)에 인가하는 리셋부(103)를 포함하여 구성된다.
또한, 상기 에지 추출부(101)는 상기 중앙처리장치의 출력펄스신호를 반전시키는 제1인버터(G1); 상기 펄스신호를 일정 구간만큼 지연시키는 지연소자(3); 및 상기 제1인버터(G1)와 상기 지연소자(Delay)(3)에 의해 반전 및 지연된 각 신호를 배타적(exclusive) 논리합 연산하여 출력하는 게이트 소자(G2)를 포함하여 구성되며, 상기 적분부(102)는 상기 게이트 소자(G2)로부터 출력되는 펄스값의 레벨에 따라 온/오프되는 다이오드(D); 및 상기 다이오드(D)의 상태에 따라, 충방전되는 제1콘덴서(C3)를 포함하여 구성된다.
그리고, 상기 리셋부(103)는 상기 제1콘덴서(C3)에 의해 충전된 적분값을 임계레벨과 비교, 반전시키는 제2인버터(G3); 상기 제2인버터(G3)에 의해 반전된 레벨상태에 따라 인가된 전원을 충방전하는 제2콘덴서(C4)를 포함하여 구성된다. 여기서 상기 리셋부(103)의 상기 제2콘덴서(C4)로부터 생성출력되는 초기화 신호는 초기화 구동소자(100)의 리셋 아우트(reset out) 단자의 출력과 결선 논리합(wired-OR)하여 상기 중앙처리장치(11)의 리세트 인(Reset-In)단자로 인가됨으로써, 종래의 초기화 구동소자(100)를 통한 리세트 동작도 또한 이루어지게 된다.
상기와 같이 구성되는 본 발명에 따른 중앙처리장치의 자동 초기화장치에서는, 상기 중앙처리장치(CPU)(11)가 일(Job)을 수행하는 메인(main) 프로그램(program) 루프(loop)를 도3a와 같이 구현하고, 주기적인 타이머 인터럽트 처리는 도3b와 같은 처리루틴으로 구현함으로써, 일정주기(T)의 펄스신호를 외부로 생성출력하게 되는데, 먼저 상기 중앙처리장치(11)가 펄스신호를 'H(하이)'로 출력하고(S01) 그 출력상태를 하이로 표시한 후(S02), 주기적인 간격(T)으로 인터럽트를 발생시키는 타이머 인터럽트를 설정하고 인에이블(enable)시키게 된다(S03). 이와 같은 설정후에, 상기 중앙처리장치(11)는 프로그램 로딩을 위한 초기작업과 타스크(task)를 수행하고(S10,S11), 할당된 프로그램(Job)이 있으면 이를 시간분할하면서 수행하게 된다(S12,S13).
상기 메인 프로그램의 수행 도중, 일정시간(T)이 경과하여 인터럽트가 발생하게 되면 상기 중앙처리장치(11)는 도3b의 인터럽트 처리루틴(routine)을 수행하게 되고, 여기서 기 표시된 펄스의 신호값을 확인하여(I01), 이전 출력 펄스신호가 'H'이면 'L'로, 이와 반대로 'L'이면 'H'로 교번출력한 뒤, 새로이 출력된 펄스상태값을 갱신표시해 두고(I02,I03), 수행 프로그램으로 복귀(I04)함으로써, 상기 중앙처리장치(11)로부터 도4의 ①과 같은 일정주기(T)의 펄스신호가 출력된다.
이 때, 상기 중앙처리장치(11)에 인가되는 주(主)발진신호에 이상이 발생되거나, 또는 외부로부터 정전기가 인가되어 상기 메인 프로그램내의 데이터값의 오류로 인해 도3b의 루프(loop)가 주기적으로 수행되지 않게 되면, 도4 ①의 펄스신호는 이전 루프상에서 설정된 'H' 또는 'L'값이 일정주기(T)보다 긴 시간동안 지속하게 된다.
전술한 바와 같이 구동출력되는 펄스신호(도4의 ①)는, 도2에 도시된 바와 같이, 제1인버터(G1)와 지연소자(3)를 각각 거침으로써 그 값이 레벨 반전됨(도4의 ②)과 동시에 소정시간(d)만큼 위상지연되게 되고(도4의 ③), 상기 반전 및 지연된 각각의 신호는, 입력되는 두 값이 상이한 경우에만 출력이 '하이'가 되는 배타적 논리합(Exclusive OR) 연산을 수행하는 게이트 소자(G2)의 양 입력단으로 각각 전송되게 된다. 이에 따라 상기 게이트 소자(G2)는, 도4 ①의 펄스의 레벨전환시부터 위상지연시간(d)만큼 로우상태를 유지하는 도4의 ④와 같은 펄스신호를 출력하게 된다.
한편, 다이오드(D)의 일 단에는, 외부 저항(R3)에 의해, 순방향으로 전원(Vcc)이 인가되어 있으므로, 상기 게이트 소자(G2)로부터 출력되어 상기 다이오드의 캐소오드(cathode) 단자에 인가되는 도4의 ④신호가 '하이'가 되면 상기 다이오드(D)는 '오프'로 개방되며 이 때, 상기 제1콘덴서(C3)는 전원(Vcc)값으로 충전하기 시작한다. 이와 같은 충전도중, 상기 게이트 소자(G2)의 출력펄스가 다시 로우(Low)상태로 반전되면 상기 다이오드(D)는 도통되어 상기 제1콘덴서(C3)에 충전된 전압이 상기 다이오드(D)를 통해 순간 방전하게 됨으로써, 도4의 ⑤와 같은 신호를 생성하게 된다.
도4의 ⑤와 같은 신호는 다시 제2인버터(G3)를 거침으로써, 레벨전환을 위한 임계레벨(Threshold level)보다 작은 신호는 '하이', 상기 기준레벨보다 큰 신호는 '로우'의 상태로 각각 반전되게 되는데, 소정시간(도4의 Td) 이상 상태전환이 일어나지 않는 구간에서는 상기 제1콘덴서(C3)의 충전전압이 임계레벨을 초과함으로써(도4의 t0시점), 상기 제2인버터(G3)의 출력상태가 로우로 전환되게 된다.
상기 제2인버터(G3)의 출력상태가 로우로 반전되면 제2콘덴서(C4)의 전원측 연결단도 순간 로우상태로 전압강하되었다가 서서히 충전하게 됨으로써, 일정시간 동안 로우상태를 유지하는 리세트를 위한 구동신호를 도4의 ⑧과 같이 생성출력하게 된다. 리세트 신호를 출력함으로써, 중앙처리장치(11)의 초기화를 수행하게 되고, 이로써 다시 중앙처리장치(11)가 정상동작하여, 정상적인 주기(T)의 펄스를 생성출력하게 되면 상기 제1콘덴서(C3)의 충방전 전압은 다시 임계레벨보다 작아지게 된다.
또한, 상기와 같이 구성되어 동작하는 초기화장치의 구성요소들을 하나의 중앙처리장치(CPU)와 주변 구성요소들로 구현할 수도 있는데, 이는 도5에 도시된 바와 같이, 도3a 및 3b의 방식에 따라 각각 생성출력되는 도6의 ⓐ와 같은 펄스신호를 상대측 중앙처리장치로부터 입력받아, 상기 입력된 펄스신호의 폭의 변화에 따라 서로 상대측의 중앙처리장치(12,11)에 리셋신호를 각각 인가하는 복수의 중앙처리장치(12); 상기 복수의 중앙처리장치(11,12)로 인가되는 펄스신호의 기준 펄스폭값(최저 TCL, 최대 TCU)이 저장되어 있는 메모리(31,32); 및 외부로부터 인가되는 클럭(CLK)을 카운트하는 카운터(21,22)를 포함하여 구성된다.
상기와 같이 양(兩) 중앙처리장치간의 상호 정상동작의 확인 및 이에 따른 초기화동작을 수행하기 위해, 상기 양 중앙처리장치는 도7과 같은 인터럽트 처리루틴을 수행하게 되는데, 도7의 흐름도를 참조하여 중앙처리장치의 동작을 설명하면, 먼저 하나의 중앙처리장치(11)는 인터럽트 처리루틴이 수행되면 자신의 신호출력포트(Signal Out)를 통해 출력되는 펄스신호가 현재 'H'인지 'L'인지를 확인하여(I21), 상기 확인된 상태와 상이하도록 가변시키고 가변된 상태값을 표시한 후(I22,I23), 타 중앙처리장치(12)의 신호입력포트(Signal In)로 전송하게 된다. 한편, 전술한 바와 동일한 과정에 의해 상기 타 중앙처리장치(12)로부터 전송입력되는 펄스신호를 수신받은 상기 중앙처리장치(11)는, 상기 수신입력되는 타 중앙처리장치의 출력 펄스신호의 상태('H' 또는 'L')를 검출한 후(I31), 상태전환 직후가 아니면(I32,I42) 지속시간(T2 또는 T1)을 인터럽트 발생주기 시간(α)만큼 증가시키게 되고(I34,I44) 상기 증가된 값이 메모리(31)에 저장되어 있는 일정값(TCU) 이상인지의 여부를 판단하게 된다(I35,I45). 펄스신호 검출시점이 상태전환 지속인 경우에는 전환 전 상태의 지속시간을 확인하여 그 지속시간이 구간설정된 최저 발생주기 기준값(TCL)이하인지를 또한 판단하게 된다(I33,I43).
상기 판단결과 상기 지속시간(T1 또는 T2)이 도6의 t3∼t4,t9∼t10에서와 같이 최대 기준 펄스폭(TCU)보다 큰 값(TCU+a,TCU+b)이거나, 또는 t13∼t14와 같이 최소 기준 펄스폭(TCL)보다 작은 값(TCL-c)인 경우, 상기 중앙처리장치(11)는 이상판단된 펄스의 검출시점으로부터 일정 구간동안 '로우'가 지속되는 리셋신호를 타 중앙처리장치(12)에 인가하게 되고(I49), 이에 따라 이상발생된 타 중앙처리장치(12)는 상기 중앙처리장치(11)에 의해 정상상태로 초기화되며, 이와 동일한 방식으로, 상기 중앙처리장치(11)의 이상발생의 확인 및 초기화과정은 타 중앙처리장치(12)에 의해 전술한 바와 동일하게 수행되게 된다.
상기와 같이 구성되어 동작하는 본 발명에 따른 중앙처리장치의 자동 초기화장치는, 중앙처리장치에 의해 구동되는 프로그램에 의해 발생되는 주기적인 펄스신호로부터 중앙처리장치의 이상발생여부를 판단하고 이에 따라 상기 이상판단된 중앙처리장치가 초기화되도록 함으로써, 사용자의 개입이나 별도의 조작없이 자동으로 정상동작케 하여, 예약동작 등이 수행되지 않을 수 있는 중대한 장애를 사전에 감지하여 재설정할 수 있도록 하는 매우 편리하고 유용한 발명인 것이다.

Claims (1)

  1. 중앙처리장치를 포함하는 장치에 있어서,
    상기 중앙처리장치내에 프로그램에 의해 구현되어 주기적인 신호를 발생시키는 신호 발생수단;
    상기 주기신호의 펄스폭에 상응하는 신호값을 출력하는 신호변환수단; 및
    상기 신호값의 크기에 따라, 상기 중앙처리장치를 초기화시키는 제어수단을 구비하고,
    상기 신호변환수단은, 상기 신호 발생수단에서의 발진 신호의 레벨전환시마다 로우레벨의 퍽스를 생성출력하는 에지 검출수단; 및 상기 에지 검출수단으로부터 출력되는 신호를 적분하는 적분수단을 구비하며,
    상기 제어수단은, 상기 신호적분된 값을 기준값과 비교하는 비교수단; 및 상기 비교결과에 따라, 소정시간동안 초기화 신호를 생성출력하는 초기화수단을 구비하는 것을 특징으로 하는 중앙처리장치의 자동 초기화장치.
KR1019980027984A 1998-07-10 1998-07-10 중앙처리장치의자동초기화장치 KR100302496B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980027984A KR100302496B1 (ko) 1998-07-10 1998-07-10 중앙처리장치의자동초기화장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980027984A KR100302496B1 (ko) 1998-07-10 1998-07-10 중앙처리장치의자동초기화장치

Publications (2)

Publication Number Publication Date
KR20000008257A KR20000008257A (ko) 2000-02-07
KR100302496B1 true KR100302496B1 (ko) 2001-11-30

Family

ID=19543844

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980027984A KR100302496B1 (ko) 1998-07-10 1998-07-10 중앙처리장치의자동초기화장치

Country Status (1)

Country Link
KR (1) KR100302496B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100471079B1 (ko) * 2002-08-31 2005-03-10 삼성전자주식회사 마이크로 프로세서 리셋회로
KR102355004B1 (ko) * 2021-06-25 2022-01-25 (주)일렉콤 IoT 기반의 스마트 정류장안내단말기

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900007195Y1 (ko) * 1985-10-09 1990-08-11 시마노 고오교오 가부시기가이샤 낚시용 스피닝 리일의 드랙기구

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900007195Y1 (ko) * 1985-10-09 1990-08-11 시마노 고오교오 가부시기가이샤 낚시용 스피닝 리일의 드랙기구

Also Published As

Publication number Publication date
KR20000008257A (ko) 2000-02-07

Similar Documents

Publication Publication Date Title
US7590890B2 (en) Hot-swap power controller generating sequenced power-good signals
KR0135898B1 (ko) 냉각팬 동작 상태 판단장치
KR20030024619A (ko) 클록 감시 장치
US20030163766A1 (en) Microcontroller having an error detector detecting errors in itself as well
KR100302496B1 (ko) 중앙처리장치의자동초기화장치
US6081889A (en) Method of resetting a system
US4408328A (en) Microprogram control circuit
CN101751102B (zh) 开机信号产生装置
US5874839A (en) Timer apparatus
JPH07334392A (ja) リセット装置及び異常動作検出装置
KR20070012351A (ko) 전자 회로 장치 및 이 전자 회로 장치를 사전결정된 상태에이르게 하는 방법
KR940007930B1 (ko) 오동작을 제어할 수 있는 자동 리세트회로 및 방법
JPH01288934A (ja) ダブルマイコンシステムの暴走防止回路
KR200158932Y1 (ko) 중앙처리장치의 자동 초기화 장치
JPS5952324A (ja) 停電・復電検知回路
KR100287770B1 (ko) 전원 온/오프신호 발생장치
JPH01245322A (ja) マイクロプロセッサの停電制御回路
KR100208295B1 (ko) 클럭 감시장치
JPS60138625A (ja) Cpuリセツト回路
JPH027135A (ja) ウォッチドッグタイマ回路
KR890003479B1 (ko) 마이콤의 순간 정전 대비 방법
SU1575300A1 (ru) Автоматический выключатель с задержкой на выключение
JPS6115638Y2 (ko)
JPH04291610A (ja) マイクロコンピュータのリセット回路
SU1434504A1 (ru) Запоминающее устройство с сохранением информации при аварийном отключении питани

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040705

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee