KR100471079B1 - 마이크로 프로세서 리셋회로 - Google Patents

Abstract

본 발명은, 펄스신호를 출력하는 펄스출력단자와 리셋신호가 입력되는 리셋단자를 갖는 마이크로프로세서를 자동적으로 리셋하기 위한 마이크로프로세서 자동 리셋회로에 관한 것으로서, 리셋신호를 발생시켜 상기 리셋단자에 제공하는 리셋발생부와, 상기 펄스신호의 펄스폭을 감지하여 상기 펄스폭이 미리 설정된 크기 이상이면 상기 리셋발생부가 리셋신호를 발생하도록 제어하는 리셋제어부를 포함하는 것을 특징으로 한다. 이에 의하여, 마이크로프로세서의 오동작시 자동으로 리셋될 수 있다.

Description

마이크로 프로세서 리셋회로{reset circuit for microprocessor}

본 발명은 마이크로프로세서의 리셋회로에 관한 것으로서, 보다 상세하게는 마이크로프로세서의 오동작시 마이크로프로세서를 자동으로 리셋시킬 수 있는 회로에 관한 것이다.

일반적으로 PC본체 또는 모니터 등에 사용되는 단일 칩 형태의 마이크로프로세서는 도 4에 도시된 바와 같이, 전원입력단자(Vdd)를 통해 소정의 구동전원(Vdd)이 인가되면 소정의 디지털 제어신호를 출력하여 PC 본체 또는 모니터의 각부 작용을 제어하도록 되어 있다. 또한, 이 마이크로프로세서(101)는 상기 전원입력단자(Vdd)를 통해 소정의 구동전원이 인가된 후 저항 R1(111)과 캐패시터 C1(113)으로 이루어진 리셋회로(120)로부터 출력되는 리셋신호가 리셋단자(Reset)를 통해 인가되어야만 정상적인 제어신호를 출력하도록 되어 있다.

만약, 구동전원(Vdd)이 상기 마이크로프로세서로 처음 입력될 때 캐패시터 C1이 충전되어 있지 않았다면, 상기 마이크로프로세서의 리셋단자(Reset)에는 로우상태의 리셋신호가 인가되며, 이에 따라서, 상기 마이크로프로세서는 리셋된다. 또한, 상기 마이크로프로세서가 리셋된 후 소정의 시간이 흘러 상기 리셋회로의 캐패시터 C1이 구동전원(Vdd)레벨로 충전되면 상기 마이크로프로세서의 리셋단자(Reset)에는 하이상태의 리셋신호가 인가되며, 이 하이상태의 리셋신호가 인가됨과 동시에 상기 마이크로프로세서는 정상적인 제어신호를 출력한다. 즉, 상기 마이크로프로세서는 상기 구동전원이 전원공급단자(Vdd)로 인가됨과 동시에 액티브로우(Active Low)로 리셋된다.

그런데, 상기와 같이 액티브로우(Active Low)로 작동하는 마이크로프로세서의 리셋회로는 상기 마이크로프로세서의 소정 단자로 상기 구동전원(Vdd)을 초과하거나 급격히 변화시킬 수 있는 잡음 성분이 인가되는 경우, 상기 마이크로프로세서의 전원공급단자(Vdd)와 접지단자(GND) 사이에 이상전류가 흐르는 래치업(Latch up)현상이 발생하고, 상기 마이크로프로세서가 오동작하는 일이 발생할 경우, 이를 해소하기 위해서 구동전원(Vdd)을 완전차단해야 한다. 즉, PC본체나 모니터의 전원코드를 전원공급원의 콘센트로부터 뽑았다가 다시 꼽음으로써 상기 마이크로프로세서를 리셋시켜야 하는 번거로움이 있다.

따라서, 본 발명의 목적은, 마이크로프로세서의 오동작시 자동으로 리셋시킬 수 있는 마이크로프로세서의 리셋회로를 제공하는 것이다.

상기 목적은, 본 발명에 따라, 펄스신호를 출력하는 펄스출력단자와 리셋신호가 입력되는 리셋단자를 갖는 마이크로프로세서를 자동적으로 리셋하기 위한 마이크로프로세서 자동 리셋회로에 있어서, 리셋신호를 발생시켜 상기 리셋단자에 제공하는 리셋발생부와, 상기 펄스신호의 펄스폭을 감지하여 상기 펄스폭이 미리 설정된 크기 이상이면 상기 리셋발생부가 리셋신호를 발생하도록 제어하는 리셋제어부를 포함하는 것에 의해 달성된다.

여기서, 상기 리셋제어부는 카운터신호를 발생시키는 카운터신호발생부와, 상기 펄스신호의 하이/로우상태에 따라 교대로 구동되어 상기 카운터신호를 카운트하며, 카운트한 값이 소정 설정값에 도달하면 상기 리셋발생부에 하이신호를 출력하는 제1 및 제2카운터를 포함할 수 있다.

상기1 및 제2카운터 중 어느 하나와 상기 펄스출력단자의 사이에는 인버터가 개재되어 있는 것이 바람직하다.

이하에서는 첨부도면을 참조하여 본 발명에 대해 상세히 설명한다.

도 1은 본 발명에 따른 마이크로프로세서 리셋장치의 블록도이고, 도 2는 마이크로프로세서의 리셋장치의 상세 회로도이다. 이들 도면에 도시된 바와 같이, 본 발명에 따른 리셋회로는 마이크로프로세서(1)의 오동작 감지를 감지하여 리셋신호를 발생시키는 리셋제어부(10)와, 리셋제어부(10)에서 출력되는 리셋신호에 의해 구동되어 마이크로프로세서(1)의 리셋단자로 리셋신호를 제공하는 리셋발생부(5)로 구성된다.

리셋제어부(5)는 마이크로프로세서로부터 제공되는 펄스신호의 상태가 하이인지 로우인지에 따라 교대로 동작하는 제1 및 제2 카운터(13, 15)와, 제1 및 제2 카운터(13, 15)에 펄스형태의 카운터신호를 입력하는 카운터신호발생부(17)를 갖는다. 제1카운터(13)는 인버터(11)를 통해 마이크로프로세서(1)와 연결되고 제2카운터(15)는 마이크로프로세서(1)와 직접 연결된다.이러한 구성요소를 포함하여 리셋제어부(5)는 마이크로프로세서로부터 출력되는 펄스신호가 미리 설정된 크기 이상인 경우 리셋발생부(5)로 하이신호가 출력되도록 한다.여기서, 마이크로프로세서로부터 나오는 펄스의 신호폭은 제1 및 제2 카운터(13, 15)의 동작시간을 의미한다. 따라서, 카운터 신호발생부(17)로부터 출력되는 펄스의 주파수와 타이머에 미리 설정된 카운트 수에 따라, 펄스 신호폭과 비교될 미리 설정된 크기가 정해진다.

이에, 마이크로프로세서(1)가 정상동작 시에는 출력되는 펄스신호가 소정 주기로 하이/로우상태로 변환됨에 따라 제1 및 제2 카운터(13, 15)가 교대로 동작된다. 여기서, 마이크로프로세서(1)가 컴퓨터시스템에 마련되는 경우, 카운터신호발생부(17)로서, 수직 또는 수평동기신호를 출력하는 비디오카드를 이용하는 것이 효과적이다.

삭제

마이크로프로세서(1)가 정상동작 또는 오동작시 리셋회로의 동작과정을 서술하면 다음과 같다.

도 3a에 도시된 바와 같이, 마이크로프로세서(1)가 정상 동작시에는 일정 주기의 펄스신호가 발생되어 제1 및 제2 카운터(13, 15)로 입력된다. 마이크로프로세서로부터 제1 및 제2 카운터(13, 15)에 입력되는 신호는 제1 및 제2 카운터(13, 15)의 인에이블/디스에이블 단자에 입력된다. 그리고, 제1 및 제2 카운터(13, 15)는 카운터신호 발생부(17)로부터 입력되는 신호의 상승/하강 에지의 횟수를 카운트하는데, 마이크로프로세서(1)로부터의 펄스신호가 로우상태일 때만 동작되는 제1 카운터(13)와, 펄스신호가 하이상태일 때만 동작하는 제2카운터(15)는 마이크로프로세서로부터 출력되는 구형파에 의해 짧은 시간동안 동작하게 되고, 이 시간동안에는 미리 설정된 횟수를 카운트 할 수 없어 동작시에는 로우신호를 출력하고, 동작하지 않는 경우에는 어떠한 신호도 출력하지 않는다.

즉, 마이크로프로세서(1)의 펄스신호가 하이상태이면 인버터(11)에 의해 제1카운터(13)로 로우신호가 입력되어 제1카운터(13)의 동작은 정지상태가 되고, 제2 카운터(15)는 하이상태가 되어 동작한다. 이후에, 펄스신호가 로우상태가 되면 인버터(11)에 의해 제1카운터(13)로 하이신호가 입력되어 제1카운터(13)는 동작하고, 반대로 제2카운터(15)의 동작은 정지된다. 이와 같이, 마이크로프로세서(1)의 펄스신호가 주기적으로 하이, 로우로 변경되므로 제1카운터(13)와 제2카운터(15)가 일정 주기로만 동작하여 정상적인 카운팅이 이루어지지 않아 제1카운터(13)와 제2카운터(15)는 주기적으로 번갈아가며 로우상태의 신호만을 출력하게 된다. 이에 따라, 리셋제어부(10)의 출력신호가 로우일 때 리셋발생부(5)는 동작하지 않으므로, 마이크로프로세서(1)는 동작상태를 유지하게 된다.

한편, 도 3b에 도시된 바와 같이, 마이크로프로세서(1)가 비정상 동작시, 즉, 마이크로프로세서(1)가 래치(Latch)되거나 오동작시에는 마이크로프로세서(1)에서 일정 주기를 갖는 펄스신호가 아니라 하이상태(또는 로우상태)의 일정신호가 출력된다. 마이크로프로세서(1)에서 하이신호가 출력되면, 제1 카운터(13)의 동작은 정지되고, 제2카운터(15)가 카운터신호를 정상적으로 카운트한다. 여기서, 마이크로프로세서(1)로부터 나오는 펄스의 신호폭은 카운터(13, 15)의 동작시간을 의미한다. 따라서, 마이크로프로세서(1)에서 계속적으로 하이신호가 출력됨에 따라 제2 카운터(15)가 미리 설정된 카운터의 수를 카운팅할 수 있어 제2 카운터(15)의 출력단에서 하이신호를 출력한다. 제2카운터(15)에서 출력되는 하이신호에 의해 리셋발생부(5)로 동작되어 리셋발생부(5)에서 리셋신호가 발생되며 리셋신호에 의해 마이크로프로세서(1)는 리셋된다. 여기서, 카운터의 수는 타이머에 의해 미리 설정된다.

반대로, 마이크로프로세서(1)에서 로우신호가 출력되는 경우에는, 제1카운터(13)가 동작하여 카운팅을 한 후 출력단으로 하이신호를 출력하면, 하이신호에 의해 리셋발생부(5)가 구동되어 리셋신호가 발생되어 마이크로프로세서(1)가 초기화된다.

이와 같이, 마이크로프로세서(1)가 오동작을 하여 일정주기의 펄스신호를 출력하지 못하면, 제1 및 제2카운터(13, 15)의 출력신호에 의해 동작하는 리셋회로에 의해 마이크로프로세서(1)로 리셋신호가 입력된다.

여기서, 전술한 실시 예에서는 본 발명의 마이크로프로세서의 리셋장치가 컴퓨터시스템에 적용되는 것으로 서술하였으나, 마이크로프로세서가 장착되는 다른 전자기기에도 본 발명을 적용할 수 있다.

이러한 구성에 의하여, 마이크로프로세서에서 출력되는 신호의 하이/로우상태에 따라 교대로 동작하는 한 쌍의 카운터에 의해 발생되는 리셋신호에 의해 리셋발생부를 구동시켜 마이크로프로세서를 자동으로 리셋시킬 수 있다.

이상 설명한 바와 같이, 본 발명에 따르면, 마이크로프로세서의 오동작시 자동으로 리셋시킬 수 있는 마이크로프로세서의 리셋회로가 제공된다.

도 1은 본 발명에 따른 마이크로프로세서의 리셋회로의 블록도,

도 2는 마이크로프로세서의 상세한 리셋회로도,

도 3a 및 도 3b는 도 2의 리셋회로의 각 단자의 파형도,

도 4는 종래의 마이크로프로세서의 리셋회로도이다.

* 도면의 주요 부분에 대한 부호의 설명

1 : 마이크로프로세서 5 : 리셋발생부

10 : 리셋제어부 11 : 인버터부

13 : 제1 카운터 13 : 제2 카운터

17 : 카운터신호발생부

Claims (3)

1. 펄스신호를 출력하는 펄스출력단자와 리셋신호가 입력되는 리셋단자를 갖는 마이크로프로세서를 자동적으로 리셋하기 위한 마이크로프로세서 자동 리셋회로에 있어서,

   리셋신호를 발생시켜 상기 리셋단자에 제공하는 리셋발생부와,

   상기 펄스신호의 펄스폭을 감지하여 상기 펄스폭이 미리 설정된 크기 이상이면 상기 리셋발생부가 리셋신호를 발생하도록 제어하는 리셋제어부를 포함하는 것을 특징으로 하는 마이크로프로세서의 자동 리셋회로.
2. 제1항에 있어서,

   상기 리셋제어부는 카운터신호를 제공하는 카운터신호발생부와, 상기 펄스신호의 하이/로우상태에 따라 교대로 구동되어 상기 카운터신호를 카운트하며, 카운트한 값이 소정 설정값에 도달하면 상기 리셋발생부에 구동신호를 출력하는 제1 및 제2카운터를 포함하는 것을 특징으로 하는 마이크로프로세서의 자동 리셋회로.
3. 제2항에 있어서,

   상기1 및 제2카운터 중 어느 하나와 상기 펄스출력단자의 사이에는 인버터가 개재되어 있는 것을 특징으로 하는 마이크로프로세서의 자동리셋회로.