JP5085450B2 - パルス変調型光検出装置及びこれを備える電子機器 - Google Patents
パルス変調型光検出装置及びこれを備える電子機器 Download PDFInfo
- Publication number
- JP5085450B2 JP5085450B2 JP2008192238A JP2008192238A JP5085450B2 JP 5085450 B2 JP5085450 B2 JP 5085450B2 JP 2008192238 A JP2008192238 A JP 2008192238A JP 2008192238 A JP2008192238 A JP 2008192238A JP 5085450 B2 JP5085450 B2 JP 5085450B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- pulse
- pulse signal
- modulation type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Geophysics And Detection Of Objects (AREA)
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
Description
R’〔Ω〕<(15V−5V)/30mA (1)
このため、電源端子112とGND端子113とのショートが発生した時に、電源端子112からの電流制限が小さく、大量の電流を消費する問題がある。また、物体有りを検出し、電源端子112流入する発光パルス電流にパルスが生じることに伴い、電源端子112に印加される電圧は、15Vから5Vに電圧降下するので、動作上安定性に問題がある。
a2>{a1×(基本クロック信号の最大周期)/(基本クロック信号の最小周期)+2}×(基本クロック信号の最大周期)/(基本クロック信号の最小周期)
また、上記パルス変調型光検出装置では、上記パルス信号生成回路は、上記物体が有る場合の、上記基準パルス信号と上記状態パルス信号との間の、上記基本クロック信号のカウント数をa1とし、上記物体が無い場合の、上記基準パルス信号と上記状態パルス信号との間の、上記基本クロック信号のカウント数をa2とし、a1<a2の場合、以下に示す式を満足するようにパルス信号を生成してもよい。
a2>{a1×(基本クロック信号の最大周期)/(基本クロック信号の最小周期)+2}×(基本クロック信号の最大周期)/(基本クロック信号の最小周期)
これらの構成により、物体の有無により発生位置が変わる上記状態パルス信号それぞれにおいて、物体有り判定ゲートパルス信号の上記状態パルス信号と、物体無し判定ゲートパルス信号の上記状態パルス信号とが重なることない。よって、物体有り(光無し)状態と物体無し(光有り)とを判定することが可能となる。なお、上記基本クロック信号の最大周期と上記基本クロック信号の最小周期とは、製造工程におけるプロセス的なばらつきにより生じる。
c>{a2×(基本クロック信号の最大周期)/(基本クロック信号の最小周期)+1}×(基本クロック信号の最大周期)/(基本クロック信号の最小周期)
また、上記パルス変調型光検出装置では、上記基準パルス信号から次の周期のヘッダーパルス信号までのカウント数cは、以下に示す式を満足してもよい。
c>{a2×(基本クロック信号の最大周期)/(基本クロック信号の最小周期)+1}×(基本クロック信号の最大周期)/(基本クロック信号の最小周期)
これらの構成により、上記基本クロック信号の周波数におけるバラツキが最も大きい条件において、上記インターフェース回路が物体有無状態を判定する時間よりも上記カウント数cを遅くすることが可能となるので、物体有無状態を判定することが可能となる。
b11<a1×基本クロック信号の周波数の最小幅/基本クロック信号の周波数の最大幅
b12>a1×基本クロック信号の周波数の最大幅/基本クロック信号の周波数の最小幅
カウント数b21のカウント終了からカウント数b22のカウント終了までの上記物体無し判定ゲートパルス信号にパルスが生じる時に、上記カウント数a2が、以下に示す各式を満足してもよい。
b21<a2×基本クロック信号周波数の最小幅/基本クロック信号周波数の最大幅
b22>a2×基本クロック信号周波数の最大幅/基本クロック信号周波数の最小幅
入力される上記状態パルスが、上記物体有り判定ゲートパルス信号または物体無し判定ゲートパルス信号と同期することにより、上記インターフェース回路は、物体有り(光無し)状態と物体無し(光有り)とを判定することができる。
(放電電流)/(充電電流)≧(ヘッダーパルス信号のパルス幅)/(ヘッダーパルス信号から次の信号までの幅)
これにより、上記ヘッダー検出回路は、上記ヘッダーパルス信号のみを検出することが可能となる。
ヘッダーパルス信号の最大パルス幅<ショートを検出するのに必要な最小時間
これにより、上記第2シャットダウン回路が誤動作することなく、上記抵抗成分を介したショート状態を検出し、上記第2シャットダウン回路が動作することが可能となる。
b11<a1×基本クロック信号周波数の最小幅/基本クロック信号周波数の最大幅 (1)
b12>a1×基本クロック信号周波数の最大幅/基本クロック信号周波数の最小幅 (2)
物体無し判定ゲートパルス信号の設定方法は、基準パルス信号36と状態パルス信号37との間のクロック信号のカウント数をa2、カウント数b21のカウント終了からカウント数b22のカウント終了までの判定ゲートパルス信号の幅をW2とすると、カウント数a2が、以下に示す(3)式及び(4)式を満足する場合、物体無しの状態であると判定される。
b21<a2×基本クロック信号周波数の最小幅/基本クロック信号周波数の最大幅 (3)
b22>a2×基本クロック信号周波数の最大幅/基本クロック信号周波数の最小幅 (4)
インターフェース回路3が有する判定ゲートは、まず図3(a)の、信号処理回路(パルス信号生成回路)17により生成される物体有り(光無し)状態の発光パルス信号におけるカウント数a1と、図3(b)の、信号処理回路(パルス信号生成回路)17により生成される物体無し(光有り)状態の発光パルス信号におけるカウント数a2とに基づいて、(1)式〜(4)式を満足するカウント数b11、b12、b21、b22を設計する。
a2>{a1×(基本クロック信号の最大周期)/(基本クロック信号の最小周期)+2}×(基本クロック信号の最大周期)/(基本クロック信号の最小周期) (5)
さらに発光パルス信号の基準パルス信号36から次の周期のヘッダーパルス信号38までのカウント数cは、基本クロック信号の周波数におけるバラツキが最も大きい条件において、インターフェース回路3が物体有無状態を判定する時間よりも遅くなくてはいけないので、以下に示す(6)式を満足する必要がある。
c>{a2×(基本クロック信号の最大周期)/(基本クロック信号の最小周期)+1}×(基本クロック信号の最大周期)/(基本クロック信号の最小周期) (6)
なお、物体有り状態の発光パルス信号の状態パルス信号37が、物体無し状態の発光パルス信号の状態パルス信号37よりも遅いタイミングで立ち上がっても良い。この場合、図3(a)は、物体無し(光有り)状態の発光パルス信号の波形図となり、図3(b)は、物体有り(光無し)状態の発光パルス信号の波形図となり、図3(f)は、物体無し判定ゲートパルス信号の波形図となり、図3(g)は、物体有り判定ゲートパルス信号の波形図となる。
(放電電流)/(充電電流)≧(ヘッダーパルス信号のパルス幅)/(ヘッダーパルス信号から次の信号までの幅)(7)
インターフェース回路3は、ヘッダーパルス信号35を基準として、カウンタをスタートする必要があるため、ヘッダーパルス信号35のみを検出する必要がある。基準パルス信号36及び状態パルス信号37を検出せずにヘッダーパルス信号35のみを検出するために、ヘッダーパルス信号35は、基準パルス信号36及び状態パルス信号37よりもパルス幅を大きくし、積分回路27を用いてヘッダーパルス信号35のみを検出する。
ヘッダーパルス信号の最大パルス幅<ショート状態を検出するのに必要な最小時間(8)
なお、上記シャットダウン回路は、第1ショート検出用コンパレータ回路62、第2ショート検出用コンパレータ回路63及び積分回路64を備えている。
2 パルス変調型光検出デバイス
3、43、61 インターフェース回路
4 バイアス電流端子
5 発光素子
6 受光素子
7 ダミーPD
8 アンプ
9 ダミーアンプ
10、11、54〜59 抵抗
12、13 キャパシタ
14 コンパレータ回路
15 定電圧回路
16 クロック発生回路(第1発振回路)
17 信号処理回路(パルス信号生成回路)
18 電流源回路
19、21、40 GND端子
20 バイアス電流供給端子
22 バイアス電流検出回路
23 基準電圧発生回路
24 定電圧回路
25 ヘッダー検出用コンパレータ回路(第1コンパレータ回路)
26 信号検出用コンパレータ回路(第2コンパレータ回路)
27 積分回路(第1積分回路)
28 微分回路
29 クロック発生回路(第2発振回路)
30 信号処理回路
31 出力回路
32、39 電源端子
33 信号出力端子
34 外部電源
35、38 ヘッダーパルス信号
36 基準パルス信号
37 状態パルス信号
41 入力端子
42 出力端子
44 オープン検出用コンパレータ回路(断線検出回路)
45 ショート検出用コンパレータ回路(ショート検出回路)
46 電源電圧低下検出用コンパレータ回路(電源電圧低下検出回路)
47 ロジック反転用コンパレータ回路(出力ロジック反転回路)
48 出力イネーブル用コンパレータ回路(イネーブル回路)
49 異常信号処理回路
50 異常信号用出力回路
51 異常信号出力端子
52 ロジック反転用端子
53 出力イネーブル端子
60、65 チャンネルユニットブロック
62 第1ショート検出用コンパレータ回路(第1ショート検出回路)
63 第2ショート検出用コンパレータ回路(第2ショート検出回路)
64 積分回路(第2積分回路)
66 4bitカウンタ回路
67〜71 SRフリップフロップ
72〜74 ANDゲート
75、76 3入力ANDゲート
77 同期パルス生成回路
C1 キャパシタ
CK、CLR 入力
I バイアス電流
I3 定電流源
Q、バーQ 出力
Q0〜Q3 カウント信号
Q0 下1桁信号
Q81〜Q87、Q90 PNPトランジスタ
Q88、Q89、Q91〜Q94 NPNトランジスタ
R リセット入力
R’ 抵抗値
S セット入力
W1、W2 判定ゲートパルス信号の幅
a1、a2、b11、b12、b21、b22、c、c1 カウント数
Claims (20)
- 基本クロック信号を生成する第1発振回路、上記基本クロック信号に基づいて同期タイミングパルス信号を生成するパルス信号生成回路、及び検出すべき物体による上記同期タイミングパルス信号に同期したパルス光の反射光、または物体によって遮断されなかった上記パルス光を受光する受光素子を有するパルス変調型光検出回路、並びに上記パルス光を投光する発光素子を有するパルス変調型光検出デバイスと、
上記発光素子と上記パルス変調型光検出回路とにバイアス電流を供給するインターフェース回路であって、第2発振回路、上記バイアス電流におけるパルス成分を電圧変換し、電圧信号として出力するバイアス電流検出回路、上記電圧信号を積分する第1積分回路、上記第1積分回路から出力される信号に含まれる、上記電圧信号のヘッダーパルス信号を検出するヘッダー検出回路、上記電圧信号を微分する微分回路、上記微分回路から出力される、微分された上記電圧信号を検出する信号検出回路、上記ヘッダー検出回路及び上記信号検出回路から出力される信号に基づき上記パルス変調型光検出デバイスの物体検出状態を判定する信号処理回路、並びに上記判定の結果を、電圧信号または電流信号として出力する、出力回路及び出力端子を有するインターフェース回路とを備え、
上記パルス信号生成回路は、上記発光素子を介して上記インターフェース回路のバイアス電流検出回路に接続される電源ラインと、電気的に接地されたグランドラインとの2ラインのみで上記インターフェース回路と接続されることを特徴とするパルス変調型光検出装置。 - 上記パルス信号生成回路は、
上記ヘッダーパルス信号と
物体の有無を判定する状態パルス信号とを1周期に発生し、
物体の有無における状態によって上記状態パルス信号の発生位置が変動することを特徴とする請求項1に記載のパルス変調型光検出装置。 - 上記パルス信号生成回路は、
上記ヘッダーパルス信号、基準パルス信号及び物体の有無を判定する状態パルス信号を1周期に発生し、
物体の有無における状態によって上記状態パルス信号の発生位置が変動することを特徴とする請求項1に記載のパルス変調型光検出装置。 - 上記ヘッダーパルス信号は、上記状態パルス信号に対して2倍以上の整数倍のパルス幅であることを特徴とする請求項2に記載のパルス変調型光検出装置。
- 上記ヘッダーパルス信号は、上記基準パルス信号及び上記状態パルス信号に対して2倍以上の整数倍のパルス幅であることを特徴とする請求項3に記載のパルス変調型光検出装置。
- 上記パルス信号生成回路は、上記物体が有る場合に、ヘッダーパルス信号の立下りから状態パルス信号の立上りまでのカウント数より1引いたカウント数をa1とし、
上記物体が無い場合に、ヘッダーパルス信号の立下りから状態パルス信号の立上りまでのカウント数より1引いたカウント数をa2とし、a1<a2の場合、以下に示す式を満足するようにパルス信号を生成することを特徴とする請求項2に記載のパルス変調型光検出装置。
a2>{a1×(基本クロック信号の最大周期)/(基本クロック信号の最小周期)+2}×(基本クロック信号の最大周期)/(基本クロック信号の最小周期) - 上記パルス信号生成回路は、上記物体が有る場合の、上記基準パルス信号と上記状態パルス信号との間の、上記基本クロック信号のカウント数をa1とし、上記物体が無い場合の、上記基準パルス信号と上記状態パルス信号との間の、上記基本クロック信号のカウント数をa2とし、a1<a2の場合、以下に示す式を満足するようにパルス信号を生成することを特徴とする請求項3に記載のパルス変調型光検出装置。
a2>{a1×(基本クロック信号の最大周期)/(基本クロック信号の最小周期)+2}×(基本クロック信号の最大周期)/(基本クロック信号の最小周期) - 上記ヘッダーパルス信号から次の周期のヘッダーパルス信号までのカウント数cは、以下に示す式を満足することを特徴とする請求項6に記載のパルス変調型光検出装置。
c>{a2×(基本クロック信号の最大周期)/(基本クロック信号の最小周期)+1}×(基本クロック信号の最大周期)/(基本クロック信号の最小周期) - 上記基準パルス信号から次の周期のヘッダーパルス信号までのカウント数cは、以下に示す式を満足することを特徴とする請求項7に記載のパルス変調型光検出装置。
c>{a2×(基本クロック信号の最大周期)/(基本クロック信号の最小周期)+1}×(基本クロック信号の最大周期)/(基本クロック信号の最小周期) - 上記第2発振回路は、上記基本クロック信号と同一の周期を有するクロック信号を生成し、
上記信号処理回路は、上記状態パルス信号が物体有りを示すか物体無しを示すか判定するための、物体有り判定ゲートパルス信号及び物体無し判定ゲートパルス信号を生成し、
カウント数b11のカウント終了からカウント数b12のカウント終了まで上記物体有り判定ゲートパルス信号にパルスが生じる時に、上記カウント数a1が、以下に示す各式を満足し、
b11<a1×基本クロック信号の周波数の最小幅/基本クロック信号の周波数の最大幅
b12>a1×基本クロック信号の周波数の最大幅/基本クロック信号の周波数の最小幅
カウント数b21のカウント終了からカウント数b22のカウント終了までの上記物体無し判定ゲートパルス信号にパルスが生じる時に、上記カウント数a2が、以下に示す各式を満足することを特徴とする請求項7に記載のパルス変調型光検出装置。
b21<a2×基本クロック信号の周波数の最小幅/基本クロック信号の周波数の最大幅
b22>a2×基本クロック信号の周波数の最大幅/基本クロック信号の周波数の最小幅 - 上記第1積分回路は、上記第1積分回路の出力とグランドとの間にキャパシタを有し、
上記キャパシタの充電電流と記キャパシタの放電電流との間に以下に示す式が成立することを特徴とする請求項1に記載のパルス変調型光検出装置。
(放電電流)/(充電電流)≧(ヘッダーパルス信号のパルス幅)/(ヘッダーパルス信号から次の信号までの幅) - 上記インターフェース回路は、
上記発光素子と上記パルス変調型光検出回路への上記バイアス電流の供給ラインが断線したことを検出する断線検出回路と、
上記断線時に異常検出信号を出力するための、異常信号処理回路及び異常信号出力回路を備えていることを特徴とする請求項1に記載のパルス変調型光検出装置。 - 上記インターフェース回路は、
上記発光素子と上記パルス変調型光検出回路への上記バイアス電流の供給ラインがショートしたことを検出するショート検出回路を備え、
上記異常信号出力回路は、上記ショート時に異常検出信号を出力することを特徴とする請求項12に記載のパルス変調型光検出装置。 - 上記インターフェース回路は、
上記バイアス電流の供給ラインの電圧と、上記インターフェース回路内の第1基準電圧とを比較し、上記バイアス電流の供給ラインがショートしたことを検出する第1ショート検出回路と、
上記ショート時に上記バイアス電流の供給をシャットダウンする第1シャットダウン回路を備えていることを特徴とする請求項12に記載のパルス変調型光検出装置。 - 上記インターフェース回路は、
上記電圧信号を積分する第2積分回路と、
上記第2積分回路から出力される信号と、上記インターフェース回路内の第2基準電圧とを比較し、上記バイアス電流の供給ラインがショートしたことを検出する第2ショート検出回路と、
上記ショート時に上記バイアス電流の供給をシャットダウンする第2シャットダウン回路を備えていることを特徴とする請求項14に記載のパルス変調型光検出装置。 - 上記第2ショート検出回路が、上記ショートを検出するのに必要な最小時間は以下に示す式を満足することを特徴とする請求項15に記載のパルス変調型光検出装置。
ヘッダーパルス信号の最大パルス幅<ショートを検出するのに必要な最小時間 - 上記インターフェース回路は、
上記インターフェース回路に外部電源から供給される電源電圧が低下したことを検出する電源電圧低下検出回路を備え、
上記異常信号出力回路は、上記電源電圧の低下時に異常検出信号を出力することを特徴とする請求項12に記載のパルス変調型光検出装置。 - 上記インターフェース回路は、
上記信号処理回路及び上記異常信号処理回路の出力ロジックを反転する出力ロジック反転回路を備えていることを特徴とする請求項12に記載のパルス変調型光検出装置。 - 上記インターフェース回路は、
上記信号処理回路及び上記異常信号処理回路から出力される信号を固定するイネーブル回路を備えていることを特徴とする請求項12に記載のパルス変調型光検出装置。 - 請求項1〜19のいずれか1項に記載のパルス変調型光検出装置を備えることを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008192238A JP5085450B2 (ja) | 2008-07-25 | 2008-07-25 | パルス変調型光検出装置及びこれを備える電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008192238A JP5085450B2 (ja) | 2008-07-25 | 2008-07-25 | パルス変調型光検出装置及びこれを備える電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010032249A JP2010032249A (ja) | 2010-02-12 |
JP5085450B2 true JP5085450B2 (ja) | 2012-11-28 |
Family
ID=41736914
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008192238A Expired - Fee Related JP5085450B2 (ja) | 2008-07-25 | 2008-07-25 | パルス変調型光検出装置及びこれを備える電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5085450B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5043052B2 (ja) * | 2009-01-29 | 2012-10-10 | シャープ株式会社 | パルス変調型光検出装置及びこれを備える電子機器 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62253219A (ja) * | 1986-06-24 | 1987-11-05 | Sankusu Kk | 光電スイツチ |
JPH06132801A (ja) * | 1992-10-15 | 1994-05-13 | Omron Corp | 光電スイッチ |
JP4339300B2 (ja) * | 2005-11-01 | 2009-10-07 | シャープ株式会社 | パルス変調型光検出装置及び電子機器 |
-
2008
- 2008-07-25 JP JP2008192238A patent/JP5085450B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010032249A (ja) | 2010-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPWO2008004445A1 (ja) | 保護装置、その保護方法、その信号処理方法及びその電気量検出方法 | |
TWI420816B (zh) | 具有製程與溫度補償之輸出緩衝器 | |
US6838655B2 (en) | Photoelectric proximity switch | |
JP5107137B2 (ja) | バイアス電流検出電源回路 | |
EP0206334B1 (en) | Photoelectronic switch | |
JP5085450B2 (ja) | パルス変調型光検出装置及びこれを備える電子機器 | |
US7110226B2 (en) | Regulator protection circuit and power supply apparatus incorporating it | |
US6982408B2 (en) | Photo-detecting method and photo-detecting device with varying modulation frequency | |
US6148055A (en) | Counter and a revolution stop detection apparatus using the counter | |
US9842480B2 (en) | Alarm processing circuit | |
JP5043052B2 (ja) | パルス変調型光検出装置及びこれを備える電子機器 | |
JP4926893B2 (ja) | パルス変調型光検出装置 | |
US7443927B2 (en) | Signal detector | |
JP3704560B2 (ja) | 多光軸投光器 | |
US6919741B2 (en) | Clock down sensor | |
TWI714363B (zh) | 用於供電晶片的電源下降重置電路以及電源下降重置訊號產生方法 | |
JP3062265B2 (ja) | 光電スイッチ | |
WO2019187556A1 (ja) | 光電センサ及び多光軸光電センサ | |
JP3834443B2 (ja) | 光送信器および光伝送装置 | |
KR100471079B1 (ko) | 마이크로 프로세서 리셋회로 | |
JP2011176398A (ja) | 発振停止検出回路 | |
JP2012090156A (ja) | パルス変調型光検出装置及び電子機器 | |
KR100915532B1 (ko) | 방사선 감시기의 판독 회로 | |
US20050201452A1 (en) | Signal detector | |
JP2003101395A (ja) | 光センサ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100826 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120807 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120905 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5085450 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150914 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |