JP4339300B2 - パルス変調型光検出装置及び電子機器 - Google Patents

Description

本発明は、発光素子からパルス変調された光を投光し物体の有無を検出するパルス変調型光検出装置及び電子機器に関する。

従来から、クロックパルス信号に基づいて生成されて変調周期を有する発光パルスに応じてパルス変調したパルス光を投射し、発光素子と受光素子との前を通過する対象物体により反射されたパルス光の受光の有無に基づいて対象物体の有無を検出する反射型パルス変調型光検出装置が広く使われている。また、発光素子と受光素子との間を通過する対象物体によって、発光素子から受光素子へ向かうパルス光が遮断されることによるパルス光の受光の有無に基づいて対象物体の有無を検出する透過型パルス変調型光検出装置も広く使用されている。

図１０は従来技術の光検出装置９００の構成を示すブロック図であり、図１１は光検出装置９００に設けられた発光パルス生成回路９０３と信号処理回路９１４との詳細な構成を説明するためのブロック図であり、図１２は光検出装置９００の動作を説明するためのタイミングチャートである。

光検出装置９００は、発振回路９０２を備えている。発振回路９０２は、クロックパルス信号Ｓ９０１を生成して、発光パルス生成回路９０３に供給する。発光パルス生成回路９０３は。発振回路９０２から供給されたクロックパルス信号Ｓ９０１を変調して、変調周期ｔ９０１及びパルス幅ｗ９０３を有する発光パルスｐ９０１を含む発光パルス信号Ｓ９０２を生成し、発光素子駆動回路９０７に供給する。発光素子駆動回路９０７は、発光パルス生成回路９０３から供給された発光パルス信号Ｓ９０２に基づいて発光素子９０８を駆動し、発光素子９０８は、パルス変調されたパルス光９０９を投射する。

このパルス変調されたパルス光９０９は、発光素子９０８と受光素子９１１との前を通過する対象物体９１０によって反射されて受光素子９１１に入射する。従って、周囲に外乱光等がなければ、受光素子９１１に入射するパルス光９０９は物体Ａの通過に応じてオン／オフされることになる。

受光素子９１１は、対象物体９１０によって反射されたパルス光９０９を光電変換して受光パルス信号Ｓ９０３を生成し、アンプ９１２に供給する。アンプ９１２は、受光素子９１１から供給された受光パルス信号Ｓ９０３を増幅して判定回路９１３に供給する。判定回路９１３は、アンプ９１２により増幅された受光パルス信号Ｓ９０３を波形成形し、判定信号Ｓ９０４を生成して信号処理回路９１４に供給する。信号処理回路９１４は、判定回路９１３から供給された判定信号Ｓ９０４に基づいてハイまたはローの信号を出力回路９１９に出力する。

発光パルス生成回路９０３は、４段バイナリーカウンタ９０４を有している。４段バイナリーカウンタ９０４には、直列に結合されたフリップフロップ９０５ａ・９０５ｂ・９０５ｃ・９０５ｄが設けられている。発光パルス生成回路９０３は、４段バイナリーカウンタ９０４からの各出力に基づいて発光パルス信号Ｓ９０２を生成するタイミング回路９０６をさらに有している。

信号処理回路９１４は、判定回路９１３から供給された判定信号Ｓ９０４をラッチするラッチ回路９１５と、タイミング回路９０６によって生成された発光パルス信号Ｓ９０２に基づいて、ラッチ回路９１５の出力の状態を検出する状態検出回路９１６と、状態検出回路９１６の状態検出結果に基づいてハイまたはローの信号を出力回路９１９に出力する３段シフトレジスタ９１７とを有している。３段シフトレジスタ９１７には、直列に連結されたフリップフロップ９１８ａ・９１８ｂ・９１８ｃが設けられている。

タイミング回路９０６は、４段バイナリーカウンター９０４のフリップフロップ９０５ａ・９０５ｂ・９０５ｃ・９０５ｄによってそれぞれ分周された分周パルス信号Ｑ９０５ａ・Ｑ９０５ａ＿・Ｑ９０５ｂ・Ｑ９０５ｂ＿・Ｑ９０５ｃ・Ｑ９０５ｃ＿・Ｑ９０５ｄ・Ｑ９０５ｄ＿を組み合せて、クロックパルス信号Ｓ９０１の基本クロック２^４個（＝１６個）で１周期（＝変調周期ｔ９０１）とし、１周期中１回の発光タイミング（１／（２^４）Ｄｕｔｙ（＝１／１６Ｄｕｔｙ＝パルス幅ｗ９０３））を有する発光パルス信号Ｓ９０２を生成する。

タイミング回路９０６は、この発光パルス信号Ｓ９０２を発光素子駆動回路９０７に供給する。また発光タイミングを示すパルス幅ｗ９０３に対応する期間を同期タイミングとし、発光タイミング以外の期間を非同期タイミングとして発光パルス信号Ｓ９０２を信号処理回路９１４へ供給する。

外乱光が無く、また、発光素子９０８から投射したパルス光も受光素子９１１に入射していない場合には、判定回路９１３から出力された判定信号Ｓ９０４が信号処理回路９１４に入力され、判定信号Ｓ９０４の同期タイミングにパルス信号がないので状態検出回路９１６は、信号無し，ノイズ無しと判断し、３段シフトレジスタ９１７の各フリップフロップ９１８ａ・９１８ｂ・９１８ｃからのシフトレジスタ出力信号Ｑ９１８ａ・Ｑ９１８ｂ・Ｑ９１８ｃはローである。このように、外乱光が無く、判定信号Ｓ９０４の同期タイミングにパルス信号がない限り、信号処理回路９１４からローレベルの信号が出力される。

外乱光が無く、発光素子９０８から投射されたパルス光が対象物体９１０によって反射されて受光素子９１１に入射する場合には、判定回路９１３からの判定信号Ｓ９０４が信号処理回路９１４に入力され、判定信号Ｓ９０４の同期タイミングにパルス信号があるので、判定信号Ｓ９０４はラッチ回路９１５によってラッチされ、状態検出回路９１６によって、信号有り，ノイズ無しと判断され、シフトレジスタ９１７のシフトレジスタ出力信号Ｑ９１８ａ・Ｑ９１８ｂ・Ｑ９１８ｃは３段分順送りされてローからハイに変化し、出力回路９１９へハイレベルの信号が送られる。このように、外乱光が無く、判定信号Ｓ９０４の同期タイミングにパルス信号がある限り、信号処理回路９１４からハイレベルの信号が出力される。
特開平６−２０９２５０号公報（平成６年（１９９４）７月２６日公開）

光変調型検出装置に対しては低消費電流化の要望があるが、光変調型検出装置の全消費電流に占めるＬＥＤ等の発光素子に流れる電流の割合は大きい。一方でノイズ光が発光素子に入射しても誤動作し難くする為、発光素子のＳ／Ｎを落とさないようにする必要があり、発光素子にはある程度以上の電流値を流さなくてはならないため、発光素子の低消費電流化が困難であるという問題がある。

また、外乱光誤検知防止やイタズラ防止の為に、１変調周期中に複数回の発光タイミングを設定する場合、ＬＥＤ等の発光素子に流れる電流が増大してしまい、発光素子の低消費電流化がさらに困難になるという問題がある。

特許文献１には、光電スイッチが物体等を検知する状態を検出起動回路によって検出し、物体等が検出される可能性がなければ発振回路の発振周期を長い周期Ｔ１とし、物体検知の可能性があればこれより短い周期Ｔ２として発光素子の消費電流を削減する構成が開示されている。

しかしながら、物体等が検出される可能性がない期間においては、依然として消費電流が大きいため、消費電流の低減が不十分であるという問題がある。

本発明は、上記の問題点に鑑みてなされたものであり、その目的は、消費電流を低減したパルス変調型光検出装置及び電子機器を提供することにある。

本発明に係るパルス変調型光検出装置は、上記課題を解決するために、クロックパルス信号に基づいて生成されて変調周期を有する発光パルスに応じてパルス変調したパルス光を投射し、対象物体の通過に応じた前記パルス光の受光の有無に基づいて前記対象物体の有無を検出するパルス変調型光検出装置であって、前記変調周期は、前記発光パルスが生じる発光期間と、前記発光期間以外の非発光期間とを含み、前記発光期間における前記クロックパルス信号のパルス幅を前記非発光期間におけるパルス幅よりも短くしたことを特徴とする。

この特徴により、発光期間におけるクロックパルス信号のパルス幅を非発光期間におけるパルス幅よりも短くしたので、パルス幅を短くしたクロックパルス信号に基づいて生成される発光パルスのパルス幅も短くなる。このため、発光パルスに応じてパルス変調したパルス光を投射する発光素子に電流が流れる時間が短くなる。従って、発光素子に流れる電流値を小さくしてパルス光のＳ／Ｎ比を落とすことなく、発光素子の消費電流を低減することができる。その結果、消費電流を低減したパルス変調型光検出装置を提供することができる。

本発明のパルス変調型光検出装置では、前記発光期間における前記クロックパルス信号のパルス幅のｋ倍が（ｋは２以上の整数）、前記変調周期と異なっていることが好ましい。

上記構成によれば、発光期間におけるクロックパルス信号のパルス幅を読み取られたとしても、読み取ったパルス幅に基づいて変調周期を求めることはできない。このため、対象物体としてコイン、玉を検出するためにパルス変調型光検出装置をアミューズメント機器等の電子機器に搭載した場合に、変調周期に基づいてアミューズメント機器の動作を解明し、不正を働こうとするイタズラ行為を防止することができる。

本発明のパルス変調型光検出装置では、前記クロックパルス信号を生成する発振回路と、前記発振回路によって生成された前記クロックパルス信号に基づいて前記発光パルスを生成する発光パルス生成回路とを備え、前記発光パルス生成回路は、前記クロックパルス信号を分周した分周パルス信号を生成するｎ段バイナリカウンタ（ｎは２以上の整数）と、前記ｎ段バイナリカウンタによって生成された前記分周パルス信号に基づいて前記発光パルスを生成するタイミング回路とを含み、前記発振回路は、前記ｎ段バイナリカウンタによって生成された前記分周パルス信号に基づいて、前記クロックパルス信号のパルス幅を変更することが好ましい。

上記構成によれば、簡単な構成によって、発光パルスが生成される発光期間におけるクロックパルス信号のパルス幅を非発光期間におけるパルス幅よりも短くすることができる。

本発明のパルス変調型光検出装置では、前記発振回路は、前記ｎ段バイナリカウンタのｎ段目のフリップフロップが出力する分周パルス信号に基づいて、前記パルス幅を変更することが好ましい。

上記構成によれば、簡単な構成によって、発光パルスが生成される発光期間におけるクロックパルス信号のパルス幅を非発光期間におけるパルス幅よりも短くすることができる。

本発明のパルス変調型光検出装置では、前記対象物体により反射された前記パルス光を受光して受光パルスを生成する受光素子と、前記受光素子によって生成された前記受光パルスに基づく信号をカウントして前記対象物体の有無を検出する信号処理回路とをさらに備え、前記発振回路は、前記信号処理回路によるカウント結果に応じて、前記クロックパルス信号のパルス幅を変更することが好ましい。

上記構成によれば、信号処理回路によるカウント結果に応じて、クロックパルス信号のパルス幅を変更するので、信号処理回路によるカウントが完了して対象物体を検知した状態における発光期間のパルス幅を、カウントが完了しておらず対象物体を非検知の状態における発光期間のパルス幅よりも、さらに短くすることができる。

本発明のパルス変調型光検出装置では、前記発光パルスは、１変調周期において複数回生成されることが好ましい。

上記構成によれば、１変調周期において前記発光パルスは、複数回生成されるので、パルス光が１変調周期に複数回投射される。このため、パルス光が１変調周期に１回投射される構成よりも誤動作しにくくなり、パルス変調型光検出装置の信頼性が向上する。

本発明に係る電子機器は、本発明に係るパルス変調型光検出装置を備えていることを特徴とする。

この特徴により、発光期間におけるクロックパルス信号のパルス幅を非発光期間におけるパルス幅よりも短くしたので、パルス幅を短くしたクロックパルス信号に基づいて生成される発光パルスのパルス幅も短くなる。このため、発光パルスに応じてパルス変調したパルス光を投射する発光素子に電流が流れる時間が短くなり、発光素子に流れる電流値を小さくしてパルス光のＳ／Ｎ比を落とすことなく、発光素子およびパルス変調型光検出装置の消費電流を低減することができる。その結果、消費電流を低減した電子機器を提供することができる。

本発明に係るパルス変調型光検出装置は、以上のように、発光期間におけるクロックパルス信号のパルス幅を非発光期間におけるパルス幅よりも短くしたので、パルス幅を短くしたクロックパルス信号に基づいて生成される発光パルスのパルス幅も短くなる。このため、発光パルスに応じてパルス変調したパルス光を投射する発光素子に電流が流れる時間が短くなる。従って、発光素子に流れる電流値を小さくしてパルス光のＳ／Ｎ比を落とすことなく、発光素子の消費電流を低減することができる。その結果、消費電流を低減したパルス変調型光検出装置を提供することができるという効果を奏する。

（実施の形態１）
本発明の一実施形態について図１ないし図４に基づいて説明すると以下の通りである。図１は実施の形態１に係る光検出装置１の構成を示すブロック図であり、図２は光検出装置１に設けられた発光パルス生成回路３と信号処理回路１４との詳細な構成を説明するためのブロック図であり、図３は光検出装置１に設けられた発振回路２の構成を示す回路図であり、図４は光検出装置１の動作を説明するためのタイミングチャートである。

実施の形態１の光検出装置１は、１変調周期ｔ１中に１回の発光タイミング（発光パルスｐ１）を有し、３段シフトレジスタ１７で３変調周期連続して同期した場合にハイレベルまたはローレベルの信号を出力し、かつ１変調周期ｔ１中にクロックパルス信号Ｓ１のパルス幅が変化する（パルス幅ｗ１・ｗ２）。また、実施の形態１では外乱光が無いものとして説明する。

光検出装置１は、発振回路２を備えている。発振回路２は、クロックパルス信号Ｓ１を生成して、発光パルス生成回路３に供給する。発光パルス生成回路３は。発振回路２から供給されたクロックパルス信号Ｓ１を変調して、変調周期ｔ１及びパルス幅ｗ３を有する発光パルスｐ１を含む発光パルス信号Ｓ２を生成し、発光素子駆動回路７に供給する。発光素子駆動回路７は、発光パルス生成回路３から供給された発光パルス信号Ｓ２に基づいて発光素子８を駆動し、発光素子８は、パルス変調されたパルス光９を投射する。

このパルス変調されたパルス光９は、発光素子８と受光素子１１との前を通過する対象物体１０によって反射されて受光素子１１に入射する。従って、周囲に外乱光等がなければ、受光素子１１に入射するパルス光９は対象物体１０の通過に応じてオン／オフされることになる。

受光素子１１は、対象物体１０によって反射されたパルス光９を光電変換して受光パルス信号Ｓ３を生成し、アンプ１２に供給する。アンプ１２は、受光素子１１から供給された受光パルス信号Ｓ３を増幅して判定回路１３に供給する。判定回路１３は、アンプ１２により増幅された受光パルス信号Ｓ３を波形成形し判定信号Ｓ４を生成して信号処理回路１４に供給する。信号処理回路１４は、判定回路１３から供給された判定信号Ｓ４に基づいてハイまたはローの信号を出力回路１９に出力する。

発光パルス生成回路３は、４段バイナリーカウンタ４を有している。４段バイナリーカウンタ４には、直列に結合されたフリップフロップ５ａ・５ｂ・５ｃ・５ｄが設けられている。発光パルス生成回路３は、４段バイナリーカウンタ４からの各出力に基づいて発光パルス信号Ｓ２を生成するタイミング回路６をさらに有している。

信号処理回路１４は、判定回路１３から供給された判定信号Ｓ４をラッチするラッチ回路１５と、タイミング回路６によって生成された発光パルス信号Ｓ２に基づいて、ラッチ回路１５の出力の状態を検出する状態検出回路１６と、状態検出回路１６の状態検出結果に基づいてハイまたはローの信号を出力回路１９に出力する３段シフトレジスタ１７とを有している。３段シフトレジスタ１７には、直列に連結されたフリップフロップ１８ａ・１８ｂ・１８ｃが設けられている。

タイミング回路６は、４段バイナリーカウンター４のフリップフロップ５ａ・５ｂ・５ｃ・５ｄによってそれぞれ分周された分周パルス信号Ｑ５ａ・Ｑ５ａ＿・Ｑ５ｂ・Ｑ５ｂ＿・Ｑ５ｃ・Ｑ５ｃ＿・Ｑ５ｄ・Ｑ５ｄ＿を組み合せてクロックパルス信号Ｓ１の基本クロック２^４個（＝１６個）で１周期（＝変調周期ｔ９０１）とし、１周期中１回の発光タイミング（１／（２^４）Ｄｕｔｙ（＝１／１６Ｄｕｔｙ＝パルス幅ｗ３））を有する発光パルス信号Ｓ２を生成する。

タイミング回路６は、この発光パルス信号Ｓ２を発光素子駆動回路７に供給する。また発光タイミングを示すパルス幅ｗ３に対応する期間を同期タイミングとし、発光タイミング以外の期間を非同期タイミングとして発光パルス信号Ｓ２を信号処理回路１４へ供給する。

４段バイナリーカウンター４の４段目のフリップフロップ５ｄからの分周パルス信号Ｑ５ｄは、１変調周期ｔ１の中央においてローレベルからハイレベルに反転する。また、フリップフロップ５ｄからの分周パルス信号Ｑ５ｄ＿は、１変調周期ｔ１の中央においてハイレベルからローレベルに反転する。このような分周パルス信号Ｑ１Ｄまたは分周パルス信号Ｑ１Ｄ＿を発振回路２へ入力し、発光パルスｐ１がある１変調周期ｔ１の前半（１〜８基本クロックの期間（発光期間ｔ２））を短いパルス幅ｗ１で発振させ、発光パルスｐ１が無い１変調周期ｔ１の後半（９〜１６基本クロックの期間（非発光期間ｔ３））を長いパルス幅ｗ２で発振させる。

外乱光が無く、また、発光素子８から投射したパルス光も受光素子１１に入射していない場合には、判定回路１３から出力された判定信号Ｓ４が信号処理回路１４に入力され、判定信号Ｓ４の同期タイミングにパルス信号がないので状態検出回路１６は、信号無し，ノイズ無しと判断し、３段シフトレジスタ１７の各フリップフロップ１８ａ・１８ｂ・１８ｃからのシフトレジスタ出力信号Ｑ１８ａ・Ｑ１８ｂ・Ｑ１８ｃはローである。このように、外乱光が無く、判定信号Ｓ４の同期タイミングにパルス信号がない限り、信号処理回路１４からローレベルの信号が出力される。

外乱光が無く、発光素子８から投射されたパルス光が対象物体１０によって反射されて受光素子１１に入射する場合には、判定回路１３からの判定信号Ｓ４が信号処理回路１４に入力され、判定信号Ｓ４の同期タイミングにパルス信号があるので、判定信号Ｓ４はラッチ回路１５によってラッチされ、状態検出回路１６によって、信号有り，ノイズ無しと判断され、シフトレジスタ１７のシフトレジスタ出力信号Ｑ１８ａ・Ｑ１８ｂ・Ｑ１８ｃは３段分順送りされてローからハイに反転し、出力回路１９へハイレベルの信号が送られる。このように、外乱光が無く、判定信号Ｓ４の同期タイミングにパルス信号がある限り、信号処理回路１４からハイレベルの信号が出力される。

ここで誤動作防止及びイタズラ防止の為、発光パルスｐ１がある発光期間ｔ２における短いクロックパルス幅ｗ１は
［クロックパルス幅ｗ１］×［ｋ］≠［１変調周期ｔ１］、
ｋは２以上の整数、
とし、クロックパルス幅ｗ１から変調周期ｔ１を読み取られないようにする。

図３を参照して、発振回路２の詳細な構成を説明する。発振回路２は、図３に示すように、コンデンサＣ１０１を充放電させるための定電流Ｉ１０１を供給する定電流源と、定電流Ｉ１０２を供給する定電流源とのを２個の定電流源とを備えている。そして、上記発振回路２は、発光パルス生成回路３の４段バイナリーカウンタ４に設けられたフリップフロップ５ｄから出力される分周パルス信号Ｑ１Ｄ＿の状態に応じて上記２個の定電流源をそれぞれオン／オフし、これにより２個の発振周波数を選択的に切り替えることができるようにしている。

発振回路２には、図３に示すように、コンデンサＣ１０１が、コンパレータＣＯＭＰ１０１の反転入力端子とグランドとの間に設けられている。コンパレータＣＯＭＰ１０１の非反転入力端子には、定電圧Ｖｓとグランドとの間にこの順に直列に接続された抵抗Ｒ１０１・Ｒ１０２・Ｒ１０３における抵抗Ｒ１０１とＲ１０２との間の接続点が接続されている。上記コンパレータＣＯＭＰ１０１は、その出力端子がトランジスタＱＮ１０３・ＱＮ１０４・ＱＮ１０５のベースにそれぞれ接続され、これらのトランジスタＱＮ１０３・ＱＮ１０４・ＱＮ１０５をそれぞれオン／オフする。

上記コンデンサＣ１０１が充電されていないときは、上記コンパレータＣＯＭＰ１０１の反転入力端子の電圧は、上記抵抗Ｒ１０１とＲ１０２との間の接続点の電圧よりも小さいので、上記コンパレータＣＯＭＰ１０１の出力端子からはハイレベルの信号が出力される。これに伴って、上記トランジスタＱＮ１０５がオンするので、トランジスタＱＮ１０６はオフし、上記コンパレータＣＯＭＰ１０１の非反転入力端子に供給される電圧の最大値Ｖｍａｘは、
Ｖｍａｘ＝｛（Ｒ１０２＋Ｒ１０３）×Ｖｓ｝／（Ｒ１０１＋Ｒ１０２＋Ｒ１０３）、
となる。ここで、Ｖｓは上記発振回路２内の定電圧である。

上記コンデンサＣ１０１は、後述するように、定電流（Ｉ１０１＋Ｉ１０２）もしくは定電流Ｉ１０１によって、コンパレータＣＯＭＰ１０１の反転入力端子の電圧が上記Ｖｍａｘに達するまで充電される。上記反転入力端子の電圧が上記Ｖｍａｘを超えると、上記コンパレータＣＯＭＰ１０１の出力端子からはローレベルの信号が出力される。これに伴って、トランジスタＱＮ１０５はオフするので、トランジスタＱＮ１０６はオンし、上記コンパレータＣＯＭＰ１０１の非反転入力端子に供給される電圧の最小値Ｖｍｉｎは、
Ｖｍｉｎ＝（Ｒ１０２×Ｖｓ）／（Ｒ１０１＋Ｒ１０２＋Ｒ１０３）＋Ｖｓａｔ（ＱＮ１０６）、
となる。ここで、Ｖｓａｔ（ＱＮ１０６）は、トランジスタＱＮ１０６の飽和電圧を表し、その値は０．１Ｖ以下である。

また、上記コンパレータＣＯＭＰ１０１の出力はローレベルであるので、トランジスタＱＮ１０３はオフし、カレントミラー回路を構成するトランジスタＱＮ１０１及びＱＮ１０２はそれぞれオンする。これに伴って、トランジスタＱＮ１０２は、トランジスタＱＰ１０３及びＱＰ１０６からの定電流（Ｉ１０１＋Ｉ１０２）もしくは定電流Ｉ１０１と、上記コンデンサＣ１０１に充電された電荷とを、（Ｉ１０１＋Ｉ１０２）もしくはＩ１０１により上記非反転入力端子の電圧がＶｍｉｎに達するまで引き抜くことになる。上記動作により、上記発振回路２の発振周波数ｆｏは、
ｆｏ＝（Ｉ１０１＋Ｉ１０２）／｛２×Ｃ１０１×（Ｖｍａｘ−Ｖｍｉｎ）｝、
となる。なお、本実施の形態においては、上記トランジスタＱＮ１０１とＱＮ１０２とのエミッタ面積比は１：２に設定されている。

発光パルス生成回路３の４段バイナリーカウンタ４に設けられたフリップフロップ５ｄからの分周パルス信号Ｑ１Ｄ＿からハイレベルの信号が上記発振回路２内のトランジスタＱＮ１０７のベースに供給されると、トランジスタＱＮ１０７はオンし、トランジスタＱＮ１０８がオフするので、定電流Ｉ１０２はトランジスタＱＮ１１０へ流れる。これにより、トランジスタＱＮ１１０とカレントミラー回路を構成するトランジスタＱＮ１０９に定電流Ｉ１０２が流れると共に、互いにカレントミラー回路を構成するトランジスタＱＰ１０４・ＱＰ１０５・ＱＰ１０６に定電流Ｉ１０２が流れる。また、互いにカレントミラー回路を構成するトランジスタＱＰ１０１・ＱＰ１０２・ＱＰ１０３には、常時、定電流Ｉ１０１が流れているので、上記コンデンサＣ１０１の充放電は、定電流（Ｉ１０１＋Ｉ１０２）によって行われることになる。このとき上記振回路１０の発振周波数ｆｏ１０１は以下のようになる。

ｆｏ１０１＝（Ｉ１０１＋Ｉ１０２）／｛２×Ｃ１０１×（Ｖｍａｘ−Ｖｍｉｎ）｝、
これに対して、発光パルス生成回路３の４段バイナリーカウンタ４に設けられたフリップフロップ５ｄからの分周パルス信号Ｑ１Ｄ＿からローレベルの信号が上記発振回路２内のトランジスタＱＮ１０７のベースに供給されると、トランジスタＱＮ１０７はオフし、トランジスタＱＮ１０８がオンするので、定電流Ｉ１０２はトランジスタＱＮ１０８へ流れる。これにより、トランジスタＱＮ１０９及びＱＮ１１０はオフする。これに伴って、互いにカレントミラー回路を構成するトランジスタＱＰ１０４・ＱＰ１０５・ＱＰ１０６がオフする。一方、互いにカレントミラー回路を構成するトランジスタＱＰ１０１・ＱＰ１０２・ＱＰ１０３には、常時、定電流Ｉ１０１が流れている。その結果、上記コンデンサＣ１０１の充放電は、定電流Ｉ１０１のみによって行われることになる。このとき上記発振回路２の発振周波数ｆｏ１０２は以下のようになる。

ｆｏ１０２＝（Ｉ１０１）／｛２×Ｃ１０１×（Ｖｍａｘ−Ｖｍｉｎ）｝、
以上のように、上記コンデンサＣ１０１の充放電に係る定電流の大きさが（Ｉ１０１＋Ｉ１０２）のときは、トランジスタＱＮ１０４のコレクタから引き出された出力端子（ｆｏｕｔ）から出力される信号の発振周波数が速くなり、上記コンデンサＣ１０１の充放電に係る定電流の大きさが（Ｉ１０１）のときは、トランジスタＱＮ１０４のコレクタから引き出された出力端子（ｆｏｕｔ）から出力される信号の発振周波数が遅くなる。

実施の形態１では、発光素子８と受光素子１１との前を通過する対象物体１０により反射されたパルス光の受光の有無に基づいて対象物体１０の有無を検出する反射型の光検出装置１の例を示したが、本発明はこれに限定されない。発光素子と受光素子との間を通過する対象物体によって、発光素子から受光素子へ向かうパルス光が遮断されることによるパルス光の受光の有無に基づいて対象物体の有無を検出する透過型の光検出装置に対しても本発明を適用することができることは、当業者であれば容易に理解することができる。

また、実施の形態１では、１変調周期ｔ１の前半に発光パルスｐ１を有する例を説明したが、本発明はこれに限定されない。１変調周期ｔ１の後半に発光パルスｐ１があっても良い。この場合、発光パルスｐ１のある１変調周期ｔ１の後半のクロックパルス幅ｗ２を短く、発光パルスｐ１の無い前半のクロックパルス幅ｗ１を長く設定する。

また、分周パルス信号Ｑ５ｄがローのときに、クロックパルス信号Ｓ１の周波数を早くする例を示しているが、本発明はこれに限定されない。分周パルス信号Ｑ５ｄがハイのときに、クリックパルス信号Ｓ１の周波数を早くするように構成してもよい。

また上記した実施の形態１のバイナリカウンタ４は４段であり、４段目から分周パルス信号を取り出して発振回路２を制御しているが、本発明はこれに限定されない。４段以外の、ｎ段バイナリーカウンターでも問題無い（ｎは２以上の整数）。分周パルス信号を取り出す段数も最終段のｎ段目ではなくてもよく、発光パルスｐ１がクロックパルス幅が短い期間に存在していればいいので、ｎ−１段目、ｎ−２段目のフリップフロップから分周パルス信号を取り出して発振回路に入力してもよい。

（実施の形態２）
図５は実施の形態２に係る光検出装置１００の構成を示すブロック図であり、図６は光検出装置１００に設けられた発光パルス生成回路３と信号処理回路１４との詳細な構成を説明するためのブロック図であり、図７は光検出装置１００に設けられた発振回路１１０の構成を示す回路図であり、図８は光検出装置１００に設けられた発振制御回路２０の構成を説明するための回路図であり、図９は光検出装置１００の動作を説明するためのタイミングチャートである。実施の形態１において前述した構成要素と同一の構成要素には同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。

実施の形態２では、１変調周期ｔ１中に２個の発光パルスｐ１を有し、３段シフトレジスタ１７で３周期連続同期した場合にハイまたはローの信号を出力し、かつ１変調周期ｔ１中にクロックパルス信号Ｓ１０１の基本クロックパルス幅が変化する。また、信号処理回路１４に設けられた３段シフトレジスタ１７のフリップフロップ１８ａ・１８ｂ・１８ｃからそれぞれ出力されるシフトレジスタ出力信号Ｑ１８ａ・Ｑ１８ｂ・Ｑ１８ｃがローからハイに変わる途中及びシフトレジスタ出力信号Ｑ１８ａ・Ｑ１８ｂ・Ｑ１８ｃがハイからローへ変わる途中にもクロックパルス信号Ｓ１０１の基本クロックパルス幅が変化する。また、外乱光は無いものとして説明する。

光検出装置１００は、発振制御回路２０を備えている。発振制御回路２０は、３段シフトレジスタ１７のフリップフロップ１８ｂからのシフトレジスタ出力信号Ｑ１８ｂと、４段バイナリカウンタ４のフリップフロップ５ｄからの分周パルス信号Ｑ５ｄとに基づいて、発振周波数切替信号ｆｃ＿１・ｆｃ＿２・ｆｃ＿３を生成して発振回路１１０に供給する。発振回路１１０は、発振制御回路２０から供給された発振周波数切替信号ｆｃ＿１・ｆｃ＿２・ｆｃ＿３に基づいて、クロックパルス信号Ｓ１０１の発振周波数を切り替える。

４段バイナリーカウンター４の４段目のフリップフロップ５ｄからの分周パルス信号Ｑ５ｄは、１変調周期ｔ１の中央においてローからハイに反転する。また、フリップフロップ５ｄからの分周パルス信号Ｑ５ｄ＿は、１変調周期ｔ１の中央においてハイからローに反転する。この分周パルス信号Ｑ５ｄまたは分周パルス信号Ｑ５ｄ＿を発振制御回路２０へ入力し、さらに発振制御回路２０から発振回路１１０へ入力し、発光パルスｐ１がある１変調周期ｔ１の前半期間（１〜８基本クロック（発光期間ｔ２））を短いパルス幅ｗ１で発振させ、１変調周期ｔ１の後半期間（９〜１６基本クロック（非発光期間ｔ３））を長いパルス幅ｗ２で発振させる。

外乱光が無く、発光素子８から投射したパルス光９も受光素子１１に入射していない場合には、判定回路１３からの判定信号Ｓ１０４が信号処理回路１４に入力され、同期タイミングにパルス信号がないので状態検出回路１６により、信号無し，ノイズ無しと判断され、３段シフトレジスタ１７の出力はローである。このように、外乱光が無く、同期信号もない限り、信号処理回路１４からローが出力される。

外乱光が無く発光素子８から投射されたパルス光９が対象物体１０によって反射されて受光素子１１に入射する場合には、判定回路１３からの判定信号Ｓ１０４が信号処理回路１４に入力され、パルス信号が同期タイミングにあるのでラッチ回路１５によりラッチされ、状態検出回路１６によって信号有り，ノイズ無しと判断され、３段シフトレジスタ１７のフリップフロップ１８ａ・１８ｂ・１８ｃは、３段分順送りされて、ローからハイに反転し、出力回路１９へハイレベルの信号が送られる。

ここで３段シフトレジスタ１７の２段目のフリップフロップ１８ｂからのシフトレジスタ出力信号Ｑ１８ｂまたはシフトレジスタ出力信号Ｑ１８ｂ＿を発振制御回路２０に入力し、発振制御回路２０からの発振周波数切替信号ｆｃ＿１・ｆｃ＿２・ｆｃ＿３を発振回路１１０に入力してクロックパルス信号Ｓ１０１のクロックパルス幅を変える。外乱光が無く、パルス信号がある限り、信号処理回路１４からハイレベルの信号が出力される。また、外乱光が無く受光素子１１にパルス光が入射した状態からパルス光がなくなる場合も上記と同様に、状態検出回路１６からの信号に応じて３段シフトレジスタ１７のフリップフロップ１８ａ・１８ｂ・１８ｃからのシフトレジスタ出力信号Ｑ１８ａ・Ｑ１８ｂ・Ｑ１８ｃは順次ローになり、３段シフトレジスタ１７の２段目のフリップフロップ１８ｂからのシフトレジスタ出力信号Ｑ１８ｂまたはＱ１８ｂ＿が発振制御回路２０に入力され、発振制御回路２０からの発振周波数切替信号ｆｃ＿１・ｆｃ＿２・ｆｃ＿３を発振回路１１０に入力し、クロックパルス信号Ｓ１０１のクロックパルス幅を変更する。ここで、対象物体１０の非検知状態でのパルス幅ｗ１を長く、検知状態でのパルス幅ｗ１０３を短くする。

図７を参照して、発振回路１１０の構成を詳細に説明する。発振回路１１０には、図７に示すように、発光パルス生成回路３の４段バイナリーカウンタ４に設けられたフリップフロップ５ｄからの分周パルス信号Ｑ５Ｄ＿の状態と、信号処理回路１４に設けられた３段シフトレジスタ１７の２段目のフリップフロップ１８ｂからのシフトレジスタ出力信号Ｑ１８ｂ・Ｑ１８ｂ＿とによって決まる発振制御回路２８からの発振周波数切替信号ｆｃ＿１・ｆｃ＿２・ｆｃ＿３が入力される。

発振回路１１０は、図７のコンデンサＣ２０１を充放電させるための定電流Ｉ２０１・Ｉ２０２・Ｉ２０３・Ｉ２０４をそれぞれ供給する４個の定電流源を備えており、発振制御回路２０からの発振周波数切替信号ｆｃ＿１・ｆｃ＿２・ｆｃ＿３により、上記４個の定電流源をそれぞれオン／オフし、これにより４個の発振周波数を選択的に切り替えることができるようにしている。

上記発振回路１１０においては、図７に示すように、上記コンデンサＣ２０１が、コンパレータＣＯＭＰ２０１の反転入力端子とグランドとの間に設けられている。上記コンパレータＣＯＭＰ２０１の非反転入力端子には、定電圧Ｖｓとグランドとの間にこの順に直列に接続された抵抗Ｒ２０１・Ｒ２０２・Ｒ２０３における抵抗Ｒ２０１とＲ２０２との間の接続点が接続されている。上記コンパレータＣＯＭＰ２０１は、その出力端子がトランジスタＱＮ２０３・ＱＮ２０４・ＱＮ２０５のベースにそれぞれ接続され、これらのトランジスタＱＮ２０３・ＱＮ２０４・ＱＮ２０５をそれぞれオン／オフする。

上記コンデンサＣ２０１が充電されていないときは、上記コンパレータＣＯＭＰ２０１の反転入力端子の電圧は、上記抵抗Ｒ２０１と抵抗Ｒ２０２との間の接続点の電圧よりも小さいので、上記コンパレータＣＯＭＰ２０１の出力端子からはハイレベルの信号が出力される。これに伴って、上記トランジスタＱＮ２０５がオンするので、トランジスタＱＮ２０６はオフし、上記コンパレータＣＯＭＰ２０１の非反転入力端子に供給される電圧の最大値Ｖｍａｘは、
Ｖｍａｘ＝｛（Ｒ２０２＋Ｒ２０３）×Ｖｓ｝／（Ｒ２０１＋Ｒ２０２＋Ｒ２０３）、
となる。ここで、Ｖｓは上記発振回路１１０内の定電圧である。上記コンデンサＣ２０１は、後述するように、定電流Ｉ２０１・Ｉ２０２・Ｉ２０３・Ｉ２０４の組み合わせによって、コンパレータＣＯＭＰ２０１の反転入力端子の電圧が上記Ｖｍａｘに達するまで充電される。上記反転入力端子の電圧が上記Ｖｍａｘを超えると、上記コンパレータＣＯＭＰ２０１の出力端子からはローレベルの信号が出力される。これに伴って、トランジスタＱＮ２０５はオフするので、トランジスタＱＮ２０６はオンし、上記コンパレータＣＯＭＰ２０１の非反転入力端子に供給される電圧の最小値Ｖｍｉｎは、
Ｖｍｉｎ＝（Ｒ２０２×Ｖｓ）／（Ｒ２０１＋Ｒ２０２＋Ｒ２０３）＋Ｖｓａｔ（ＱＮ２０６）、
となる。ここで、Ｖｓａｔ（ＱＮ２０６）は、トランジスタＱＮ２０６の飽和電圧を表し、その値は０．１Ｖ以下である。また、上記コンパレータＣＯＭＰ２０１の出力はローレベルであるので、トランジスタＱＮ２０３はオフし、カレントミラー回路を構成するトランジスタＱＮ２０１・ＱＮ２０２はそれぞれオンする。これに伴って、トランジスタＱＮ２０２は、上記コンデンサＣ２０１に充電された電荷を、後述するように定電流Ｉ２０１・Ｉ２０２・Ｉ２０３・Ｉ２０４の組み合わせによって、コンパレータＣＯＭＰ２０１の非反転入力端子の電圧がＶｍｉｎに達するまで引き抜くことになる。上記動作により、上記発振回路１１０の発振周波数ｆｏは、
ｆｏ＝（Ｉ２０１＋Ｉ２０２＋Ｉ２０３＋Ｉ２０４）／｛２×Ｃ２０１×（Ｖｍａｘ−Ｖｍｉｎ）｝、
となる。なお、本実施の形態においては、上記トランジスタＱＮ２０１・ＱＮ２０２のエミッタ面積比は１：２に設定されている。発振制御回路２０からの発振周波数切替信号ｆｃ＿１・ｆｃ＿２・ｆｃ＿３が例えばｆｃ＿１：ハイ、ｆｃ＿２：ロー、ｆｃ＿３：ローのとき、上記発振回路１１０はトランジスタＱＮ２０７はオンし、トランジスタＱＮ２０８がオフし、トランジスタＱＮ２１１はオフし、トランジスタＱＮ２１２がオンし、トランジスタＱＮ２１５はオフし、トランジスタＱＮ２１６がオンするので、定電流Ｉ２０２はトランジスタＱＮ２１０へ、定電流Ｉ２０３はトランジスタＱＮ２１２へ流れ、定電流Ｉ２０４はトランジスタＱＮ２１６へ流れる。

これにより、トランジスタＱＮ２１０とカレントミラー回路を構成するトランジスタＱＮ２０９に定電流Ｉ２０２が流れると共に、互いにカレントミラー回路を構成するトランジスタＱＰ２０４・ＱＰ２０５・ＱＰ２０６に定電流Ｉ２０２が流れる。一方トランジスタＱＮ２１３・ＱＮ２１７はオフし、また、トランジスタＱＰ２０１・ＱＰ２０２・ＱＰ２０３には、常時、定電流Ｉ２０１が流れているので、上記コンデンサＣ２０１の充放電は、定電流（Ｉ２０１＋Ｉ２０２）によって行われることになる。このとき上記発振回路１１０の発振周波数ｆｏ２０１は以下のようになる。

ｆｏ２０１＝（Ｉ２０１＋Ｉ２０２）／｛２×Ｃ２０１×（Ｖｍａｘ−Ｖｍｉｎ）｝、
ここで発振制御回路２０には、図８に示すように、発光パルス生成回路３の４段バイナリーカウンタ４のフリップフロップ５ｄからの分周パルス信号Ｑ５ｄ＿と、信号処理回路１４の３段シフトレジスタ１７のフリップフロップ１８ｂからのシフトレジスタ出力信号Ｑ１８ｂ・Ｑ１８ｂ＿が入力される。発振制御回路２０は、ＮＡＮＤ素子Ｇ１・Ｇ２とインバータＧ３・Ｇ４とから構成され、前記分周パルス信号Ｑ５ｄ＿、シフトレジスタ出力信号Ｑ１８ｂ・Ｑ１８ｂ＿の組合せにより表１に示すような発振周波数切替信号ｆｃ＿１・ｆｃ＿２・ｆｃ＿３を発振回路１１０へ出力する。

また、そのとき発振周波数切替信号ｆｃ＿１・ｆｃ＿２・ｆｃ＿３に応じて、上記と同様に定電流Ｉ２０１・Ｉ２０２・Ｉ２０３・Ｉ２０４は表１のようにな組合せでオン、オフしコンデンサＣ２０１を充放電する。このとき上記発振回路１１０の発振周波数ｆｏ２０１・ｆｏ２０２・ｆｏ２０３・ｆｏ２０４は以下のようになる。

ｆｏ２０１＝（Ｉ２０１＋Ｉ２０２）／｛２×Ｃ２０１×（Ｖｍａｘ−Ｖｍｉｎ）｝
ｆｏ２０２＝（Ｉ２０１）／｛２×Ｃ２０１×（Ｖｍａｘ−Ｖｍｉｎ）｝
ｆｏ２０３＝（Ｉ２０１＋Ｉ２０３＋Ｉ２０４）／｛２×Ｃ２０１×（Ｖｍａｘ−Ｖｍｉｎ）｝
ｆｏ２０４＝（Ｉ２０１＋Ｉ２０３）／｛２×Ｃ２０１×（Ｖｍａｘ−Ｖｍｉｎ）｝
実施の形態２では、１変調周期ｔ１中の発光パルスｐ１を２つとして説明したが、本発明はこれに限定されない。１変調周期ｔ１を構成するクロックパルス信号Ｓ１０１のベースクロック回数が許す限り発光パルスｐ１は３個以上あっても問題なく、発光パルスｐ１の個数が多いほうが誤動作しにくくなる。但し、発光素子８を駆動する回数は発光パルスｐ１の個数と同数であり、１変調周期ｔ１中の発光パルスｐ１の個数が多くなるほど消費電流が増大する。

また、実施の形態２では、３段シフトレジスタ１７の２段目のフリップフロップ１８ｂからシフトレジスタ出力信号Ｑ１８ｂを取り出して発振制御回路２０に入力しているが、本発明はこれに限定されない。シフトレジスタは３段以外のｎ段であっても問題ない（ｎは２以上の整数）。レイアウト面積と応答速度が許容する限りシフトレジスタの段数は、多い方が誤動作しにくい。

本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

本発明は、発光素子からパルス変調された光を投光し物体の有無を検出するパルス変調型光検出装置及び電子機器に適用でき、特に複写機、プリンター等ＦＡ，ＯＡ機器、及び、コインや、玉検出等のアミューズメント機器などの電子機器に用いると好適である。

実施の形態１に係る光検出装置の構成を示すブロック図 上記光検出装置に設けられた発光パルス生成回路と信号処理回路との詳細な構成を説明するためのブロック図 上記光検出装置に設けられた発振回路の構成を示す回路図 上記光検出装置の動作を説明するためのタイミングチャート 実施の形態２に係る光検出装置の構成を示すブロック図 上記光検出装置に設けられた発光パルス生成回路と信号処理回路との詳細な構成を説明するためのブロック図 上記光検出装置に設けられた発振回路の構成を示す回路図 上記光検出装置に設けられた発振制御回路の構成を説明するための回路図 上記光検出装置の動作を説明するためのタイミングチャート 従来技術の光検出装置の構成を示すブロック図 上記光検出装置に設けられた発光パルス生成回路と信号処理回路との詳細な構成を説明するためのブロック図 上記光検出装置の動作を説明するためのタイミングチャート

符号の説明

１ 光検出器
２ 発振回路
３ 発光パルス生成回路
４ ｎ段バイナリカウンタ
５ａ、５ｂ、５ｃ、５ｄ フリップフロップ
６ タイミング回路
８ 発光素子
９ パルス光
１０ 対象物体
１１ 受光素子
１４ 信号処理回路
ｓ１ クロックパルス信号
ｓ２ 発光パルス信号
ｓ３ 受光パルス信号
ｐ１ 発光パルス
ｐ３ 受光パルス
ｗ１、ｗ２ パルス幅
ｔ１ 変調周期
ｔ２ 発光期間
ｔ３ 非発光期間
Ｇ５ａ、Ｑ５ｂ、Ｑ５ｃ、Ｑ５ｄ 分周パルス

Claims (3)

1. クロックパルス信号に基づいて生成されて変調周期を有する発光パルスに応じてパルス変調したパルス光を投射し、対象物体の通過に応じた前記パルス光の受光の有無に基づいて前記対象物体の有無を検出するパルス変調型光検出装置であって、
   前記変調周期は、前記発光パルスが生じる発光期間と、前記発光期間以外の非発光期間とを含み、
   前記発光期間における前記クロックパルス信号のパルス幅を前記非発光期間におけるパルス幅よりも短くしており、
   前記発光期間における前記クロックパルス信号のパルス幅のｋ倍が（ｋは２以上の整数）、前記変調周期と異なっていることを特徴とするパルス変調型光検出装置。
2. クロックパルス信号に基づいて生成されて変調周期を有する発光パルスに応じてパルス変調したパルス光を投射し、対象物体の通過に応じた前記パルス光の受光の有無に基づいて前記対象物体の有無を検出するパルス変調型光検出装置であって、
   前記変調周期は、前記発光パルスが生じる発光期間と、前記発光期間以外の非発光期間とを含み、
   前記発光期間における前記クロックパルス信号のパルス幅を前記非発光期間におけるパルス幅よりも短くしており、
   前記クロックパルス信号を生成する発振回路と、
   前記発振回路によって生成された前記クロックパルス信号に基づいて前記発光パルスを生成する発光パルス生成回路とを備え、
   前記発光パルス生成回路は、前記クロックパルス信号を分周した分周パルス信号を生成するｎ段バイナリカウンタ（ｎは２以上の整数）と、
   前記ｎ段バイナリカウンタによって生成された前記分周パルス信号に基づいて前記発光パルスを生成するタイミング回路とを含み、
   前記発振回路は、前記ｎ段バイナリカウンタによって生成された前記分周パルス信号に基づいて、前記クロックパルス信号のパルス幅を変更するものであり、
   前記対象物体により反射された前記パルス光を受光して受光パルスを生成する受光素子と、
   前記受光素子によって生成された前記受光パルスに基づく信号をカウントして前記対象物体の有無を検出する信号処理回路とをさらに備え、
   前記発振回路は、前記信号処理回路によるカウント結果に応じて、前記クロックパルス信号のパルス幅を変更することを特徴とするパルス変調型光検出装置。
3. 請求項１または２記載のパルス変調型光検出装置を備えたことを特徴とする電子機器。

Images