JP2005260752A - パルス発生回路、および、それを用いた光検出装置 - Google Patents

Abstract

【課題】 複数の定電流源を設けてクロックパルスの周期を変更する構成と同様に、クロックパルスの周期を複数の値のいずれかに変更できるにも拘わらず、当該構成よりも回路素子数の少ないパルス発生回路を実現する。
【解決手段】 単一の定電流源２２が、複数の抵抗Ｒ１…からなる抵抗網３１の入出力端子間の抵抗値に応じた電流値の定電流Ｉを出力している。また、切り換え回路３２は、周波数制御信号ｆ＿ｖに応じて、当該抵抗網３１の入出力端子および当該抵抗網３１を構成する抵抗Ｒ１・Ｒ２の間の接続を切り換えて、抵抗網３１の入出力端子間の抵抗値を変更する。これにより、コンデンサ２１の充放電電流が変更され、クロックパルスｆ＿ｏｕｔの周期が変更される。
【選択図】 図１

Description

本発明は、回路素子数が少ないにも拘わらず、出力するクロックパルスの周期を変更可能なパルス発生回路、および、それを用いた光検出装置に関するものである。

従来から、発光素子からパルス変調された光を投光して物体の有無を検出する光検出装置は、例えば、紙センサや球検出センサなどとして広く使用されている。例えば、後述する特許文献１に記載の光検出装置では、例えば、図４に示すように、発光素子駆動回路１０３が、発振回路１０１からのクロックパルスｆ＿ｏｕｔに基づいて、発光素子１０４をパルス駆動しており、これにより、パルス変調されたパルス光が当該発光素子１０４から図示しない検出領域に投光されている。

ここで、物体Ｓが上記検出領域にあると、上記パルス光は、上記物体Ｓに対して反射または透過するので、検出領域にあるか否かによって、上記発光素子１０４から受光素子１０５へ入射される光の状態が変化する。したがって、上記発光素子１０４から受光素子１０５へ入射されるパルス光は、上記物体Ｓの通過によってオン／オフされることになる。

一方、受光素子１０５は、当該発光素子１０４からの光を受光し、受光量に応じた受光信号を生成する。当該受光信号は、アンプ１０６によって増幅および波形整形された後、判定回路１０７へ送られ、当該受光信号の信号レベルが、予め定められた閾レベルより大きいか否かが判定される。

信号処理回路１０２は、判定回路１０７からの判定結果と、発振回路１０１からのクロックパルスｆ＿ｏｕｔとに基づいて、受光素子１０５の受光した信号が正規の信号であるか否かを判定し、判定結果が出力回路１０８によって出力される。

ここで、上記受光素子１０５が受光する光の中には、パルス光以外の外乱光も含まれることがあり、判定回路１０７へ入力される信号には、ノイズが混入する場合がある。

ところが、上記特許文献１に記載の光検出装置の信号処理回路１０２は、発振回路１０１からのクロックパルスｆ＿ｏｕｔによって定められたタイミングで判定回路１０７が受光ありと判定した回数をカウントし、当該回数が予め定められた複数回に到達したときに、正規の信号と判定すると共に、発振回路１０１は、クロックパルスｆ＿ｏｕｔの周波数（発振周波数）を、当該カウント値に応じて変更している。

このように、上記構成では、上記受信信号の複数回のカウント中に、上記物体へ投射する光の変調周波数が変更される。これにより、たとえ、上記のように、受信状態に無い状態下で、何らかの理由により、正規でない受光信号がカウントされても、そのカウントの途中で上記物体へ投射する光の変調周波数が変更されるので、このような正規でない受光信号は、もはや変更後の変調周波数に同期したものではなくなり、その結果、カウント動作は行われなくなる。したがって、受光信号が無い状態で、外乱光やノイズを受光しても、物体の有無を高精度に検出でき、光検出装置の誤動作を未然に回避できる。

ここで、上記特許文献１では、発振回路１０１は、図５に示すように、コンデンサＣ１を充放電させるための定電流源Ｉ１・Ｉ２を複数個備えている。そして、上記発振回路１０１は、上記カウント値に応じた周波数制御信号ｆ＿ｖによって、上記複数の定電流源Ｉ１・Ｉ２をそれぞれオン／オフし、これにより複数の発振周波数を選択的に切り替えている。
特開２００３−２４０６３７号公報（2003年８月２７日公開）

しかしながら、上記従来の構成では、選択可能な発振周波数に応じた数の定電流源が必要になるため、回路素子数が多くなりやすいという問題を生じる。

例えば、より確実に光検出装置の誤動作を防止するために、選択可能な発振周波数を増加させると、上記構成では、必要な定電流源の数が増加してしまう。また、選択可能な発振周波数の数に拘わらず、複数の定電流源を設けて回路素子数が多くなると、回路を集積する場合の占有面積（半導体チップ面積）が増大してしまう。

本発明は、上記の問題点に鑑みてなされたものであり、その目的は、上記複数の定電流源を設けてクロックパルスの周期を変更する構成と同様に、クロックパルスの周期を複数の値のいずれかに変更できるにも拘わらず、当該構成よりも回路素子数の少ないパルス発生回路を実現することにある。

本発明に係るパルス発生回路は、上記課題を解決するために、供給される基準電流の量に応じた周期のクロックパルスを生成するクロックパルス生成手段を有するパルス発生回路において、複数の抵抗を有する抵抗網と、当該抵抗網の入出力端子および上記抵抗の間の接続を切り換えて、上記抵抗網の入出力端子間の抵抗値を変更する切り換え手段と、接続された抵抗の抵抗値に応じた量の定電流を、上記基準電流として上記クロックパルス生成手段へ供給する定電流源とを備えていることを特徴としている。

また、上記構成に加えて、上記複数の抵抗は、上記抵抗網の入出力端子間に設けられ、互いに直列に接続されていると共に、上記切り換え手段は、当該複数の抵抗のいずれかの両端を接続するか否かを選択するトランジスタであってもよい。

これらの構成では、切り換え手段が、抵抗網の入力端子と抵抗との接続、抵抗網の出力端子と抵抗との接続、あるいは、抵抗間の接続を切り換えて、抵抗網の入出力間の抵抗値を変更すると、定電流源がクロックパルス生成手段へ供給する定電流の量が変化して、クロックパルス生成手段の生成するクロックパルスの周期が変化する。これにより、切り換え手段による接続切り換えに応じて、複数の周期のうちのいずれかの周期のクロックパルスを生成可能なパルス発生回路を実現できる。

また、上記構成では、抵抗網の入出力端子間の抵抗値を変更して定電流源の供給する定電流の量を変更しているので、複数の定電流源を設けてクロックパルスの周期を変更する構成と比較して、定電流源の数を削減できる。ここで、一般に、上記抵抗網および切り換え手段は、複数の抵抗と、例えば、トランジスタなどのスイッチング素子とによって実現できるので、実現に必要な回路素子数が、定電流源よりも少ない。

したがって、上記複数の定電流源を設けてクロックパルスの周期を変更する構成と同様に、クロックパルスの周期を複数の値のいずれかに変更できるにも拘わらず、当該構成よりも回路素子数の少ないパルス発生回路を実現できる。

また、本発明に係る光検出装置は、上記課題を解決するために、上記パルス発生回路と、上記パルス発生回路からの信号に基づいてパルス変調された光を物体へ投射する発光手段と、上記物体からの反射光または透過光を受光し、受光信号に変換する受光手段と、上記投射光の変調周波数に同期して上記受光信号を複数回カウントし、カウント結果に基づいて物体の有無を検出する検出手段と、上記検出手段によるカウント中に、上記パルス発生回路の切り換え手段へ接続切り換えを指示して、上記パルス発生回路の発振周波数を変更する周波数変更手段を備えていることを特徴としている。

当該構成では、パルス発生回路からの信号に基づいてパルス変調された光が発光手段によって物体へ投射され、この物体からの反射光または透過光は受光手段へ導かれて受光信号に変換される。この受光信号は、上記投射光の変調周波数に同期して、検出手段によって複数回カウントされ、カウント結果に基づいて、物体の有無が検出される。

ここで、何らかの理由で、上記パルス変調された光と同じ周波数を有する外乱光やノイズが上記物体からの反射光または透過光として受光素子に入射されると、物体からの正規の反射光または透過光として受光信号に変換される。この受信信号は上記パルス変調された光に係る正規の受信信号として処理され、その結果、物体の光検出は誤ってなされてしまう。

これに対して、上記の光検出装置によれば、上記検出手段によるカウント中に、上記パルス発生回路の上記発振周波数が周波数変更手段によって変更される。これに伴って、上記受信信号の複数回のカウント中に、上記物体へ投射する光の変調周波数が変更される。

これにより、たとえ、上記のように、受信状態に無い状態下で、何らかの理由により、正規でない受光信号がカウントされても、そのカウントの途中で上記物体へ投射する光の変調周波数が変更されるので、このような正規でない受光信号は、もはや変更後の変調周波数に同期したものではなくなり、その結果、カウント動作は行われなくなる。したがって、受光信号が無い状態で、外乱光やノイズが受光素子に入射されても、物体の有無を高精度に検出でき、誤動作を未然に回避できる。

また、上述したように、上記パルス発生回路は、上記複数の定電流源を設けてクロックパルスの周期を変更する構成と同様に、クロックパルスの周期を複数の値のいずれかに変更できるにも拘わらず、当該構成よりも回路素子数を抑制できる。

したがって、物体の有無を高精度に検出可能で、しかも、回路素子数の少ない光検出装置を実現できる。

さらに、上記構成に加えて、上記抵抗網が取り得る入出力端子間の抵抗値は、上記パルス発生回路の発振周波数が互いに整数倍とならないように設定されていてもよい。

ここで、複数の発振周波数が互いの発振周波数の整数倍の関係にある場合、高い方の発振周波数と同じ周波数を有する外乱光が何らかの理由により（偶然に又は故意に）上記の受光素子に入射したとすると、発振周波数の低い方に変更されても、高い発振周波数での同期タイミングで、低くなった同期タイミングにも合ってしまうという不具合を招来する虞れがある。

これに対して、上記構成では、上記抵抗網が取り得る入出力端子間の抵抗値は、上記パルス発生回路の発振周波数が互いに整数倍とならないように設定されているので、上記の不具合を確実に回避できる。

なお、上記検出手段は、複数個のフリップフロップがカスケードに接続されたシフトレジスタを含み、当該シフトレジスタによって上記受光信号をカウントすると共に、上記周波数変更手段は、最終段を除く（より好ましくは初段と最終段を除く）フリップフロップのうち少なくとも一つからの出力信号に基づいて上記発振回路の上記発振周波数を変更することが好ましい。

この場合、最終段を除くフリップフロップのうち少なくとも一つからの出力信号を使用するという簡単な構成により、上記検出手段によるカウント中に発振周波数を変更するという状態を容易に実現できる。これにより、カウントの同期タイミングが変更されるので、フリップフロップの段数分以上のノイズ光が入射した場合でも、誤検出を確実に回避でき、物体の有無を高精度に検出することが可能となる。

より詳細には、最終段を除く少なくとも１段の出力に応じて、受光した信号が、同期した正規の受光信号かノイズかの判断はせず、発振周波数（パルス周波数）を変更する。ここで、正規の受光信号は、発振周波数が変更されても同期しているので、ノイズと区別することができる。さらに、信号はシフトレジスタの段数分同期することによって、正規の信号と判断され、信号処理回路の出力を変更する。

例えば、初段出力で発振周波数を変更する場合、パルスタイミングに同期した信号が入力された時点で、すぐに発振周波数が変更される。２段目の出力で発振周波数を変更する場合、パルスタイミングに同期した信号が２回連続で入力された時点で、発振周波数が変更される。ただし、最終段からの出力で発振周波数を変更すると、パルスタイミングに同期した信号が通り過ぎるまで発振周波数が変更されない可能性があるので、最終段出力は除く。以上のように、本発明では、より簡単に発振周波数を変更することができる。

また、本発明においては、例えば、シフトレジスタの初段の出力と２段目の出力から信号を取り出し発振周波数を変更する場合、発振周波数を３種類以上から選択できるよう発展させることができる。

すなわち、本発明の光検出装置において、上記発振回路は、３種類以上の発振周波数の信号を出力するものであり、上記検出手段は、４個以上のフリップフロップがカスケードに接続されたシフトレジスタを含み、当該シフトレジスタによって上記受光信号をカウントすると共に、上記周波数変更手段は、最終段を除くフリップフロップのうち２つ以上からの出力信号に基づいて上記発振回路の３種類以上の発振周波数を変更する構成としてもよい。

本発明によれば、抵抗網の入出力端子間の抵抗値を変更して定電流源の供給する定電流の量を変更するので、クロックパルスの周期を複数の値のいずれかに変更できるにも拘わらず、回路素子数の少ないパルス発生回路を実現でき、紙センサや球検出センサなどの光検出装置をはじめとして、出力するクロックパルスの周期を変更可能なパルス発生回路として好適に使用できる。

本発明の実施の一形態について図１〜図３に基づいて説明すれば、以下の通りである。

本実施形態の光検出装置は、発光素子からパルス信号に同期した光を投射し、検出すべき物体による反射光又は透過光を受光素子から受光した受光信号の複数回のカウントに基づいて、物体の有無を検出するものである。

以下では、機能を落とすことなく、回路素子数の削減が可能な発振回路の詳細な構成について説明する前に、図２及び図３を参照しながら、本実施形態に係る光検出装置の全体の概略構成について説明する。図２に示すように、発光素子（発光手段）４は、発振回路（パルス発生回路）１及び発光素子駆動回路３を介してパルス変調駆動される。パルス変調されたパルス光が発光素子４から検出領域（図示しない）に存在する物体Ｓに向かって投射される。

上記パルス変調されたパルス光は、発光素子４と受光素子（受光手段）５との間にある上記検出領域を通過する上記物体Ｓに対して反射または透過し、上記受光素子５に入射する。したがって、受光素子５に入射するパルス光は、上記物体Ｓの通過によってオン／オフされることになる。

上記受光素子５の出力である光信号は、アンプ６によって増幅及び波形整形された後、判定回路７へ送られる。判定回路７は、一種のコンパレータのように動作し、アンプ６によって増幅及び波形整形された光信号（受光信号）の信号レベルが或る閾レベルより大きければ、ハイレベルの信号を出力し、上記信号レベルが閾レベル以下であれば、ローレベルの信号を出力する。なお、判定回路７は、パルス変調された同期信号（上記パルス光に起因するアンプ６の出力信号）だけではなく、外乱光、ノイズも、閾レベルより大きいか否かを判別し、そのレベルが閾レベルより大きければ、ハイレベルの信号を出力し、そのレベルが閾レベル以下であれば、ローレベルの信号を出力する。

一方、上記判定回路７の出力は信号処理回路２へ送られ、当該信号処理回路２は、上記判定回路７の出力と発振回路１からのクロックパルスｆ＿ｏｕｔとに基づいて、受光素子５の受光した信号が正規の信号であるか否かを判定し、判定結果を示す出力信号（後述するＤフリップフロップ１１ｃの反転出力端子／Ｑ２の出力信号）を出力する。また、信号処理回路２の上記出力信号は、出力回路８へ送られる。出力回路８は、信号処理回路２の出力信号に応じて、光検出装置の電気的特性としての出力電流および出力電圧が得られるように、ハイレベルまたはローレベルの信号を光検出装置の出力信号として出力する。なお、出力回路８は、信号処理回路２の出力信号のハイレベルおよびローレベルのそれぞれに対応して、ハイレベルおよびローレベルの信号をそれぞれ出力するように設定してもよく、逆に、ローレベルおよびハイレベルの信号をそれぞれ出力するように設定してもよい。

この信号処理回路２は、図３に示すように、上記判定回路７の出力を、検出ポイントＡ（非発光タイミング）及び検出ポイントＢ（発光タイミング）でそれぞれ取り込み、保持するためのタイミングゲート付Ｒ−Ｓフリップフロップ１３及び１４（以下、単に、Ｒ−Ｓフリップフロップ１３及び１４と称す）と、シリアル出力の反転信号がシリアル入力へ帰還され、所定周期のクロックパルスｆ＿ｏｕｔによって入力されたデータがシフトするように構成されたシフトレジスタ（検出手段、周波数変更手段）１１と、状態検出回路１２とからなる。

また、上記シフトレジスタ１１において、シリアル（カスケード）接続された複数のＤフリップフロップ１１ａ〜１１ｃ（何れもデータ入力端子及びクロック入力端子を備えている。）中、途中段（Ｄフリップフロップ１１ｂ）の出力が発振回路１へ接続されている。より詳細には、上記Ｄフリップフロップ１１ａの出力端子Ｑ０は、上記Ｄフリップフロップ１１ｂのデータ入力端子Ｄ１に接続され、上記Ｄフリップフロップ１１ｂの出力端子Ｑ１は、上記Ｄフリップフロップ１１ｃのデータ入力端子Ｄ２に接続されている。

さらに、シフトレジスタ１１の出力端子としての上記Ｄフリップフロップ１１ｃの反転出力端子／Ｑ２は、上記Ｄフリップフロップ１１ａのデータ入力端子Ｄ０に接続されている。また、本実施の形態においては、上記の出力端子Ｑ１を介して、シフトレジスタ１１内の上記Ｄフリップフロップ１１ｂの出力が上記発振回路１へ送られる（図１参照）。

上記状態検出回路１２は、上記両Ｒ−Ｓフリップフロップ１３・１４の出力信号と上記クロックパルスｆ＿ｏｕｔとに基づいて、シフトレジスタ１１の各段を構成するＤフリップフロップ１１ａ〜１１ｃへ供給するセット信号、リセット信号およびクロック信号を制御する回路である。

より詳細には、状態検出回路１２は、Ｒ−Ｓフリップフロップ１３はセットされ、しかも、Ｒ−Ｓフリップフロップ１４がリセットされている状態において、出力信号ＯＵＴがハイレベルの場合、上記各Ｄフリップフロップ１１ａ〜１１ｃへ、インアクティブ（この場合は、ロー）のセット信号およびリセット信号を供給すると共に、それぞれのクロック入力端子へ、発振回路１からのクロックパルスｆ＿ｏｕｔに同期したクロック信号（例えば、クロックパルスｆ＿ｏｕｔ自体や、その反転信号など）を供給できる。

また、状態検出回路１２は、Ｒ−Ｓフリップフロップ１３および１４の双方がセットされている状態において、出力信号ＯＵＴがローレベルの場合、上記各Ｄフリップフロップ１１ａ〜１１ｃへ、インアクティブのセット信号およびリセット信号を供給すると共に、それぞれのクロック端子へ、発振回路１からのクロックパルスｆ＿ｏｕｔに同期したクロック信号を供給できる。

さらに、状態検出回路１２は、シフトレジスタ１１の出力信号ＯＵＴの反転の前後で、Ｒ−Ｓフリップフロップ１３および１４の状態（出力信号）が変化しない場合、例えば、上記各Ｄフリップフロップ１１ａ〜１１ｃのセット入力端子、リセット入力端子およびクロック入力端子へインアクティブの信号（この場合は、ローレベル）を入力して、シフトレジスタ１１の出力信号ＯＵＴを反転後の値に保つことができる。なお、出力信号ＯＵＴを反転後の値に保つことができれば、状態検出回路１２は、例えば、反転後の出力信号ＯＵＴがローレベルの場合は、各Ｄフリップフロップ１１ａ〜１１ｃのセット入力端子へアクティブの信号（この場合は、ハイレベル）を入力すると共に、リセット入力端子およびクロック入力端子へインアクティブの信号を入力し、反転後の出力信号ＯＵＴがハイレベルの場合は、各Ｄフリップフロップ１１ａ〜１１ｃのリセット入力端子へアクティブの信号（この場合は、ハイレベル）を入力すると共に、セット入力端子およびクロック入力端子へインアクティブの信号を入力してもよい。

上記の構成によれば、検出ポイントＡ（非発光タイミング）において判定回路７の出力（受信信号）がハイレベル、かつ、検出ポイントＢ（発光タイミング）において判定回路７の出力がローレベルのとき、Ｒ−Ｓフリップフロップ１３はセットされ、Ｒ−Ｓフリップフロップ１４がリセットされる。

この状態において、上記シフトレジスタ１１の出力信号ＯＵＴ（Ｄフリップフロップ１１ｃの反転出力）がハイレベルの場合、状態検出回路１２は、シフトレジスタ１１の各Ｄフリップフロップ１１ａ〜１１ｃのセット入力端子およびリセット入力端子へ、ローレベルの信号を供給すると共に、発振回路１からのクロックパルスｆ＿ｏｕｔに同期したクロック信号を、上記各Ｄフリップフロップ１１ａ〜１１ｃのクロック入力端子へ供給する。

これにより、シフトレジスタ１１は、クロックパルスｆ＿ｏｕｔに同期して、シフト動作する。より詳細には、各Ｄフリップフロップ１１ａ〜１１ｃの各出力端子からの出力が、クロックパルスｆ＿ｏｕｔに同期して、１ビットずつシフトする。

ここで、上述したように、シフトレジスタ１１の入力端子（Ｄフリップフロップ１１ａのデータ入力端子Ｄ０）には、シフトレジスタ１１の出力、すなわち、Ｄフリップフロップ１１ｃの反転出力が入力されている。この結果、上記シフトレジスタ１１のシフト動作が、シフトレジスタ１１の段数分（Ｄフリップフロップ１１ａ〜１１ｃの個数分）だけ行われると、シフトレジスタ１１の出力信号ＯＵＴが反転して、ローレベルになる。

さらに、状態検出回路１２は、シフトレジスタ１１の出力が反転してローレベルになった後も、すなわち、検出ポイントＡにおける判定回路７の出力がハイレベルであり、しかも、検出ポイントＢにおける判定回路７の出力がローレベルであるという状態が続いている場合、例えば、シフトレジスタ１１を構成する各Ｄフリップフロップ１１ａ〜１１ｃのセット入力端子、リセット入力端子およびクロック入力端子へローレベルの信号を供給したり、セット入力端子へハイレベル信号を供給し、リセット入力端子およびクロック端子へローレベルの信号を供給したりして、シフトレジスタ１１の出力信号ＯＵＴをローレベルへ維持する。

同様に、検出ポイントＡ（非発光タイミング）において判定回路７の出力（受信信号）がハイレベル、かつ、検出ポイントＢ（発光タイミング）において判定回路７の出力がハイレベルのとき、Ｒ−Ｓフリップフロップ１３および１４の双方がセットされる。

この状態において、上記シフトレジスタ１１の出力信号ＯＵＴ（Ｄフリップフロップ１１ｃの反転出力）がローレベルの場合、状態検出回路１２は、シフトレジスタ１１の各Ｄフリップフロップ１１ａ〜１１ｃのセット入力端子およびリセット入力端子へ、ローレベルの信号を供給すると共に、発振回路１からのクロックパルスｆ＿ｏｕｔに同期したクロック信号（例えば、クロックパルスｆ＿ｏｕｔ自体や、その反転信号など）を、上記各Ｄフリップフロップ１１ａ〜１１ｃのクロック入力端子へ供給する。

これにより、シフトレジスタ１１は、クロックパルスｆ＿ｏｕｔに同期して、シフト動作する。そして、上記シフトレジスタ１１のシフト動作が、シフトレジスタ１１の段数分（Ｄフリップフロップ１１ａ〜１１ｃの個数分）だけ行われると、シフトレジスタ１１の出力信号ＯＵＴが反転して、ハイレベルになる。

さらに、状態検出回路１２は、シフトレジスタ１１の出力が反転してハイレベルになった後も、すなわち、検出ポイントＡにおける判定回路７の出力がハイレベルであり、しかも、検出ポイントＢにおける判定回路７の出力がハイレベルであるという状態が続いている場合、例えば、シフトレジスタ１１を構成する各Ｄフリップフロップ１１ａ〜１１ｃのセット入力端子、リセット入力端子およびクロック入力端子へローレベルの信号を供給したり、リセット入力端子へハイレベル信号を供給し、セット入力端子およびクロック端子へローレベルの信号を供給したりして、シフトレジスタ１１の出力信号ＯＵＴをハイレベルへ維持する。

このように、シフトレジスタ１１は、検出ポイントＢ（発光タイミング）がハイレベルの場合、上記クロックパルスｆ＿ｏｕｔに同期して、上記Ｄフリップフロップ１１ａ〜１１ｃの各出力端子（Ｑ０〜Ｑ２）の信号を１ビットずつシフトさせ、この状態がシフトレジスタ１１を構成するＤフリップフロップのカスケード段数（図３の場合、３段）だけ継続されると、出力信号ＯＵＴを反転する。この場合、上記Ｄフリップフロップ１１ｂの出力端子Ｑ１は、クロックパルスｆ＿ｏｕｔに同期したシフトレジスタ１１のシフト動作がＤフリップフロップの２段分（クロックパルス周期の２倍の期間）継続された時点で、ローレベルからハイレベルへ反転する。なお、シフトレジスタ１１は、出力信号ＯＵＴが反転した後も検出ポイントＡおよびＢにおける判定回路７の出力が変化しない場合、出力信号ＯＵＴを反転後の値に維持している。

ところで、シフトレジスタ１１内に複数段設けられたＤフリップフロップの途中の出力端子（図３の場合、Ｄフリップフロップ１１ｂの出力端子Ｑ１）は、前述したように、上記発振回路１に接続されており、当該出力端子からの信号が周波数制御信号ｆ＿ｖとして発振回路１へ入力されている。（図１参照）。ここで、図１を参照しながら、上記発振回路１について説明する。

上記発振回路１は、図１に示すように、コンデンサ２１と、当該コンデンサ２１を充電させるための定電流源２２と、上記定電流源２２の供給する電流の２倍の量の電流を上記コンデンサ２１から放電する放電回路２３と、上記コンデンサ２１の両端電圧Ｖｘが予め定められた閾値電圧Ｖｍａｘを超えてから、予め定められた閾値電圧Ｖｍｉｎを下回るまでの間にのみ、上記放電回路２３を動作させる制御回路２４と、上記コンデンサ２１の充放電の周期と同一の周期を持ったクロックパルスｆ＿ｏｕｔを上記信号処理回路２へ出力する出力回路２５とを備えており、上記定電流源２２の出力する電流値に応じた周期のクロックパルスｆ＿ｏｕｔを出力できる。なお、上記コンデンサ２１、放電回路２３、制御回路２４および出力回路２５が特許請求の範囲に記載のクロックパルス生成手段に対応する。

さらに、本実施形態に係る発振回路１には、コンデンサ２１へ充放電する際の基準となる定電流Ｉを生成する定電流源２２が出力する電流値を、予め定められた複数の値のうち、上記周波数制御信号ｆ＿ｖに応じた値に調整する調整回路２６が設けられている。本実施形態に係る定電流源２２は、抵抗の抵抗値に応じた電流Ｉを出力するように構成されており、上記調整回路２６には、当該抵抗として動作し、複数の抵抗Ｒ１…からなる抵抗網３１と、上記周波数制御信号ｆ＿ｖに応じて導通／遮断されると共に、当該抵抗網３１の入出力端子および当該抵抗網３１を構成する抵抗Ｒ１…の間の接続を切り換えて、上記抵抗網３１の入出力端子間の抵抗値を変更する切り換え回路（切り換え手段）３２とが設けられている。

当該構成では、図５に示す従来の発振回路１０１のように、複数の定電流源（Ｉ１０１・Ｉ１０２）を設け、これらの定電流源の動作／動作停止を制御してコンデンサ（Ｃ１）の充放電電流を変更し、クロックパルスｆ＿ｏｕｔの周期を変更する構成とは異なり、単一の定電流源２２が、複数の抵抗Ｒ１…からなる抵抗網３１の入出力端子間の抵抗値に応じた電流値の定電流Ｉを出力しており、当該抵抗網３１の入出力端子および当該抵抗網３１を構成する抵抗Ｒ１…の間の接続を切り換えて、抵抗網３１の入出力端子間の抵抗値を変更することによって、コンデンサ２１の充放電電流を変更し、クロックパルスｆ＿ｏｕｔの周期を変更する。

したがって、図５に示す従来の発振回路１０１と同様に、周波数制御信号ｆ＿ｖに応じてクロックパルスｆ＿ｏｕｔの周期を変更できるにも拘わらず、発振回路１０１よりも回路素子数を削減できる。

ここで、シフトレジスタ１１を構成するＤフリップフロップのカスケード段数が４段以上の場合にも本発明は適用可能であるが、以下では、シフトレジスタ１１を構成するＤフリップフロップのカスケード段数が３段の場合、すなわち、周波数制御信号ｆ＿ｖが２つの周波数のいずれかを示す場合を例にして、発振回路１の構成をより詳細に説明する。

すなわち、図１に示すように、本実施形態に係る抵抗網３１は、入出力端子間の抵抗値を、周波数制御信号ｆ＿ｖによって指示される可能性のある周波数の個数に応じた数（この場合は、２個）に変更できるように構成されており、互いに直列に接続された抵抗Ｒ１およびＲ２を備えている。また、本実施形態に係る切り換え回路３２は、周波数制御信号ｆ＿ｖに応じて、上記抵抗Ｒ２の両端を接続／開放できるように構成されている。図１の例では、当該切り換え回路３２は、スイッチング素子としての、ＮＰＮ型のトランジスタＱＮ１によって実現されており、当該トランジスタＱＮ１のベースへ周波数制御信号ｆ＿ｖが印加されている。また、当該トランジスタＱＮ１のエミッタは、抵抗Ｒ２のグランド側の一端に接続され、コレクタが抵抗Ｒ２の他端に接続されている。

一方、上記定電流源２２は、ＰＮＰ型のトランジスタＱＰ１１〜ＱＰ１３からなるカレントミラー回路として実現されている。当該トランジスタＱＰ１１〜ＱＰ１３のベースは、互いに接続されると共に、トランジスタＱＰ１１のコレクタに接続されている。なお、各トランジスタＱＰ１１〜ＱＰ１３のエミッタには、電源ラインＬｓを介して、定電圧Ｖｓが印加されており、トランジスタＱＰ１１のコレクタは、上記抵抗網３１を介して接地されている。また、トランジスタＱＰ１３のコレクタは、コンデンサ２１の充放電側の端子（グランド側とは異なる端子）に接続されており、コンデンサ２１の充放電側の端子へ、上記トランジスタＱＰ１１を流れる電流に略比例した量の電流を供給できる。同様に、トランジスタＱＰ１２のコレクタは、放電回路２３へ接続されており、当該放電回路２３へ、上記トランジスタＱＰ１１を流れる電流に略比例した量の電流を供給できる。なお、本実施形態では、各トランジスタＱＰ１１〜ＱＰ１３のエミッタ面積比が１：１：１に設定されており、トランジスタＱＰ１２およびＱＰ１３は、放電回路２３およびコンデンサ２１へ、トランジスタＱＰ１１のコレクタ電流と略同量の電流をそれぞれ供給できる。

また、本実施形態に係る放電回路２３は、ＮＰＮ型のトランジスタＱＮ２１・ＱＮ２２からなるカレントミラー回路によって実現されている。より詳細には、トランジスタＱＮ２１・ＱＮ２２のベースは、互いに接続されていると共に、トランジスタＱＮ２２のベースに接続されている。また、トランジスタＱＮ２１・ＱＮ２２のコレクタは、上記定電流源２２のトランジスタＱＰ２のコレクタおよびコンデンサ２１の充放電側の端子へ、それぞれ接続されていると共に、両トランジスタＱＮ２１・ＱＮ２２のエミッタは、それぞれ接地されている。さらに、両トランジスタＱＮ２１・ＱＮ２２のエミッタ面積比は、１：２に設定されており、上述したように、定電流源２２のトランジスタＱＰ１１〜ＰＱ１３のエミッタ面積は、互いに等しく設定されている。これにより、上記放電回路２３は、動作している間、トランジスタＱＰ１３が供給する電流量の２倍の電流を、コンデンサ２１から引き抜くことができる。

一方、本実施形態に係る制御回路２４は、上記電源ラインＬｓと接地レベルに保たれる電源ラインＬｇとの間に設けられ、互いに直列に接続された抵抗Ｒ３１〜Ｒ３３と、上記抵抗Ｒ３１およびＲ３２の接続点の電位と、上記コンデンサ２１の充放電側の端子の電位Ｖｘとを比較するコンパレータＣＭＰ３１と、当該コンパレータＣＭＰ３１の出力に応じて導通／遮断が制御されるＮＰＮ型のトランジスタＱＮ３１と、当該トランジスタＱＮ３１の導通／遮断に応じて、上記抵抗Ｒ３３の両端間を導通／遮断させるＮＰＮ型のトランジスタＱＮ３２と、上記コンパレータＣＭＰ３１の出力に応じて、放電回路２３の動作／動作停止を制御するＮＰＮ型のトランジスタＱＮ３３とを備えている。なお、上記抵抗Ｒ３１〜Ｒ３３のうち、抵抗Ｒ３１には、上記電源ラインＬｓを介して、定電圧Ｖｓが印加され、抵抗Ｒ３３は、接地されている。さらに、本実施形態では、出力回路２５として、上記コンパレータＣＭＰ３１の出力に応じて、発振回路１の出力端子と接地レベルの電源ラインＬｇとを導通／遮断させるＮＰＮ型のトランジスタＱＮ４１が設けられている。

より詳細には、上記コンパレータＣＭＰ３１の非反転入力端子は、上記抵抗Ｒ３１およびＲ３２の接続点に接続されており、反転入力端子は、コンデンサ２１の充放電側の端子に接続されている。また、上記コンパレータＣＭＰ３１の出力端子は、上記トランジスタＱＮ３１・ＱＮ３３・ＱＮ４１のベースに接続されており、トランジスタＱＮ３１のコレクタは、トランジスタＱＮ３２のベースに接続されている。また、トランジスタＱＮ３２のコレクタは、上記抵抗Ｒ３２およびＲ３３の接続点に接続されていると共に、トランジスタＱＮ４１のコレクタは、発振回路１の出力端子を介して、信号処理回路２に接続されている。さらに、トランジスタＱＮ３３のコレクタは、放電回路２３のトランジスタＱＮ２１・ＱＮ２２のベースに接続されている。また、トランジスタＱＮ３２のベースには、抵抗Ｒ３４を介して、上記定電圧Ｖｓが印加されている。なお、各トランジスタＱＮ３１〜ＱＮ４１のエミッタは、それぞれ接地されている。

上記構成において、コンデンサ２１が充電されていない状態では、上記コンパレータＣＭＰ３１の反転入力端子の電圧Ｖｘは、非反転入力端子の電圧よりも低いので、上記コンパレータＣＭＰ３１は、ハイレベルの出力信号を出力する。この結果、トランジスタＱＮ３１が導通して、トランジスタＱＮ３２を遮断させる。これにより、コンパレータＣＭＰ３１の非反転入力端子の電圧は、以下の式（１）に示すように、
Ｖｍａｘ＝{（Ｒ３２＋Ｒ３３）×Ｖｓ}／（Ｒ３１＋Ｒ３２＋Ｒ３３） …（１）
となる。なお、上式において、Ｒ３１〜Ｒ３３は、抵抗Ｒ３１〜Ｒ３３の抵抗値である。

一方、上記の状態では、コンパレータＣＭＰ３１の出力がハイレベルなので、トランジスタＱＮ３３が導通して、放電回路２３において、トランジスタＱＮ２１・ＱＮ２２のベースを接地させる。したがって、これらのトランジスタＱＮ２１・ＱＮ２２からなるカレントミラー回路が動作することができず、放電回路２３は、放電動作を停止する。

この結果、コンデンサ２１は、定電流源２２から供給される定電流Ｉによって充電され、コンデンサ２１の充放電側の端子の電圧（コンパレータＣＭＰ３１の反転入力端子の電圧）Ｖｘは、上昇していく。なお、定電流Ｉの電流値は、上述したように、調整回路２６によって変更され、後述するようにＩ１またはＩ２のいずれかである。また、この状態では、コンパレータＣＭＰ３１の出力がハイレベルなので、トランジスタＱＮ４１が導通して、発振回路１の出力信号ｆ＿ｏｕｔをローレベルに維持する。

コンパレータＣＭＰ３１の反転入力端子の電圧Ｖｘが上昇して、上記閾値電圧Ｖｍａｘを超えると、コンパレータＣＭＰ３１の出力は、ローレベルへと変化する。この結果、トランジスタＱＮ３１が遮断され、トランジスタＱＮ３２を導通させる。これにより、コンパレータＣＭＰ３１の非反転入力端子の電圧は、以下の式（２）に示すように、
Ｖｍｉｎ＝（Ｒ３２×Ｖｓ）／（Ｒ３１＋Ｒ３２＋Ｒ３３）＋Ｖｓａｔ(QN32)…（２）
となる。なお、Ｖｓａｔ(QN32)は、トランジスタＱＮ３２の飽和電圧であり、０．１〔Ｖ〕以下である。

一方、コンパレータＣＭＰ３１の出力がローレベルへと変化すると、トランジスタＱＮ３３が遮断される。したがって、放電回路２３のトランジスタＱＮ２１・ＱＮ２２からなるカレントミラー回路が動作を開始して、コンデンサ２１から、定電流源２２の供給する電流Ｉの２倍の量の電流を引き抜く。

この結果、コンデンサ２１は、定電流源２２の供給する定電流Ｉと同量の電流によって放電され、充放電側の端子の電圧Ｖｘ（コンパレータＣＭＰ３１の反転入力端子の電圧）が低下していく。なお、この状態では、コンパレータＣＭＰ３１の出力がローレベルなので、トランジスタＱＮ４１が遮断され、発振回路１の出力信号ｆ＿ｏｕｔがハイレベルに維持される。

さらに、コンパレータＣＭＰ３１の反転入力端子の電圧Ｖｘが低下して、上記閾値電圧Ｖｍｉｎを下回ると、コンパレータＣＭＰ３１の出力は、ハイレベルへと変化する。この後は、コンデンサ２１の充放電側の端子の電圧Ｖｘに応じて充電／放電が繰り返される。

この結果、発振回路１は、以下の式（３）に示す発振周波数ｆ０、すなわち、
ｆ０＝Ｉ／{２×Ｃ１×（Ｖｍａｘ−Ｖｍｉ）} …（３）
で発振し、発振回路１の出力信号は、当該周波数ｆ０のパルス信号になる。なお、上式において、Ｉは、定電流Ｉの電流値である。

ここで、信号処理回路２から、ローレベルの周波数制御信号ｆ＿ｖが発振回路１の調整回路２６のトランジスタＱＮ１のベースに供給されると、トランジスタＱＮ１が遮断される。したがって、定電流源２２のトランジスタＱＰ１１に流れる電流の電流値は、以下の式（４）に示す電流値Ｉ１、すなわち、
Ｉ１＝｛Ｖｓ−Ｖｂｅ（ＱＰ１１）｝／（Ｒ１＋Ｒ２） …（４）
となる。なお、上式において、Ｖｂｅ（ＱＰ１１）は、トランジスタＱＰ１１のベース−エミッタ電圧であり、Ｒ１およびＲ２は、調整回路２６の抵抗Ｒ１およびＲ２の抵抗値である。

したがって、トランジスタＱＰ１１とによってカレントミラー回路を構成するトランジスタＱＰ１２およびＱＰ１３にも、上記電流値Ｉ１の定電流Ｉが流れ、定電流源２２の供給する電流Ｉの電流値は、Ｉ１になる。したがって、発振回路１の発振周波数ｆ０は、以下の式（５）に示すように、
ｆ０＝Ｉ１／{２×Ｃ１×（Ｖｍａｘ−Ｖｍｉｎ）} …（５）
となる。

一方、信号処理回路２から、ハイレベルの周波数制御信号ｆ＿ｖが上記トランジスタＱＮ１のベースに供給されると、トランジスタＱＮ１が導通する。したがって、定電流源２２のトランジスタＱＰ１１に流れる電流値は、以下の式（６）に示す電流値Ｉ１２、すなわち、
Ｉ２＝｛Ｖｓ−Ｖｂｅ（ＱＰ１１）−Ｖｓａｔ（ＱＮ１）｝／Ｒ１ …（６）
となる。なお、Ｖｓａｔ（ＱＮ１）は、トランジスタＱＮ１の飽和電圧であり、０．１〔Ｖ〕以下である。

したがって、トランジスタＱＰ１１とによってカレントミラー回路を構成するトランジスタＱＰ１２およびＱＰ１３にも、上記電流値Ｉ１の定電流Ｉが流れ、定電流源２２の供給する電流Ｉの電流値は、Ｉ２になる。したがって、発振回路１の発振周波数ｆ０は、以下の式（７）に示すように、
ｆ０＝Ｉ２／{２×Ｃ１×（Ｖｍａｘ−Ｖｍｉｎ）} …（７）
となり、式（５）のときの発振周波数とは異なる値（より高い値）になる。

このように、本実施形態に係る発振回路１では、信号処理回路２からの周波数制御信号ｆ＿ｖに応じて、調整回路２６が、コンデンサ２１の充放電に係る定電流Ｉの大きさを変更し、出力回路２５に接続された出力端子から出力される信号ｆ＿ｏｕｔの発振周波数を変化させる。

ここで、上記発振回路１の発振周波数が高くなると、前述の発光素子４から投射されるパルス変調されたパルス光の変調速度も速くなる。また、上記発振回路１の発振周波数が高くなると、上記信号処理回路２のクロックタイミングも速くなる。そして、このように速くなった変調スピードに同期して入射または隠れた信号（紛れ込んだ信号）が続けて入力されたときに、上記信号処理回路２から出力される信号が反転する。

したがって、発光素子４からのパルス変調光が無い状態で、発光素子４からのパルス変調光に同期した外乱光がシフトレジスタ１１の段数分以上の期間、受光素子５に入射しても、カウントの途中（シフトレジスタ１１のシフト動作の途中）で、発光素子４からのパルス変調光の変調周波数が変更される。また、発光素子４からのパルス変調光の変調周波数は、シフトレジスタ１１のシフト動作がシフトレジスタ１１の段数分継続される時点よりも前に変更される。そのため、変更前のパルス変調光に同期したタイミングの外乱光は、もはや、変更後の変調周波数に同期したものではなくなり、その結果、カウント動作は行われなくなる。

このように、本実施形態に係る光検出装置では、受光信号が無い状態で、何らかの理由により（偶然に又は故意に）パルス変調された周波数タイミング（発光タイミング）でシフトレジスタ１１の段数分以上の光が入射した場合でも、同期後、発振周波数が選択的に切り替えられ、信号処理回路２のクロックタイミングが変化するので、光パルス検出装置の誤動作を未然に防ぐことができる。したがって、誤検出することなく物体を高精度に検出する光検出装置を提供できる。なお、正規の信号（発光素子４からの信号）は、発振回路１のクロックパルスｆ＿ｏｕｔに応じてパルス変調されるので、発振回路１の周波数が変更されても、信号処理回路２は、正規の信号の有無を判定できる。

一方、上述したように、発振回路１の調整回路２６は、抵抗およびスイッチング素子により構成されており、図５に示す発振回路１０１のように、複数の定電流源を設ける構成よりも少ない回路素子数で実現できる。また、複数の定電流源を設ける構成と比較して、発振回路１の構成（１つの定電流源と可変抵抗とによってパルス周期を変更する構成）の方が、ばらつく要素が少ない。したがって、パルス周期およびパルス幅が、より安定する。この結果、パルス幅およびパルス周期の変更に、より好適に使用できる。

これらの結果、回路素子数が少なく、しかも、誤動作を未然に防止可能な光検出装置を実現できる。また、ＩＣに集積する場合には、光検出装置を実現する回路の占有面積を縮小でき、半導体チップ面積を縮小できるので、特に好適である。

なお、上記では、信号処理回路２から、１つの出力を周波数制御信号ｆ＿ｖとして取り出し、当該周波数制御信号ｆ＿ｖに応じて、発振回路１の充放電電流を決定するための抵抗を１つ、オン／オフすることによって、発振周波数（クロックパルスｆ＿ｏｕｔの周波数）を２つの周波数のいずれかへ選択的に切り換える構成について説明したが、周波数の数は、これにかぎるものではない。

例えば、シフトレジスタ１１を構成するＤフリップフロップのカスケード段数が４段以上設けて、複数段の出力を周波数制御信号ｆ＿ｖとするなどして、信号処理回路２から、複数の周波数制御信号ｆ＿ｖを取り出すと共に、発振回路１の調整回路２６に、切り換え回路３２と、切り換え回路３２によってオン／オフされる抵抗を複数設け、これらの抵抗によって、発振回路１の充放電電流を決定してもよい。この場合は、発振回路１の発振周波数を、３以上の周波数のいずれかに変更できるので、より確実に、外乱光ノイズ等による誤動作を防止できる。

例えば、４個がシリアルに接続されたＤフリップフロップのうち、２段目と３段目の出力端子からそれぞれ信号を取り出し、上記発振回路１へ供給する場合、上記発振回路１では発振周波数を決定する抵抗を３個用意し、それぞれを直列に接続すると共に、そのうちの２つの両端を、上記シフトレジスタ１１の出力によって導通／遮断させると、これらの抵抗からなる抵抗網の合成抵抗値を３種類の中から適宜選択できる。したがって、３個の周波数のいずれかで発振可能な発振回路１を実現できる。なお、上記では、抵抗を直列に接続する場合を例にして説明したが、並列に接続してもよい。いずれの場合であっても、定電流源２２が抵抗の抵抗値に応じた電流を出力するように構成されており、上記調整回路２６には、当該抵抗として動作し、複数の抵抗（Ｒ１…）からなる抵抗網（２１）と、上記周波数制御信号ｆ＿ｖに応じて導通／遮断されると共に、当該抵抗網の入出力端子および当該抵抗網を構成する抵抗の間の接続を切り換えて、上記抵抗網の入出力端子間の抵抗値を変更する切り換え回路（２２）とが設けられていれば、同様の効果が得られる。

なお、上記発振回路１の発振周波数を変化させる場合、２つの発振周波数が互いの発振周波数の整数倍にならないように設定する方が望ましい。これは、次の理由による。すなわち、もし、上記２つの発振周波数が互いに整数倍の関係にあると、高い方の発振周波数と同じ周波数を有する外乱光が何らかの理由により（偶然に又は故意に）前述の受光素子５に入射したとすると、発振周波数の低い方に切り替わっても、高い発振周波数での同期タイミングで、低くなった同期タイミングにも合ってしまうからである。

上記説明では、シフトレジスタ１１内の上記Ｄフリップフロップ１１ｂの出力端子Ｑ１から供給される信号に基づいて上記発振回路１の発振周波数が選択的に切り替えられる場合について説明したが、本発明はこれに限定されるものではない。すなわち、シフトレジスタ１１内の上記Ｄフリップフロップ１１ｂの反転出力端子／Ｑ１から供給される信号に基づいて上記発振回路１の発振周波数を選択的に切り替える構成でもよい。この場合、発振周波数の高低は、上記の場合の逆になる。

また、上記の説明では、シフトレジスタ１１をＤフリップフロップ１１ａ〜１１ｃで構成される場合について例示したが、本発明はこれに限定されるものではない。すなわち、Ｄフリップフロップ１１ａ〜１１ｃの各々に代えて、他の同期式のフリップフロップ（クロックパルスを用いるフリップフロップ）、例えば、ＪＫフリップフロップ、ＲＳＴフリップフロップ等を用いた構成でもよい。

また、上記では、定電流源２２が抵抗網３１の入出力端子間の抵抗値に応じた量の定電流Ｉをコンデンサ２１へ供給し、コンデンサ２１の両端電圧に応じて動作／非動作が制御される放電回路２３が、当該定電流源２２からの定電流Ｉと同量の電流をコンデンサ２１から引き抜く構成を例にして説明したが、これに限るものではない。例えば、放電回路２３の供給する電流量が一定にした構成などであっても、定電流源２２の供給する定電流Ｉの量に応じて、クロックパルスｆ＿ｏｕｔの周期を変更できる構成であれば、同様の効果が得られる。

本発明によれば、抵抗網の入出力端子間の抵抗値を変更して定電流源の供給する定電流の量を変更するので、クロックパルスの周期を複数の値のいずれかに変更できるにも拘わらず、回路素子数の少ないパルス発生回路を実現でき、紙センサや球検出センサなどの光検出装置を始めとして、出力するクロックパルスの周期を変更可能なパルス発生回路として好適に使用できる。

本発明の実施形態を示すものであり、発振回路の要部構成を示す回路図である。 上記発振回路を含む光検出装置を示すものであり、光検出装置の要部構成を示すブロック図である。 上記光検出装置に設けられた信号処理回路の要部構成を示すブロック図である。 従来技術を示すものであり、光検出装置の要部構成を示すブロック図である。 上記光検出装置に設けられた発振回路の要部構成を示す回路図である。

符号の説明

１ 発振回路（パルス発生回路）
４ 発光素子（発光手段）
５ 受光素子（受光手段）
１１ シフトレジスタ（検出手段、周波数変更手段）
２２ 定電流源
２１ コンデンサ（クロックパルス生成手段）
２３ 放電回路（クロックパルス生成手段）
２４ 制御回路（クロックパルス生成手段）
２５ 出力回路（クロックパルス生成手段）
３１ 抵抗網
３２ 切り換え回路（切り換え手段）
ＱＮ１ トランジスタ
Ｒ１・Ｒ２ 抵抗

Claims (4)

1. 供給される基準電流の量に応じた周期のクロックパルスを生成するクロックパルス生成手段を有するパルス発生回路において、
   複数の抵抗を有する抵抗網と、
   当該抵抗網の入出力端子および上記抵抗の間の接続を切り換えて、上記抵抗網の入出力端子間の抵抗値を変更する切り換え手段と、
   接続された抵抗の抵抗値に応じた量の定電流を、上記基準電流として上記クロックパルス生成手段へ供給する定電流源とを備えていることを特徴とするパルス発生回路。
2. 上記複数の抵抗は、上記抵抗網の入出力端子間に設けられ、互いに直列に接続されていると共に、
   上記切り換え手段は、当該複数の抵抗のいずれかの両端を接続するか否かを選択するトランジスタであることを特徴とする請求項１記載のパルス発生回路。
3. 請求項１または２記載のパルス発生回路と、
   上記パルス発生回路からの信号に基づいてパルス変調された光を物体へ投射する発光手段と、
   上記物体からの反射光または透過光を受光し、受光信号に変換する受光手段と、
   上記投射光の変調周波数に同期して上記受光信号を複数回カウントし、カウント結果に基づいて物体の有無を検出する検出手段と、
   上記検出手段によるカウント中に、上記パルス発生回路の切り換え手段へ接続切り換えを指示して、上記パルス発生回路の発振周波数を変更する周波数変更手段を備えていることを特徴とする光検出装置。
4. 上記抵抗網が取り得る入出力端子間の抵抗値は、上記パルス発生回路の発振周波数が互いに整数倍とならないように設定されていることを特徴とする請求項３記載の光検出装置。

Images