JPWO2005066742A1 - 監視回路 - Google Patents

監視回路 Download PDF

Info

Publication number
JPWO2005066742A1
JPWO2005066742A1 JP2005516846A JP2005516846A JPWO2005066742A1 JP WO2005066742 A1 JPWO2005066742 A1 JP WO2005066742A1 JP 2005516846 A JP2005516846 A JP 2005516846A JP 2005516846 A JP2005516846 A JP 2005516846A JP WO2005066742 A1 JPWO2005066742 A1 JP WO2005066742A1
Authority
JP
Japan
Prior art keywords
capacitor
voltage
microcomputer
power supply
monitoring circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005516846A
Other languages
English (en)
Inventor
信広 西川
信広 西川
浩樹 猪上
浩樹 猪上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of JPWO2005066742A1 publication Critical patent/JPWO2005066742A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/28Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24Resetting means
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/30Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microcomputers (AREA)
  • Electronic Switches (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Power Sources (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

コンデンサと、前記コンデンサを充電する充電手段と、前記コンデンサを放電する放電手段と、前記コンデンサが充電されることによって一定以上の電圧となった際に、一定のリファレンス電圧と前記コンデンサの充電電圧とを比較することにより監視対象の動作をリセットするための信号を発する電圧比較手段と、前記監視対象の電源電圧の監視を行い前記監視対象の電源電圧が一定以下となった際に、前記監視対象の動作をリセットする電源電圧判定手段と、を備えたマイコンが誤動作することを防止することを特徴とする監視回路。

Description

本発明はマイクロコンピュータ(以下、「マイコン」と称す)の異常動作を検出して自動的に回避処置をとらせるフェールセーフシステムに利用する有効な技術である監視回路に関するものである。
マイコンが正常に動作しているかどうかを監視する方法として、監視回路がマイコンからの正常動作クロックの到達の有無を判断することによって行なう方法が一般的に行なわれる。このような方式のものとしては、特開2003−172762が挙げられる。
しかしこのような方式では、マイコンへの供給電圧が減電したときでも、監視回路がマイコンからの正常動作クロックを一定時間監視することによってのみしかマイコンが正常に動作していないことを検出することができない。このため、マイコンへの供給電源が減電するとき、マイコンをすぐさま安全にリセットすることができないので、電源が減電状態から安定状態に復帰したときにマイコンが動作復帰しても、減電により動作が中断したマイコンの内蔵するメモリやレジスタ等が原因でマイコンが誤動作をするおそれがある。
本発明は従来の前記実情に鑑み、従来の技術に内在する前記課題を解消する為になされたものであり、本発明は、減電時においてマイコンを安全にリセットすることができる監視回路、およびそのリセット解除区間を一定にすることができる監視回路、さらに前述の監視回路を備えた半導体装置、さらに前述の半導体装置を搭載した電子機器の提供を目的とする。
ここで、請求項1記載の発明は、コンデンサと、前記コンデンサを充電する充電手段と、前記コンデンサを放電する放電手段と、前記コンデンサが充電されることによって一定以上の電圧となった際に、一定のリファレンス電圧と前記コンデンサの充電電圧とを比較することにより監視対象の動作をリセットするための信号を発する電圧比較手段と、前記監視対象の電源電圧の監視を行い前記監視対象の電源電圧が一定以下となった際に、前記監視対象の動作をリセットする電源電圧判定手段と、を備えることを特徴とする監視回路である。
請求項2記載の発明は、コンデンサと、前記コンデンサを充電する充電手段と、前記コンデンサを放電する第1の放電手段と、前記コンデンサを放電する第2の放電手段と、前記コンデンサが充電されることによって一定以上の電圧となった際に、一定のリファレンス電圧と前記コンデンサの電圧を比較することにより監視対象の動作をリセットするための信号を発する電圧比較手段と、前記監視対象の電源電圧の監視を行い前記監視対象の電源電圧が一定以下となった際に、前記監視対象の動作をリセットする電源電圧判定手段と、を備えることを特徴とする監視回路である。
請求項3記載の発明は、前記電源電圧判定手段が比較器で、前記充電手段が電流源で構成されたことを特徴とする請求項1又は請求項2記載の監視回路である。
請求項4記載の発明は、前記第1の放電手段が電流源で、前記第2の放電手段がアナログスイッチで構成され、前記監視対象の電源電圧が一定以下となった際、前記第1及び第2のいずれか一方の、あるいは両方の放電手段を動作させることにより電圧比較手段の出力を反転させ前記監視対象をリセットすることを特徴とする請求項2又は請求項3に記載の監視回路である。
請求項5記載の発明は、前記第1の放電手段が電流源で、前記第2の放電手段がN型MOSトランジスタで構成されたことを特徴とする請求項2又は請求項3に記載の監視回路である。
請求項6記載の発明は、前記電圧比較手段がウィンドコンパレータで構成されたことを特徴とする請求項1ないし請求項5のいずれかに記載の監視回路である。請求項7記載の発明は、前記電圧比較手段がヒステリシスコンパレータで構成されたことを特徴とする請求項1ないし請求項5のいずれかに記載の監視回路である。
請求項8記載の発明は、請求項1ないし請求項7のいずれかに記載の監視回路を備えることを特徴とする半導体装置である。
請求項9記載の発明は、前記コンデンサが半導体装置の外部に設けられた請求項1ないし請求項7のいずれかに記載の監視回路を備えることを特徴とする半導体装置である。
請求項10記載の発明は、請求項8または請求項9記載の半導体装置と、前記半導体装置によって監視されるマイコンと、を備える事を特徴とする電子機器である。
本発明の効果としては、マイコンを減電時においても安全にリセットし、マイコンのリセット解除状態の区間を一定の長さに保ち、リセット信号を所望のタイミングで発生させることができるため、マイコンをリセットするまでのタイムロスをなくすことができる。さらにマイコンを備える電子機器の制御をより正確なものとすることができる。
図1は、本発明第1の実施形態に係わる監視回路であり、
図2は、図1に示す監視回路の動作状態を示すグラフ((a)電源電圧8b,(b)マイコン7からの正常動作クロック,(c)比較器5とウィンドコンパレータ4からマイコン7へのリセット信号(ローでリセット),(d)ウィンドコンパレータ4で測定するコンデンサ3の電荷量,(e)ウィンドコンパレータ4の出力)であり、
図3は、本発明に係る第2の実施形態としての監視回路である。
図4は、図3に示す監視回路の動作状態を示すグラフで、(a)は電源電圧8b,(b)はマイコン7からの正常動作クロック,(c)は比較器5とウィンドコンパレータ4からマイコン7へのリセット信号(ローでリセット),(d)はウィンドコンパレータ4で測定するコンデンサ3の電荷量,また(e)はウィンドコンパレータ4の出力を各々示したものである。
なお、図中の符号、1 充電回路、2a 定電流原、2b N型MOSトランジスタ、3 コンデンサ、4 ウィンドコンパレータ、5 比較器、6,9 ロジック回路、7 マイコン、8a,8b 電源電圧、10a,10b,10c 抵抗、16 監視回路である。
図1に本発明の構成に係る監視回路15を示す。同図において、コンデンサ3には充電回路としての電流源1および放電回路としての電流源2aが接続されており、該コンデンサ3は、ウィンドコンパレータ4の入力端子へ接続される。該ウィンドコンパレータ4の閾値は、電源電圧8aからの電位を抵抗10a,10b,10cにより分圧し、リファレンス電圧として設定される。ここで、ロジック回路6はウィンドコンパレータ4のリセット出力をマイコン7に伝達させるか、あるいはさせないように動作する。さらに、比較器5においてもマイコン7の電源電圧を監視しつつ、マイコン7の減電気時には該比較器5からマイコン7へとリセット信号が出力され、ロジック回路9へはコンデンサ3の電荷を放電するためのトリガー信号が伝達される。
監視回路15の動作について図2を用いて説明する。同図において、縦軸は電圧、横軸は時間を表しており、同図に示すグラフはそれぞれ(a)電源電圧8b,(b)マイコン7からの正常動作クロック,(c)比較器5とウィンドコンパレータ4からマイコン7へのリセット信号(ローでリセット),(d)ウィンドコンパレータ4で測定するコンデンサ3の電荷量,(e)ウィンドコンパレータ4の出力,を示している。
図2の縦線(1)は、図1に示す本発明の監視回路15とマイコン7に電源が入ったタイミングを示している。
図2の縦線(2)は電源電圧8bが比較器5のハイ側の閾値電圧(VDDthh)を上回ったので充電回路1が起動してコンデンサ3に電荷が蓄積され始めるタイミングを示している。またこのときマイコン7はリセット解除状態となる。
図2の縦線(3)はマイコン7が正常に動作しているときに監視回路15のロジック回路9に入力されるマイコン7からの正常動作クロックの入力のタイミングを示している。マイコン7からの正常動作クロックがロジック回路9に入力されると、充電回路1が停止して放電回路2aが起動されるためコンデンサ3の電荷は放出される。
図2の縦線(4)は、ウィンドコンパレータ4のハイ側の閾値電圧(VCthh)をウィンドコンパレータ4で測定するコンデンサ3の電荷が上回ったタイミングを示している。マイコン7が正常に動作していないときはマイコン7からの正常動作クロックが従来の監視回路を構成するロジック回路に入力されないことからこの状態となる。このときのウィンドコンパレータ4の出力ハイ(H)はロジック回路6を介してマイコン7をリセットする。またこのウィンドコンパレータ4の出力Hによって充電回路1を停止しするとともに放電回路2aを起動する。
図2の縦線(5)はウィンドコンパレータ4で測定するコンデンサ3の電荷がウィンドコンパレータ4のロー側の閾値電圧(VCthl)を下回ったタイミングを示している。このときウィンドコンパレータ4の出力はハイになり、このウィンドコンパレータ4の出力がロジック回路6,9を介して放電回路2aを停止するとともに充電回路1を起動する。
図2の縦線(6)は電源電圧8bが何らかの原因で比較器5のロー側の閾値電圧(マイコン7が安全に動作するために必要な電圧VDDthl)を下回ったタイミングを示している。このとき比較器5の出力によってマイコン7がリセット状態になる。
図1に示す監視回路15は以上で説明したように、電源電圧がマイコンの安全な動作のために必要な電圧を下回った時マイコンにリセットをかけ、また、マイコンからの正常動作クロックが一定期間監視回路に入力されないときはマイコンが正常に動作していないものとしてマイコンにリセットをかける構成となっている。
この実施の形態によると、マイコンの減電時においてもマイコンを安全にリセットすることができる。
ところで図1に示す本発明の監視回路15は、図2に示す縦線(7)と縦線(8)の間に示す区間と、縦線(9)と縦線(10)の間に示す区間の長さが異なるように、マイコン7のリセット解除区間が異なる。これは、図1に示す本発明の監視回路15の電圧波形を示す図2の一点鎖線Aに示すごとく、電源電圧8bが正常であり続けた場合で、かつマイコン7からの正常動作クロックが一定期間監視回路に入力されない場合は、コンデンサ3の電荷がウィンドコンパレータ4のハイ側の閾値電圧を上回ったときのみにウィンドコンパレータ4の出力によってマイコン7にリセットをかけるといった回路構成上の制約に起因する現象である。即ち、マイコン7のリセット解除区間で異なる区間が観測されるのは、電源電圧8bが正常であるときは、ウィンドコンパレータ4の出力の他には、マイコン7にリセットをかける手段はないということに原因がある。
しかしながら、電源電圧8bが正常であるときにおいて、マイコン7の正常動作時に出力されるはずの正常動作クロックが監視回路に到達していない時間を測定するためには、図2の一点鎖線Aに示すごとく、図1に示す監視回路のコンデンサ3の電荷がウィンドコンパレータ4のハイ側の閾値電圧を上回ったときだけマイコン7にリセットをかける構成を採用せざるを得ない。
また、図2の縦線(7)に示すごとく、コンデンサ3の電荷がある程度高いときに電源電圧8bが復帰して比較器5のハイ側の閾値電圧を上回ると、ウィンドコンパレータ4より、あるいはロジック回路6より、マイコン7をリセット解除する信号を出力することがある。そしてこのリセット解除信号は電源電圧が正常である限りは、コンデンサ3の電荷がウィンドコンパレータ4のハイ側の閾値電圧を上回るまでそのままの状態となるのである。
これらのことから図1に示す本発明の監視回路15は、図2に示す縦線(7)と縦線(8)の間に示す区間と、縦線(9)と縦線(10)の間に示す区間が互いに長さが異なる区間であるように、異なるマイコン7のリセット解除区間が生成されるというアンバランスが生じる。
このアンバランスなリセット解除区間を是正するのが、本発明における第2の実施の形態である図3に示す監視回路16である。本実施の形態による監視回路は、図1に示す監視回路15に比較して、あらたな放電手段である放電回路2bを設け、コンデンサ3の電荷をスイッチング動作によって放出を行うものである。
図3に示す本発明に係わる監視回路16は、監視対象であるマイコン7の電源電圧8b(VDD)が、マイコン7が安全に動作するための電源電圧よりも下回った減電時に、マイコン7を安全に終了させるためのマイコン7の電源電圧8bの監視と、マイコン7が正常に動作していない時間が一定時間を超えたときにマイコン7をリセットするための、正常動作クロックの到達間隔を測定している。マイコン7の電源電圧8bの監視は電源電圧判定手段である比較器5を用いることによって行い、また、正常動作クロックの間隔の監視は、充電手段である充電回路1と、放電手段である放電回路2aと放電回路2bを制御することによりコンデンサ3に蓄積された電圧を電圧比較手段であるウィンドコンパレータ4で測定して一定の時間を作り出し、正常動作クロックの到達を観測して行う。したがって、減電時ではなく、かつ正常動作クロックが図1に示す従来の監視回路に入力されているときは、マイコン7はリセットされることなく動作し続けることになる。なお同図においては監視回路の電源電圧にはマイコン7と異なる電源電圧8aが使用されている。
以下、図3に示す本発明に係わる監視回路の動作を、図4に示す本発明に係わる監視回路の電圧変動図を用いて説明する。なお、図4において、縦軸は電圧、横軸は時間を表しており、同図に示すグラフはそれぞれ(a)電源電圧8b,(b)マイコン7からの正常動作クロック,(c)比較器5からマイコン7へのリセット信号(ローでリセットの状態),(d)ウィンドコンパレータ4で測定するコンデンサ3の電荷量,(e)ウィンドコンパレータ4の出力、を示している。
図4の縦線(1)は、図3に示す従来の監視回路とマイコン7に電源が入ったタイミングを示している。
図4の縦線(2)は電源電圧8bが比較器5のハイ側の閾値電圧(VDDthh)を上回ったので充電回路1が起動してコンデンサ3に電荷が蓄積され始めるタイミングを示している。またこのときマイコン7はリセット解除状態となる。なお、比較器5のハイ側の閾値電圧と後述の比較器5のロー側の閾値電圧(VDDthl)は比較器5の出力を帰還して抵抗分割を行うことでヒステリシスを持たせて設定しているが、この手段に限られることはない。
図4の縦線(3)はマイコン7が正常に動作しているときに図3に示す本発明に関わる監視回路のロジック回路9に入力されるマイコン7からの正常動作クロックの入力のタイミングを示している。マイコン7からの正常動作クロックがロジック回路9に入力されると、充電回路1が停止して放電回路2aが起動されるためコンデンサ3の電荷は放出される。
図4の縦線(4)はウィンドコンパレータ4で測定するコンデンサ3の充電電圧がウィンドコンパレータ4のハイ側の閾値電圧(VCthh)を上回ったタイミングを示している。マイコン7からの正常動作クロックが本発明に関わる監視回路に入力されなければこの状態となる。このときのウィンドコンパレータ4の出力ハイ(H)はロジック回路6を介してマイコン7をリセットする。またこのウィンドコンパレータ4の出力Hによって充電回路1を停止するとともに放電回路2aを起動する。なおウィンドコンパレータ4のハイ側の閾値電圧と後述のウィンドコンパレータ4のロー側の閾値電圧(VCthl)は、それぞれウィンドコンパレータ4の電源電圧8aを柢抗10a、10b、10cで分圧することによって設定している。
図4の縦線(5)はウィンドコンパレータ4で測定するコンデンサ3の電荷がウィンドコンパレータ4のロー側の閾値電圧(VCthl)を下回ったタイミングを示している。このときウィンドコンパレータ4の出力によって放電回路2aが停止するとともに充電回路1が起動される。
図4の縦線(6)は負荷の変動やノイズ等の原因により電源電圧8bが比較器5のロー側の閾値電圧(VDDthl)を下回ったタイミングを示している。このとき比較器5の出力によってマイコン7にリセットがかけられるとともに、比較器5の出力によって放電回路2bが起動してコンデンサ3の電荷を放出する。
以上で説明したように、図3に示す本発明に係わる監視回路16は、コンデンサ3の電荷が蓄積され、ウィンドコンパレータ4で検出する電圧が上がってウィンドコンパレータ4のハイ側の閾値電圧を上回ると、ウィンドコンパレータ4の出力によってマイコン7にリセットをかけ、また電源電圧8bが比較器5のロー側の閾値電圧を下回ったときは比較器5の出力によってマイコン7にリセットをかけるように動作するものである。すなわち、本発明に係わる監視回路は、マイコン7の正常動作クロックの間隔と、マイコン7の電源電圧8bの二つを監視するものである。
本発明に関わる監視回路は減電時に監視対象物の電源電圧が一定以上下がる度にコンデンサの電荷を放出する構成となっている。これによって図3に示す本発明に関わる監視回路の電圧波形図4は、図1に示す監視回路15の電圧波形図2と比較して、縦線(7)と縦線(8)の間のリセット解除区間が、縦線(9)と縦線(10)の間のリセット解除区間とほぼ同一となるのである。マイコンのリセット解除状態の区間を一定の長さに保つことで、リセット信号を所望のタイミングで発生させることができるため、マイコンをリセットするまでのタイムロスをなくすことができ、さらにマイコンを備える電子機器の制御をより正確なものとすることができる。
尚、本発明を詳細にまた特定の実施態様を参照して説明したが、本発明の精神と範囲を逸脱することなく様々な変更や修正を加えることができることは当業者にとって明らかである。
本発明に係わる監視回路は、該監視回路のみで、あるいは他の集積回路とともに封止されて半導体装置となり、該半導体装置は、監視対象であるマイクロコンピュータとともに電子機器に搭載される。電子機器とは、ここではテレビや冷蔵庫等のマイコンを備えるあらゆる電気製品を指す。
尚、本発明は、上述した実施形態に限られることなく、特許請求の範囲に記載した事項の範囲内でのあらゆる設計変更はすべて本発明の範囲に含まれる。例えばNMOS2bの代わりにアナログスイッチなどが用いられてもよく、ウィンドコンパレータ4に変えてヒステリシスコンパレータが用いられても同一の目的を達成することができる。

Claims (8)

  1. コンデンサと、前記コンデンサを充電する充電手段と、前記コンデンサを放電する放電手段と、前記コンデンサが充電されることによって一定以上の電圧となった際に、一定のリファレンス電圧と前記コンデンサの充電電圧とを比較することにより監視対象の動作をリセットするための信号を発する電圧比較手段と、前記監視対象の電源電圧の監視を行い前記監視対象の電源電圧が一定以下となった際に、前記監視対象の動作をリセットする電源電圧判定手段と、を備えることを特徴とする監視回路。
  2. コンデンサと、前記コンデンサを充電する充電手段と、前記コンデンサを放電する第1の放電手段と、前記コンデンサを放電する第2の放電手段と、前記コンデンサが充電されることによって一定以上の電圧となった際に、一定のリファレンス電圧と前記コンデンサの電圧を比較することにより監視対象の動作をリセットするための信号を発する電圧比較手段と、前記監視対象の電源電圧の監視を行い前記監視対象の電源電圧が一定以下となった際に、前記監視対象の動作をリセットする電源電圧判定手段と、を備えることを特徴とする監視回路。
  3. 前記電源電圧判定手段が比較器で、前記充電手段が電流源で構成されたことを特徴とする請求の範囲第1項又は2項記載の監視回路。
  4. 前記第1の放電手段が電流源で、前記第2の放電手段がアナログスイッチで構成され、前記監視対象の電源電圧が一定以下となった際、前記第1及び第2のいずれか一方の、あるいは両方の放電手段を動作させることにより電圧比較手段の出力を反転させ前記監視対象をリセットすることを特徴とする請求の範囲第2項又は3項に記載の監視回路。
  5. 前記第1の放電手段が電流源で、前記第2の放電手段がN型MOSトランジスタで構成されたことを特徴とする請求の範囲第2項又は第3項に記載の監視回路。
  6. 前記電圧比較手段がウィンドコンパレータで構成されたことを特徴とする請求の範囲第1項又は2項に記載の監視回路。
  7. 前記電圧比較手段がヒステリシスコンパレータで構成されたことを特徴とする請求の範囲第1項又は2項に記載の監視回路。
  8. 前記コンデンサが半導体装置の外部に設けられた請求の範囲第1項又は2項記載の監視回路を備えることを特徴とする半導体装置。
JP2005516846A 2003-12-26 2004-12-20 監視回路 Pending JPWO2005066742A1 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2003432797 2003-12-26
JP2003432797 2003-12-26
JP2004285617 2004-09-30
JP2004285617 2004-09-30
PCT/JP2004/019485 WO2005066742A1 (ja) 2003-12-26 2004-12-20 監視回路

Publications (1)

Publication Number Publication Date
JPWO2005066742A1 true JPWO2005066742A1 (ja) 2007-12-20

Family

ID=34752059

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005516846A Pending JPWO2005066742A1 (ja) 2003-12-26 2004-12-20 監視回路

Country Status (6)

Country Link
US (1) US20080141053A1 (ja)
EP (1) EP1710661A1 (ja)
JP (1) JPWO2005066742A1 (ja)
KR (1) KR20060124628A (ja)
TW (1) TW200528980A (ja)
WO (1) WO2005066742A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7948283B2 (en) * 2008-01-23 2011-05-24 Tritan Technology Inc. Apparatus for awaking an electronic device from a standby mode
KR20200016777A (ko) * 2018-08-07 2020-02-17 삼성전자주식회사 안전 로직을 포함하는 장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0776933B2 (ja) * 1987-08-10 1995-08-16 日本電装株式会社 デジタルコンピュ−タ−のリセット装置
JPH02246612A (ja) * 1989-03-20 1990-10-02 Yokogawa Electric Corp ウォッチドックタイマ回路
JP3380978B2 (ja) * 1994-12-15 2003-02-24 三菱電機株式会社 半導体装置
JP3752022B2 (ja) * 1995-08-25 2006-03-08 株式会社デンソー 故障診断機能付き電子制御装置
JP3633092B2 (ja) * 1996-03-18 2005-03-30 日産自動車株式会社 マイコン故障監視装置
JPH1196044A (ja) * 1997-09-24 1999-04-09 Denso Corp 異常監視回路の異常検出装置及び異常検出方法
JP4365911B2 (ja) * 1998-11-11 2009-11-18 株式会社日立製作所 半導体集積回路
JP2001156610A (ja) * 1999-11-24 2001-06-08 Nec Corp ウォッチドッグタイマ制御回路およびウォッチドッグタイマ制御方法

Also Published As

Publication number Publication date
US20080141053A1 (en) 2008-06-12
EP1710661A1 (en) 2006-10-11
WO2005066742A1 (ja) 2005-07-21
TW200528980A (en) 2005-09-01
KR20060124628A (ko) 2006-12-05

Similar Documents

Publication Publication Date Title
US7495875B2 (en) Power abnormal protection circuit
US7636227B2 (en) Noise immune over current protection with inherent current limiting for switching power converter
US6437541B1 (en) Battery state monitoring circuit and battery device
US7372289B2 (en) Semiconductor integrated circuit device and power supply voltage monitor system employing it
JP2005318736A (ja) 電池保護装置、及び、それを用いた電池保護システム、並びに、電池保護方法
US11128289B2 (en) Driver circuit having overcurrent protection function
JP2010279188A (ja) 過電流保護回路
US10425069B2 (en) Signal output circuit
US10659241B2 (en) Automatic power over ethernet pulse width signaling correction
JP4618149B2 (ja) ハイサイド駆動回路
KR100271951B1 (ko) 파워 온 리셋 회로
JPWO2005066742A1 (ja) 監視回路
CN110967568B (zh) 静电放电检测装置
US5568342A (en) Apparatus and method for protecting an amplifier circuit
KR101018896B1 (ko) 평활용 커패시터의 충전 및 방전 회로
US20070050687A1 (en) Watchdog monitoring circuit and method for controlling energization of the load using the watchdog monitoring circuit
US7924077B2 (en) Signal processing apparatus including latch circuit
JP2006115203A (ja) 通信制御装置
JP7463952B2 (ja) 過電流検出回路およびスイッチング電源回路
CN115173365B (zh) 过压保护装置的控制方法以及过压保护装置
JP2006012009A (ja) 監視回路
JP2023036380A (ja) 電子機器
KR0112449Y1 (ko) 단말기의 에러 감시장치
KR100808874B1 (ko) 리플전압 개선회로 및 그 개선방법
JPS5840637A (ja) リセット回路

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071130

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090609

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091020