TWI813733B - 檢測設備以及操作檢測設備的方法 - Google Patents

檢測設備以及操作檢測設備的方法 Download PDF

Info

Publication number
TWI813733B
TWI813733B TW108128013A TW108128013A TWI813733B TW I813733 B TWI813733 B TW I813733B TW 108128013 A TW108128013 A TW 108128013A TW 108128013 A TW108128013 A TW 108128013A TW I813733 B TWI813733 B TW I813733B
Authority
TW
Taiwan
Prior art keywords
signal
toggle
response
gate
error
Prior art date
Application number
TW108128013A
Other languages
English (en)
Other versions
TW202015066A (zh
Inventor
Dong-Sik Cho
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202015066A publication Critical patent/TW202015066A/zh
Application granted granted Critical
Publication of TWI813733B publication Critical patent/TWI813733B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31703—Comparison aspects, e.g. signature analysis, comparators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Safety Devices In Control Systems (AREA)
  • Debugging And Monitoring (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
  • Investigating Or Analyzing Materials By The Use Of Ultrasonic Waves (AREA)
  • Push-Button Switches (AREA)

Abstract

本發明提供一種檢測設備以及操作所述檢測設備的方法。檢測設備包括第一功能模組、第二功能模組以及安全邏輯，第一功能模組提供主訊號，第二功能模組提供比較訊號。安全邏輯包括雙態觸變訊號產生器，雙態觸變訊號產生器具有比較器、回饋路徑及第一多重輸入閘，比較器因應於主訊號及比較訊號而提供比較結果，回饋路徑因應於比較結果而產生第一雙態觸變訊號並提供回饋訊號至比較器，第一多重輸入閘因應於比較結果而產生第二雙態觸變訊號。安全邏輯亦包括雙態觸變訊號監測器，所述雙態觸變訊號監測器因應於第一雙態觸變訊號及第二雙態觸變訊號而提供最終故障搜索訊號。

Description

檢測設備以及操作檢測設備的方法
本發明概念是有關於包括安全邏輯的檢測設備。更具體而言，本發明概念是有關於包括安全邏輯的各種設備，所述安全邏輯被配置以判斷在運行時間期間主訊號是否與比較訊號正確地關聯。
[相關申請案的交叉參考]
本申請案主張分別在2018年8月7日及2019年2月20日在韓國智慧財產局提出申請的韓國專利申請案第10-2018-0092061號及第10-2019-0020050號的權利，所述韓國專利申請案的總體主題併入本案供參考。
在電性、機械及機電設備(例如汽車)的廣泛背景下，潛在故障是特定類型的故障-在故障檢測間隔期間旨在實行此種檢測的安全機制未檢測到此種潛在故障的發生。潛在故障亦保持未被設備的使用者檢測到。因此，潛在故障可被理解為可演變(或 遷移)成多個故障的無聲故障，最終導致設備中的嚴重效能故障。潛在故障的一個典型實例是記憶體位元故障。
應在潛在故障容差時間間隔(latent-fault tolerant time interval，L-FTTI)期間檢查故障及潛在故障以防止潛在故障的發生。舉例而言，應檢查每次記憶體存取的記憶體位元故障。依賴於內置自測(built-in self-test，BIST)邏輯及/或軟體測試庫(software test library，STL)的傳統故障檢查方法常常暫停正常操作(例如，記憶體存取操作)以便檢查故障。操作的此種臨時暫停可能超過L-FTTI，且一般而言會增加與故障檢查相關聯的硬體及/或軟體開銷。
本發明概念的實施例提供檢測設備，所述檢測設備包括能夠潛在地檢測潛在故障的安全邏輯。
根據本發明概念的態樣，提供一種檢測設備，所述檢測設備包括：第一功能模組，被配置以提供主訊號；第二功能模組，被配置以提供比較訊號；以及安全邏輯。所述安全邏輯包括：雙態觸變訊號產生器以及雙態觸變訊號監測器，所述雙態觸變訊號產生器包括至少一個比較器、回饋路徑及第一多重輸入閘，所述至少一個比較器被配置以因應於所述主訊號及所述比較訊號而提供比較結果，所述回饋路徑被配置以因應於所述比較結果而產生第一雙態觸變訊號並提供回饋訊號至所述至少一個比較器，所述 第一多重輸入閘被配置以因應於所述比較結果而產生第二雙態觸變訊號，所述雙態觸變訊號監測器被配置以因應於所述第一雙態觸變訊號及所述第二雙態觸變訊號而提供最終故障搜索訊號。
根據本發明概念的另一態樣，提供一種包括安全邏輯的檢測設備。所述安全邏輯包括：雙態觸變訊號產生器，被配置以因應於主訊號及比較訊號而提供第一雙態觸變訊號及第二雙態觸變訊號，其中所述主訊號及所述比較訊號中的每一者包括多個位元；以及雙態觸變訊號監測器，被配置以因應於監測到所述第一雙態觸變訊號及所述第二雙態觸變訊號而提供最終故障搜索訊號，其中所述雙態觸變訊號產生器包括：多個比較器，被配置以將所述主訊號逐一位元地與所述比較訊號進行比較且產生比較結果；回饋路徑，被配置以因應於所述比較結果而實行第一閘運算，產生所述第一雙態觸變訊號，並因應於所述第一雙態觸變訊號而提供回饋訊號至所述多個比較器中的每一者；以及第一多重輸入閘，被配置以因應於所述比較結果而實行第二閘運算並產生所述第二雙態觸變訊號。
根據本發明概念的另一態樣，提供一種包括安全邏輯的檢測設備。所述安全邏輯包括：多個比較器，分別接收主訊號的至少一個位元及比較訊號的至少一個位元，且被配置以將所述主訊號逐一位元地與所述比較訊號進行比較以產生比較結果；回饋路徑，被配置以因應於所述比較結果而產生第一雙態觸變訊號，且更被配置以因應於時脈訊號及所述第一雙態觸變訊號而產生回 饋訊號，其中所述回饋訊號被提供至所述多個比較器中的每一者；第一多重輸入閘，被配置以對所述比較結果實行第一閘運算，以產生第二雙態觸變訊號；雙態觸變訊號監測器，被配置以因應於所述時脈訊號而監測所述第一雙態觸變訊號及所述第二雙態觸變訊號，並提供最終故障搜索訊號，所述最終故障搜索訊號提供指示所述主訊號是否與所述比較訊號正確地關聯的資訊；以及錯誤注入器，被配置以因應於所述時脈訊號而產生錯誤訊號，其中所述雙態觸變訊號監測器更因應於所述錯誤訊號而監測所述第一雙態觸變訊號及所述第二雙態觸變訊號並提供所述最終故障搜索訊號，所述最終故障搜索訊號更提供指示所述多個比較器、所述回饋路徑、所述第一多重輸入閘、及所述雙態觸變訊號監測器中是否有至少一者存在故障的資訊。
根據本發明概念的另一態樣，提供一種操作包括安全邏輯的檢測設備的方法。所述方法包括：判斷主訊號是否與比較訊號正確地關聯，並因應於所述判斷所述主訊號是否與所述比較訊號正確地關聯而產生第一雙態觸變訊號及第二雙態觸變訊號；以及因應於所述第一雙態觸變訊號及所述第二雙態觸變訊號而產生最終故障搜索訊號，其中所述最終故障搜索訊號提供指示所述主訊號是否與所述比較訊號正確地關聯的資訊，且更提供指示在所述判斷所述主訊號是否與所述比較訊號正確地關聯過程中所使用的邏輯閘中是否有至少一者存在故障的資訊。
1、1c:設備
10、10c:第一功能模組
20、20c:第二功能模組
30、30b、30c、1040、1410:安全邏輯
40c:中斷產生器
50:控制器
100、100a、100b、100c:雙態觸變訊號產生器
110-1、110-2、110-N、110a-1、110a-2、110a-N、110b-1、110b-2、 110b-N:比較器
112-1:互斥或閘/第一互斥或閘
112-2、112a-1、112a-2、112a-N、112-N:互斥或閘
120、120a、120b:回饋路徑
122、122a:第二多重輸入閘
124、124a:第一延遲電路
126、126a:反相器
130、130a、130b:第一多重輸入閘
200、200b、200c:雙態觸變訊號監測器
210:第一互斥或閘
220:第二延遲電路
230:第二互斥或閘
240:第三延遲電路
250:第一輸出閘
260:第二輸出閘
300、300b:時脈產生器
400:錯誤注入器
1000:系統晶片(SoC)
1010:第一IP/IP1
1020:第二IP/IP2
1030:第三IP
1050:系統匯流排
1100:記憶體系統
1200:記憶體控制器
1210:第一錯誤檢查及修正(ECC)編碼器
1220:第二ECC編碼器
1230:第一安全邏輯
1240:第一ECC解碼器
1250:第二ECC解碼器
1260:第二安全邏輯
1300:記憶體裝置
1400:車輛
1402:處理總成
1420:感測器
1430:通訊介面
1440:駕駛控制元件
1450:自主導航系統
1460:使用者介面
C_S、C_Sb、C_Sc:比較訊號
C_S1:第一比較訊號位元
C_S1a、C_S2、C_S2a、C_SN、C_SNa:比較訊號位元
CLK、CLKa、CLKb:時脈訊號
CON_S、CON_Sb、CON_Sc:最終故障搜索訊號
CON_S1、CON_S1a、CON_Sd_1:第一故障搜索訊號
CON_S2、CON_S2a、CON_Sd_2:第二故障搜索訊號
CTRL:控制
ER、ERa、ERb:錯誤訊號
ER_B1、ER_B1a:第一錯誤發生訊號
ER_B2、ER_B2a:第二錯誤發生訊號
ITc:中斷訊號
M_S、M_Sb、M_Sc:主訊號
M_S1:第一主訊號位元
M_S1a、M_S2、M_S2a、M_SN、M_SNa:主訊號位元
RD_1:第一經解碼的讀取資料
RD_2:第二經解碼的讀取資料
RD_C:讀取資料
S10、S20、S30、S40、S100、S110、S200、S210、S220、S230、S300、S310、S320、S330:步驟
t1:時間/第一時間點
t1a:第一時間點
t2、t2a:第二時間點
t3、t3a:第三時間點
t4、t4a:第四時間點
TB1:第一表
TB2:第二表
TG_S1、TG_S1a、TG_S1b、TG_S1c:第一雙態觸變訊號
TG_S2、TG_S2a、TG_S2b、TG_S2c:第二雙態觸變訊號
WD:寫入資料
WD_C1:第一經編碼的寫入資料
WD_C2:第二經編碼的寫入資料
藉由結合附圖閱讀以下詳細說明，將更清楚地理解本發明概念的實施例，在附圖中：圖1是示出根據本發明概念實施例的設備的方塊圖。
圖2是在一個實例中進一步示出根據本發明概念實施例的圖1所示安全邏輯的方塊圖。
圖3是在一個實例中進一步示出根據本發明概念實施例的圖2所示雙態觸變訊號產生器的方塊圖。
圖4是在一個實例中進一步示出根據本發明概念實施例的圖1及圖2所示雙態觸變訊號監測器的方塊圖。
圖5是總結根據本發明概念實施例的操作設備的方法的流程圖。
圖6是總結根據本發明概念實施例的操作雙態觸變訊號監測器的方法的流程圖。
圖7是示出根據本發明概念實施例的示例性訊號時序關係的時序圖。
圖8A及圖8B是示出在各種條件下提供的最終故障搜索訊號的值的相應的表格。
圖9是總結根據本發明概念實施例的操作設備的方法的流程圖。
圖10是進一步示出根據本發明概念實施例的雙態觸變訊號產生器的方塊圖。
圖11是示出根據本發明概念實施例的示例性訊號時序關係的時序圖。
圖12是示出根據本發明概念實施例的示出示例性訊號時序關係的安全邏輯的方塊圖。
圖13是示出根據本發明概念實施例的示出示例性訊號時序關係的設備的方塊圖。
圖14是總結根據本發明概念實施例的示出示例性訊號時序關係的操作設備的方法的流程圖。
圖15是根據本發明概念實施例的包括安全邏輯的系統晶片(System-on-Chip，SoC)的方塊圖。
圖16是根據本發明概念實施例的包括安全邏輯的記憶體系統的方塊圖。
圖17是根據本發明概念實施例的包含安全邏輯的車輛的概念圖。
在下文中，將參照附圖以一些附加細節闡述本發明概念的某些實施例。
圖1是根據本發明概念實施例的設備1的方塊圖。
參照圖1，設備1一般而言包括第一功能模組10、第二功能模組20及安全邏輯30。設備1可被設計成實行一或多個功能。可因應於各種電訊號來控制設備1的操作。舉例而言，設備1 可適用於機器人裝置(例如，無人機及高階駕駛員輔助系統(advanced drivers assistance system，ADAS))、自主車輛、智慧電視、智慧電話、醫療裝置、行動裝置、影像顯示裝置、量測裝置及物聯網(Internet of Things，IoT)裝置。另外，設備1可安裝於各種類型的電子裝置中的至少一種上。
第一功能模組10被配置以實行與設備1的操作相關聯的至少一個功能。作為一個實例，第一功能模組10可執行(或實行)預定功能以便產生(或定義)主訊號M_S。此主訊號M_S可接著用於控制設備1的一或多個操作。作為另一實例，第一功能模組10可產生與和設備1相關聯的條件(例如，功率條件)或溫度相關聯的感測值(或感測訊號)。可提供此感測訊號作為主訊號M_S。(此後，感測訊號可被理解為與「條件」(例如溫度或功率)相關)。
與提供(例如，輸出)主(或主要)訊號的第一功能模組10相反，第二功能模組20提供欲與主訊號M_S進行比較的比較訊號C_S。因此，第二功能模組20可被理解為提供與由第一功能模組10提供的主訊號相對的次級(或比較)訊號。在一些實施例中，第二功能模組20可為第一功能模組的功能鏡(functional mirror)。亦即，第二功能模組可具有與第一功能模組10相同的組成配置。如此一來，假設不存在與第一功能模組10或第二功能模組20的操作相關聯的故障，則比較訊號C_S應與主訊號M_S正確地相關。在一些實施例中，片語「與...正確地相關」意味著主訊 號M_S「等於」比較訊號C_S。然而，在其他實施例中，片語「與...正確地相關」意味著主訊號M_S在相對於比較訊號C_S的所建立的範圍、限制或容差關係內發生故障。換言之，第一功能模組10與第二功能模組20可以鏡像(或鎖步)方式設計以便檢測由第一功能模組10提供的主訊號M_S中潛在地發生的故障。
在第一功能模組10提供與條件相關聯的感測訊號作為主訊號M_S的其他實施例中，第二功能模組20可提供欲與感測值進行比較的臨界感測值作為比較訊號C_S。舉例而言，當第一功能模組10是溫度感測器時，第一功能模組10可提供溫度感測訊號作為主訊號M_S，且第二功能模組20可提供臨界溫度值作為比較訊號C_S。
如圖1所示，安全邏輯30可包括雙態觸變訊號產生器100及雙態觸變訊號監測器200。在示例性實施例中，雙態觸變訊號產生器100可接收主訊號M_S及比較訊號C_S並因應於主訊號M_S及比較訊號C_S而產生第一雙態觸變訊號TG_S1及第二雙態觸變訊號TG_S2。在某些實施例中，每一雙態觸變訊號可為在預定循環中重覆邏輯高位準及邏輯低位準的訊號。
雙態觸變訊號產生器100可將第一雙態觸變訊號TG_S1及第二雙態觸變訊號TG_S2提供至雙態觸變訊號監測器200。在示例性實施例中，雙態觸變訊號產生器100可包括至少一個比較器，所述至少一個比較器被配置以因應於主訊號M_S與比較訊號C_S的比較而產生「比較結果」。雙態觸變訊號產生器100亦可包 括回饋路徑，所述回饋路徑被配置以因應於比較結果而產生第一雙態觸變訊號TG_S1，並提供回饋訊號至所述至少一個比較器。雙態觸變訊號產生器100亦可包括第一多重輸入閘，第一多重輸入閘被配置以因應於比較結果而產生第二雙態觸變訊號TG_S2。舉例而言，主訊號M_S以及比較訊號C_S可包括多個位元(例如，分別是第一多個位元及第二多個位元，其中所述第一多個位元及所述第二多個位元可為相同或不同的)，且雙態觸變訊號產生器100可包括具有期望數目的多個比較器以使得可對主訊號M_S及比較訊號C_S的相應(或類似)位元進行比較。亦即，雙態觸變訊號產生器100可實行其中「逐一位元地」將主訊號M_S與比較訊號C_S進行比較的操作以判斷主訊號M_S是否與比較訊號C_S正確地相關。
如此一來，雙態觸變訊號產生器100可使用第一雙態觸變訊號TG_S1及第二雙態觸變訊號TG_S2將指示主訊號M_S是否與比較訊號C_S正確地相關的資訊傳送至雙態觸變訊號監測器200。舉例而言，當主訊號M_S與比較訊號C_S正確地相關時，第一雙態觸變訊號TG_S1及第二雙態觸變訊號TG_S2中的每一者可為「正常」雙態觸變訊號(即，具有預定循環的高/低雙態觸變訊號)。然而，當主訊號M_S的至少一個位元與比較訊號C_S的類似位元不同時，第一雙態觸變訊號TG_S1及第二雙態觸變訊號TG_S2中的至少一者可為「異常」雙態觸變訊號(即，與正常雙態觸變訊號不同的訊號)。舉例而言，當主訊號M_S的至少一個 位元與比較訊號C_S的至少一個位元不同時，第一雙態觸變訊號TG_S1及第二雙態觸變訊號TG_S2中的至少一者可不根據預定循環進行雙態觸變，而是在二或更多個循環內保持固定於高或低邏輯位準。
雙態觸變訊號監測器200可被配置以因應於第一雙態觸變訊號TG_S1及第二雙態觸變訊號TG_S2而產生並提供最終故障搜索訊號CON_S。在示例性實施例中，雙態觸變訊號監測器200可包括：第一互斥或閘，被配置以因應於第一雙態觸變訊號TG_S1及第二雙態觸變訊號TG_S2而提供第一錯誤發生訊號；第二互斥或閘，被配置以因應於第一雙態觸變訊號TG_S1及第二雙態觸變訊號TG_S2而提供第二錯誤發生訊號；第一輸出閘，被配置以因應於第一錯誤發生訊號及第二錯誤發生訊號而提供第一故障搜索訊號；及第二輸出閘，被配置以因應於第一錯誤發生訊號及第二錯誤發生訊號而提供第二故障搜索訊號。
因此，雙態觸變訊號監測器200可自第一雙態觸變訊號TG_S1及第二雙態觸變訊號TG_S2接收指示主訊號M_S是否與比較訊號C_S正確地相關的資訊。由於雙態觸變訊號監測器200因應於第一雙態觸變訊號TG_S1及第二雙態觸變訊號TG_S2而提供最終故障搜索訊號CON_S，因此最終故障搜索訊號CON_S可包括關於主訊號M_S是否與比較訊號C_S正確地相關的資訊。
在示例性實施例中，可進一步向雙態觸變訊號監測器200施加預定錯誤訊號(圖1中未示出)。舉例而言，雙態觸變訊號監 測器200中所包括的第一互斥或閘可因應於錯誤訊號而提供第一錯誤發生訊號，且雙態觸變訊號監測器200中所包括的第二互斥或閘可因應於錯誤訊號而提供第二錯誤發生訊號。當雙態觸變訊號監測器200因應於預定錯誤訊號以及第一雙態觸變訊號TG_S1及第二雙態觸變訊號TG_S2而提供最終故障搜索訊號CON_S時，最終故障搜索訊號CON_S可進一步根據關於雙態觸變訊號產生器100及雙態觸變訊號監測器200中的至少一者中所包括的閘是否存在故障的資訊來預測。
圖2是在一個實例中進一步示出根據本發明概念實施例的圖1所示安全邏輯30的方塊圖。
參照圖2，安全邏輯30再次包括雙態觸變訊號產生器100及雙態觸變訊號監測器200，但更包括時脈產生器300及錯誤注入器400。雙態觸變訊號產生器100可包括多個比較器110-1至110-N，其中「N」是大於1的正整數。雙態觸變訊號產生器100亦可包括回饋(feedback，FB)路徑120及第一多重輸入(multiple input，MI)閘130。
比較器110-1至110-N中的每一者接收主訊號M_S及比較訊號C_S，並實行主訊號M_S與比較訊號C_S之間的比較操作。舉例而言，主訊號M_S及比較訊號C_S中的每一者可包括多個位元，且可將主訊號M_S的位元以及比較訊號C_S的類似位元中的每一者施加至比較器110-1至110-N中的每一者。如此一來，雙態觸變訊號產生器100可使用比較器110-1至110-N逐一位元地 判斷主訊號M_S是否與比較訊號C_S正確地相關(即，等於比較訊號C_S)。
回饋路徑120可因應於由比較器110-1至110-N中的每一者提供的比較結果而產生第一雙態觸變訊號TG_S1，並將回饋訊號輸出至比較器110-1至110-N中的每一者。在圖2所示的所示出的實例中，回饋路徑120亦自時脈產生器300接收時脈訊號CLK。
在一個實施例中，回饋路徑120可包括第二多重輸入閘，第二多重輸入閘被配置以因應於由比較器110-1至110-N提供的比較結果而產生第一雙態觸變訊號TG_S1。此處，第二多重輸入閘可為及閘或或閘。
利用此配置，回饋路徑120可因應於時脈訊號CLK而對第一雙態觸變訊號TG_S1進行延遲，並將延遲訊號作為回饋訊號提供至比較器110-1至110-N。在藉由回饋路徑120對比較器110-1至110-N實行回饋操作之後，並且當主訊號M_S與比較訊號C_S正確地相關時，將提供第一雙態觸變訊號TG_S1及第二雙態觸變訊號TG_S2中的每一者作為正常的雙態觸變訊號。
第一多重輸入閘130可用於因應於比較器110-1至110-N的比較結果而產生第二雙態觸變訊號TG_S2。在一個實施例中，第一多重輸入閘130可為及閘或或閘。在另一實施例中，第一多重輸入閘130可為及閘，且回饋路徑120中所包括的第二多重輸入閘可為或閘。在又一實施例中，第一多重輸入閘130可為或閘，且回饋路徑120中所包括的第二多重輸入閘可為及閘。
如圖2所示，雙態觸變訊號監測器200接收由雙態觸變訊號產生器100產生的第一雙態觸變訊號TG_S1及第二雙態觸變訊號TG_S2。雙態觸變訊號監測器200亦自時脈產生器300接收時脈訊號CLK及自錯誤注入器400接收錯誤訊號ER。
利用該些輸入，雙態觸變訊號監測器200可對第一雙態觸變訊號TG_S1及第二雙態觸變訊號TG_S2實行監測操作。在一個實施例中，雙態觸變訊號監測器200可因應於時脈訊號CLK及錯誤訊號ER而對第一雙態觸變訊號TG_S1及第二雙態觸變訊號TG_S2實行監測操作以便提供最終故障搜索訊號CON_S。
最終故障搜索訊號CON_S可因應於第一雙態觸變訊號TG_S1及第二雙態觸變訊號TG_S2而提供，且最終故障搜索訊號CON_S包括指示主訊號M_S是否與比較訊號C_S正確地相關的資訊。此處，最終故障搜索訊號CON_S可因應於時脈訊號CLK及錯誤訊號ER而進一步提供以便進一步包括指示雙態觸變訊號產生器100及雙態觸變訊號監測器200中所包括的閘是否存在故障的資訊。
時脈產生器300可包括例如鎖相迴路(phase-locked loop，PLL)。儘管本實施例闡述安全邏輯30包括時脈產生器300的情形，但是本發明概念並非僅限於此。在另一實例中，可在安全邏輯30外部提供時脈產生器，且回饋路徑120、雙態觸變訊號監測器200及錯誤注入器400可自外部接收時脈訊號。
錯誤注入器400可用於因應於時脈訊號CLK而產生並提 供錯誤訊號ER。在一個實施例中，錯誤注入器400可包括時脈分頻器，時脈分頻器被配置以對時脈訊號CLK進行分頻。因此，錯誤訊號ER可為經分頻的時脈訊號。
如熟習此項技術者應理解，安全邏輯30可以各種方式實施。亦即，安全邏輯30可以軟體及/或硬體實施。在某些實施例中，安全邏輯30可被實施為硬體，其中安全邏輯30中所包括的組件中的每一者可包括被配置以實行上述操作的各種電路。然而，在其他實施例中，安全邏輯30可被實施為加載於記憶體(未示出)中並由處理器(未示出)執行以實行上述操作的軟體、程式及/或命令。又一些實施例可使用硬體與軟體的組合來實施安全邏輯30。
圖3是在一個實例中進一步示出根據本發明概念實施例的圖1及/或圖2所示雙態觸變訊號產生器100的方塊圖。
參照圖3，比較器110-1至110-N可分別包括互斥或閘112-1至112-N。另外，回饋路徑120可包括第二多重輸入閘122、第一延遲(D)電路124及反相器126。
第二多重輸入閘122可因應於互斥或閘112-1至112-N的輸出而產生第一雙態觸變訊號TG_S1。另外，第一多重輸入閘130可因應於互斥或閘112-1至112-N的輸出而產生第二雙態觸變訊號TG_S2。第一多重輸入閘130可包括或閘，且第二多重輸入閘122可包括及閘。
第一延遲電路124可因應於時脈訊號CLK而對第一雙態觸變訊號TG_S1進行延遲。舉例而言，第一延遲電路124可包括 正反器，所述正反器被配置以因應於時脈訊號CLK而運作。反相器126可對第一延遲電路124的輸出進行反相，並將經反相的輸出作為回饋訊號提供至互斥或閘112-1至112-N。
互斥或閘112-1至112-N中的每一者可接收主訊號M_S的每一位元及比較訊號C_S的每一位元。另外，互斥或閘112-1至112-N中的每一者可接收由反相器126輸出的回饋訊號。在特定實施例中，第一互斥或閘112-1可接收第一主訊號位元M_S1、第一比較訊號位元C_S1及回饋訊號並因應於第一主訊號位元M_S1、第一比較訊號位元C_S1及回饋訊號而實行互斥或運算。
圖4是在一個實例中進一步示出根據本發明概念實施例的圖1及/或圖2所示雙態觸變訊號監測器200的方塊圖。
參照圖4，雙態觸變訊號監測器200可包括第一互斥或閘210、第二延遲電路220、第二互斥或閘230、第三延遲電路240、第一輸出閘250及第二輸出閘260。第一互斥或閘210可接收錯誤訊號ER、第一雙態觸變訊號TG_S1及由第二延遲電路220進行延遲的第一錯誤發生訊號ER_B1，並因應於錯誤訊號ER、第一雙態觸變訊號TG_S1及經延遲的第一錯誤發生訊號ER_B1而實行互斥或運算。第二延遲電路220可因應於時脈訊號CLK而對第一錯誤發生訊號ER_B1進行延遲。因此，第一互斥或閘210可提供第一錯誤發生訊號ER_B1。
第二互斥或閘230可接收錯誤訊號ER、第二雙態觸變訊號TG_S2及由第三延遲電路240進行延遲的第二錯誤發生訊號 ER_B2，並因應於錯誤訊號ER、第二雙態觸變訊號TG_S2及經延遲的第二錯誤發生訊號ER_B2而實行互斥或運算。第三延遲電路240可因應於時脈訊號CLK而對第二錯誤發生訊號ER_B2進行延遲。因此，第二互斥或閘230可提供第二錯誤發生訊號ER_B2。
第一輸出閘250可因應於第一錯誤發生訊號ER_B1及第二錯誤發生訊號ER_B2而提供第一故障搜索訊號CON_S1。另外，第二輸出閘260可因應於第一錯誤發生訊號ER_B1及第二錯誤發生訊號ER_B2而提供第二故障搜索訊號CON_S2。第一故障搜索訊號CON_S1與第二故障搜索訊號CON_S2可共同地或單獨地構成最終故障搜索訊號CON_S。
在一個實施例中，第一輸出閘250可包括反及閘。另外，第二輸出閘260可包括反或閘。雙態觸變訊號監測器200可使用最終故障搜索訊號CON_S中所包括的第一故障搜索訊號CON_S1與第二故障搜索訊號CON_S2的組合將關於主訊號M_S是否與比較訊號C_S正確地相關的資訊傳送至雙態觸變訊號監測器200外部的一或多個組件。另外，雙態觸變訊號監測器200可更使用第一故障搜索訊號CON_S1與第二故障搜索訊號CON_S2的組合將指示雙態觸變訊號產生器100及雙態觸變訊號監測器200中所包括的閘是否存在故障的資訊傳送至外部組件。
圖5是在一個實例中總結根據本發明概念示例性實施例的操作圖1所示設備1的方法的流程圖。圖5所示流程圖將在先前參照圖1、圖2及圖3闡述的實施例的上下文中闡述。
參照圖1、圖2及圖5，設備1判斷主訊號M_S及比較訊號C_S是否被施加至雙態觸變訊號產生器100(S10)。此處，主訊號M_S可由第一功能模組10提供，且比較訊號C_S可由第二功能模組20提供。
因此，設備1可因應於主訊號M_S及比較訊號C_S而產生第一雙態觸變訊號TG_S1及第二雙態觸變訊號TG_S2(S20)。舉例而言，假設圖2所示安全邏輯30、雙態觸變訊號產生器100可使用所述多個比較器110-1至110-N及回饋路徑120因應於主訊號M_S及比較訊號C_S而產生第一雙態觸變訊號TG_S1及第二雙態觸變訊號TG_S2。
設備1可對所產生的第一雙態觸變訊號TG_S1及第二雙態觸變訊號TG_S2進行監測(S30)。此處，設備1中所包括的安全邏輯30可包括雙態觸變訊號監測器200，如同參照圖3闡述的被配置以對第一雙態觸變訊號TG_S1及第二雙態觸變訊號TG_S2進行監測的雙態觸變訊號監測器200。雙態觸變訊號監測器200可因應於第一雙態觸變訊號TG_S1及第二雙態觸變訊號TG_S2而提供最終故障搜索訊號CON_S(S40)。安全邏輯30可因應於藉由對第一雙態觸變訊號TG_S1及第二雙態觸變訊號TG_S2進行監測而提供的最終故障搜索訊號CON_S而產生指示主訊號M_S是否與比較訊號C_S正確地相關的資訊。
圖6是在一個實例中總結根據本發明概念實施例的操作雙態觸變訊號監測器200的方法的另一流程圖。
參照圖2、圖3、圖4及圖6，雙態觸變訊號監測器200可判斷錯誤訊號ER是否被施加至雙態觸變訊號監測器200(S100)。舉例而言，錯誤訊號ER可為指示雙態觸變訊號產生器100及雙態觸變訊號監測器200中的每一者中所包括的閘是否存在故障的訊號。舉例而言，錯誤訊號ER可為雙態觸變訊號。在一個實施例中，錯誤訊號ER可由設備1中所包括的錯誤注入器400提供，且錯誤注入器400可因應於時脈訊號CLK而提供錯誤訊號ER。
當錯誤訊號ER被施加至雙態觸變訊號監測器200時，雙態觸變訊號監測器200可因應於第一雙態觸變訊號TG_S1、第二雙態觸變訊號TG_S2及錯誤訊號ER而提供最終故障搜索訊號CON_S(S110)。舉例而言，雙態觸變訊號監測器200可提供第一故障搜索訊號CON_S1及第二故障搜索訊號CON_S2作為最終故障搜索訊號CON_S，其中藉由對第一錯誤發生訊號ER_B1及第二錯誤發生訊號ER_B2實行反及運算產生第一故障搜索訊號CON_S1且藉由對第一錯誤發生訊號ER_B1及第二錯誤發生訊號ER_B2實行反或運算產生第二故障搜索訊號CON_S2。然而，第一故障搜索訊號CON_S1及第二故障搜索訊號CON_S2中的每一者的邏輯組合可端視錯誤訊號ER的邏輯狀態、主訊號M_S是否與比較訊號C_S正確地相關以及雙態觸變訊號產生器100及雙態觸變訊號監測器200中的每一者中所包括的閘是否存在故障而變化。
因此，根據本發明概念的某些實施例，包括安全邏輯30的設備1可不僅提供指示主訊號M_S是否與比較訊號C_S正確地相關的資訊而且亦提供指示雙態觸變訊號產生器100及雙態觸變訊號監測器200中的每一者中所包括的閘是否存在故障的資訊作為最終故障搜索訊號CON_S。另外，所有該些資訊皆可在運行時間操作期間提供，而無需暫停設備或設備的組件的操作。如此一來，設備1可在運行時間操作期間準確地檢測潛在的潛在故障，藉此提高效能及操作穩定性。
圖7是示出可存在於前述實施例中所述的各種訊號之間的時序關係的示例性設定的時序圖。此處，假設錯誤訊號ER是藉由將時脈訊號CLK除以四(4)而導出的。熟習此項技術者將認識到，該些訊號的性質及來源以及該些訊號的時序關係僅為例示性的。
參照圖7，假設在時間t1處，異常地提供第一雙態觸變訊號TG_S1。第一雙態觸變訊號TG_S1的此種異常輸出可因主訊號M_S的至少一個位元與比較訊號C_S的至少一個位元之間的差而引起。具體而言，第一雙態觸變訊號TG_S1可保持固定於邏輯低並自第一時間點t1至第二時間點t2輸出。因應於異常的第一雙態觸變訊號TG_S1，第一錯誤發生訊號ER_B1自第一時間點t1至第二時間點t2以邏輯低輸出。另外，第一故障搜索訊號CON_S1可以邏輯高輸出，且第二故障搜索訊號CON_S2可自第一時間點t1至第二時間點t2以邏輯低輸出。
第一雙態觸變訊號TG_S1及第二雙態觸變訊號TG_S2自第二時間點t2至第三時間點t3正常地輸出。當正常地輸出第一雙態觸變訊號TG_S1及第二雙態觸變訊號TG_S2時，第一錯誤發生訊號ER_B1及第二錯誤發生訊號ER_B2可自第二時間點t2至第三時間點t3以邏輯高輸出。另外，第一故障搜索訊號CON_S1可以邏輯低輸出，且第二故障搜索訊號CON_S2可以邏輯高輸出。
第二雙態觸變訊號TG_S2可在第三時間點t3異常地輸出。舉例而言，第二雙態觸變訊號TG_S2的異常輸出可因主訊號M_S的至少一個位元與比較訊號C_S的至少一個位元之間的差而引起。具體而言，第二雙態觸變訊號TG_S2自第三時間點t3至第四時間點t4保持固定至邏輯高。因應於第二雙態觸變訊號TG_S2被固定至邏輯高，第二錯誤發生訊號ER_B2可自第三時間點t3至第四時間點t4以邏輯低輸出。另外，第一故障搜索訊號CON_S1可以邏輯高輸出，且第二故障搜索訊號CON_S2可自第三時間點t3至第四時間點t4以邏輯低輸出。
圖8A是根據錯誤訊號ER的值以及端視主訊號M_S是否與比較訊號C_S正確地相關的關係指示第一故障搜索訊號CON_S1及第二故障搜索訊號CON_S2中的每一者的值的第一表TB1。圖8B是端視雙態觸變訊號產生器100及雙態觸變訊號監測器200中所包括的閘中的每一者是否存在故障以及根據故障類型情形及錯誤訊號ER的值的關係指示第一故障搜索訊號CON_S1及第二故障搜索訊號CON_S2的值的第二表TB2。
參照圖8A，當錯誤訊號ER具有值0(或邏輯低)且主訊號M_S與比較訊號C_S正確地相關時，第一故障搜索訊號CON_S1及第二故障搜索訊號CON_S2中的每一者可具有值0。當錯誤訊號ER具有值0且主訊號M_S的至少一個位元與比較訊號C_S的至少一個位元不同時，第一故障搜索訊號CON_S1及第二故障搜索訊號CON_S2中的每一者可具有值1(或邏輯高)。
當錯誤訊號ER的值具有值1且主訊號M_S與比較訊號C_S正確地相關時，第一故障搜索訊號CON_S1及第二故障搜索訊號CON_S2中的每一者可具有值1。當錯誤訊號ER具有值1且主訊號M_S的至少一個位元與比較訊號C_S的至少一個位元不同時，第一故障搜索訊號CON_S1及第二故障搜索訊號CON_S2中的每一者可具有值0。
參照圖8B，第一情形假設閘存在故障且閘的輸出固定為0，且第二情形假設閘存在故障且閘的輸出固定為1。舉例而言，當錯誤訊號ER的值為0且互斥或閘112-1至112-N中的至少一者存在故障且對應於第一情形時，第一故障搜索訊號CON_S1可具有值1，且第二故障搜索訊號CON_S2可具有值0。另外，當錯誤訊號ER的值為1且互斥或閘112-1至112-N中的至少一者存在故障且對應於第一情形時，第一故障搜索訊號CON_S1及第二故障搜索訊號CON_S2中的每一者可具有值0。
舉例而言，當錯誤訊號ER的值為0且互斥或閘112-1至112-N中的至少一者存在故障且對應於第二情形時，第一故障搜索 訊號CON_S1可具有值1且第二故障搜索訊號CON_S2可具有值0。另外，當錯誤訊號ER的值為1且互斥或閘112-1至112-N中的至少一者存在故障且對應於第二情形時，第一故障搜索訊號CON_S1及第二故障搜索訊號CON_S2中的每一者可具有值0。
儘管僅闡述了互斥或閘112-1至112-N存在故障的第一情形及第二情形中的每一者中的第一故障搜索訊號CON_S1及第二故障搜索訊號CON_S2的值，但是與上述相同的解釋可應用於第二表TB2中所包括的其他閘中的每一者存在故障的情形。舉例而言，當錯誤訊號ER的值為0且第一互斥或閘210存在故障且對應於第一情形時，第一故障搜索訊號CON_S1可具有值1且第二故障搜索訊號CON_S2可具有值0。另外，當錯誤訊號ER的值為1且第一互斥或閘210存在故障且對應於第一情形時，第一故障搜索訊號CON_S1及第二故障搜索訊號CON_S2中的每一者可具有值1。
如上所述，在每一種情況中，因應於其中值0與值1在預定循環中重覆(或重覆邏輯低與邏輯高)的錯誤訊號ER，可為第一表TB1及第二表TB2準備第一故障搜索訊號CON_S1及第二故障搜索訊號CON_S2的值。因此，第一故障搜索訊號CON_S1及第二故障搜索訊號CON_S2可包括指示主訊號M_S是否與比較訊號C_S正確地相關的資訊。另外，第一故障搜索訊號CON_S1及第二故障搜索訊號CON_S2可更包括指示雙態觸變訊號產生器100及雙態觸變訊號監測器200中的每一者中所包括的閘是否存 在故障的資訊。
圖9是在一個實例中總結根據本發明概念實施例的操作圖1所示設備1的方法的流程圖。
參照圖1及圖9，設備1可將感測訊號及臨界訊號施加至安全邏輯30(S200)。在一個實例中，設備1可將感測訊號作為主訊號M_S施加至安全邏輯30，且進一步將臨界訊號作為比較訊號C_S施加至安全邏輯30。感測訊號可為感測器的指示與設備1相關聯的特定條件的輸出。
在一個實例中，第一功能模組10可為溫度感測器，溫度感測器將溫度感測訊號作為主訊號M_S提供至安全邏輯30，且第二功能模組20可為將自預設溫度條件資訊導出的臨界訊號(或限制值)作為比較訊號C_S提供至安全邏輯30的電路。在另一實例中，第一功能模組10可為將功率感測訊號作為主訊號M_S提供至安全邏輯30的功率感測器(例如，電壓感測器、電流感測器、訊號波形感測器)，且第二功能模組20可為將自預設功率條件資訊導出的臨界訊號(或限制值)作為比較訊號C_S提供至安全邏輯30的電路。
接下來，設備1可因應於感測訊號及臨界訊號(即，因應於主訊號M_S及比較訊號C_S)而產生第一雙態觸變訊號TG_S1及第二雙態觸變訊號TG_S2(S210)。設備1中所包括的安全邏輯30可包括雙態觸變訊號產生器100(如同相對於圖1及圖2所述的雙態觸變訊號產生器100)，且被配置以提供第一雙態觸 變訊號TG_S1及第二雙態觸變訊號TG_S2，第一雙態觸變訊號TG_S1及第二雙態觸變訊號TG_S2端視感測訊號是否與臨界訊號正確地相關而變化。
接下來，設備1可對所產生的第一雙態觸變訊號TG_S1及第二雙態觸變訊號TG_S2進行監測(S220)。設備1中所包括的安全邏輯30可包括雙態觸變訊號監測器200(如同相對於圖1及圖3所述的雙態觸變訊號監測器200)，且被配置以對第一雙態觸變訊號TG_S1及第二雙態觸變訊號TG_S2進行監測。雙態觸變訊號監測器200可因應於第一雙態觸變訊號TG_S1及第二雙態觸變訊號TG_S2而提供最終故障搜索訊號CON_S(S230)。亦即，安全邏輯30可因應於藉由對感測訊號及臨界訊號進行監測而提供的最終故障搜索訊號CON_S而產生指示感測訊號是否與臨界訊號正確地相關的資訊。
圖10是在另一實例(100a)中進一步示出根據本發明概念實施例的圖1所示雙態觸變訊號產生器100的方塊圖。圖10所示雙態觸變訊號產生器100a的配置與參照圖3闡述的雙態觸變訊號產生器100的配置大體相似。然而，第一多重輸入閘130a可包括及閘，且第二多重輸入閘122a可包括或閘。因此，第一多重輸入閘130a可對互斥或閘112a-1至112a-N的輸出實行及運算，並產生第二雙態觸變訊號TG_S2a。
第二多重輸入閘122a可對互斥或閘112a-1至112a-N的輸出實行或運算，並產生第一雙態觸變訊號TG_S1a。另外，第一 延遲電路124a可因應於時脈訊號CLKa而對第一雙態觸變訊號TG_S1a進行延遲，且反相器126a可對第一延遲電路124a的輸出進行反相、產生回饋訊號並將所產生的回饋訊號提供至互斥或閘112a-1至112a-N。
圖11是示出可存在於相對於圖10所示實施例闡述的各種訊號之間的時序關係的示例性設定的時序圖。
圖11所示時序圖與圖7所示時序圖大體相似。舉例而言，圖11所示時序圖示出當施加與圖7所示實施例中相同的主訊號及比較訊號時的每一訊號。然而，參照圖11所示時序圖，第二雙態觸變訊號TG_S2a可固定至邏輯低且自第一時間點t1a至第二時間點t2a輸出，且第一雙態觸變訊號TG_S1a可固定至邏輯高且自第三時間點t3a至第四時間點t4a輸出。
圖12是在另一實例(30b)中進一步示出根據本發明概念實施例的圖1所示安全邏輯30的方塊圖。此處，圖12中的安全邏輯30b的配置與參照圖2闡述的安全邏輯30的配置大體相似。
值得注意的是，圖2所示安全邏輯30包括提供錯誤訊號ER的設置在內部的錯誤注入器400。相反，圖12所示安全邏輯30b接收在外部產生的錯誤訊號ERb(例如，錯誤訊號供應源)。然而，在外部產生的錯誤訊號ERb可為具有較由時脈產生器300b產生的時脈訊號CLKb的循環長的循環的雙態觸變訊號。
圖13是根據本發明概念實施例的設備1c的方塊圖。此處，圖13中的設備1c的配置與參照圖1闡述的設備1的配置大 體相似。然而，設備1c更包括控制器50及中斷產生器40c，其中中斷產生器40c用於因應於最終故障搜索訊號CON_Sc而產生施加至控制器50的中斷訊號ITc。
此處，假設控制器50控制(CTRL)第一功能模組10c及第二功能模組20c的總體操作。進一步假設控制器50在控制器50的操作中因應於由中斷產生器40c有條件地提供的中斷訊號ITc。
舉例而言，中斷產生器40c可因應於最終故障搜索訊號CON_Sc而獲得指示主訊號M_Sc是否與比較訊號C_Sc正確地相關的資訊。中斷產生器40c亦可因應於最終故障搜索訊號CON_Sc而獲得指示雙態觸變訊號產生器100c及雙態觸變訊號監測器200c中所包括的閘是否存在故障的資訊。
進一步值得注意的是，在某些實施例中，中斷產生器40c可根據圖8A所示第一表TB1操作以因應於最終故障搜索訊號CON_Sc而提供指示主訊號M_Sc是否與比較訊號C_Sc正確地相關的資訊。因此，當確定主訊號M_Sc的至少一個位元與比較訊號C_Sc的至少一個位元不同時，中斷產生器40c可因應於確定結果而提供中斷訊號ITc。另外，當第一功能模組10c提供主訊號M_Sc作為感測訊號且第二功能模組20c提供比較訊號C_Sc作為臨界訊號時，可確定主訊號M_Sc與比較訊號C_Sc正確地相關，且中斷產生器40c可因應於確定結果而提供中斷訊號ITc。
另外在某些實施例中，中斷產生器40c可根據圖8B所示 第二表TB2操作以因應於最終故障搜索訊號CON_Sc而獲得指示雙態觸變訊號產生器100c及雙態觸變訊號監測器200c中所包括的任何閘是否存在故障的資訊。因此，可確定雙態觸變訊號產生器100c及雙態觸變訊號監測器200c中所包括的閘中的至少一者存在故障，且中斷產生器40c可因應於確定結果而提供中斷訊號ITc。
舉例而言，中斷產生器40c可將中斷訊號ITc提供至設備1c中所包括的控制器(未示出)。作為另一選擇，中斷產生器40c可將中斷訊號ITc提供至位於設備1c外部的上級控制器。
圖14是在一個實例中總結根據本發明概念實施例的操作圖13所示設備1c的方法的流程圖。
參照圖13及圖14，設備1c可將主訊號M_Sc及比較訊號C_Sc施加至安全邏輯30c(S300)。安全邏輯30c可包括雙態觸變訊號產生器100c及雙態觸變訊號監測器200c。雙態觸變訊號產生器100c可因應於主訊號M_Sc及比較訊號C_Sc而提供第一雙態觸變訊號TG_S1c及第二雙態觸變訊號TG_S2c，且雙態觸變訊號監測器200c可因應於第一雙態觸變訊號TG_S1c及第二雙態觸變訊號TG_S2c而提供最終故障搜索訊號CON_Sc(S310)。
中斷產生器40c可因應於最終故障搜索訊號CON_Sc來判斷是否已發生故障(S320)。舉例而言，當因應於最終故障搜索訊號CON_Sc確定主訊號M_Sc的至少一個位元與比較訊號C_Sc的至少一個位元不同時，中斷產生器40c可確定已發生故障。作 為另一選擇，當因應於最終故障搜索訊號CON_Sc確定雙態觸變訊號產生器100c及雙態觸變訊號監測器200c中所包括的閘中的至少一者存在故障時，中斷產生器40c可確定已發生故障。
當發生故障時，中斷產生器40c可提供中斷訊號ITc(S330)。舉例而言，設備1c可包括被配置以控制設備1c的組件的控制器，且中斷產生器40c可將中斷訊號ITc提供至控制器。另外，中斷產生器40c可將中斷訊號ITc提供至設備1c的外部。
圖15是示出根據本發明概念某些實施例的包含安全邏輯1040的系統晶片(SoC)1000的方塊圖。
參照圖15，SoC 1000包括多個智慧財產(intellectual property，IP)(例如，第一IP至第三IP 1010、1020及1030)、安全邏輯1040及系統匯流排1050。SoC 1000可被設計成在半導體系統中實行各種功能。舉例而言，SoC 1000可為應用處理器。
SoC 1000可包括各種類型的IP。舉例而言，第一IP至第三IP 1010、1020及1030可包括處理單元、處理單元中所包括的多個核心、多格式編解碼器(multi-format codec，MFC)、視訊模組(例如，相機介面、聯合影像專家組(joint photographic experts group，JPEC)處理器、視訊處理器或混合器)、三維(three-dimensional，3D)圖形核心、音訊系統、驅動器、顯示驅動器、揮發性記憶體、非揮發性記憶體、記憶體控制器、輸入/輸出(input/output，I/O)介面區塊或快取記憶體。
可使用基於系統匯流排1050的連接方案作為將第一IP 至第三IP 1010、1020及1030連接至安全邏輯1040的技術。舉例而言，可應用來自高階精簡指令集計算(reduced instruction set computing，RISC)機器(Advanced RISC Machine，ARM)的高階微控制器匯流排架構(Advanced Microcontroller Bus Architecture，AMBA)協定作為標準匯流排協定。AMBA協定的匯流排類型可包括高階高效能匯流排(Advanced High-Performance Bus，AHB)、高階周邊匯流排(Advanced Peripheral Bus，APB)、高階可擴展介面(Advanced eXtensible Interface，AXI)、AXI4、AXI一致性擴展(AXI Coherency Extension，ACE)等。在上述匯流排類型中，AXI可為IP之間的介面協定，並提供多重未決位址功能及資料交織功能。另外，可將其他類型的協定(例如來自索尼克公司(SONICs Inc)的u網路(uNetwork)、來自國際商業機器公司(International Business Machines，IBM)的核心連接(CoreConnect)以及來自開放式核心協定國際同盟(OpenCore Protocol International Partnership，OCP-IP)的開放式核心協定(Open Core Protocol，OCP))應用於系統匯流排1050。
在示例性實施例中，安全邏輯1040可檢測由第一IP至第三IP 1010、1020及1030中的至少一者輸出的訊號中是否存在故障。在實例中，第二IP(或IP2)1020可包括與第一IP(或IP1)1010相同的配置以判斷IP1 1010中是否存在故障。因此，IP1 1010可輸出主訊號至安全邏輯1040，且IP2 1020可輸出比較訊號至安全邏輯1040。安全邏輯1040可基於參照圖1至圖14所闡述的實 施例而實施。因此，SoC 1000可檢測在運行時間操作期間在由第一IP至第三IP 1010、1020及1030輸出的訊號中是否存在故障，並檢測安全邏輯1040中所包括的閘是否存在故障。
圖16是示出根據本發明概念某些實施例的包括安全邏輯的記憶體系統1100的方塊圖。
參照圖16，記憶體系統1100一般而言包括記憶體控制器1200及記憶體裝置1300，其中記憶體控制器1200因應於來自主機(未示出)的命令而控制對記憶體裝置1300的存取(例如，讀取/寫入)。具體而言，記憶體控制器1200可向記憶體裝置1300提供位址、命令及控制訊號，並控制對記憶體裝置1300進行的程式操作、讀取操作及擦除操作。
記憶體控制器1200可包括第一錯誤檢查及修正(error checking and correction，ECC)編碼器1210、第二ECC編碼器1220及第一安全邏輯1230。舉例而言，第一ECC編碼器1210及第二ECC編碼器1220可基於所輸入的寫入資料WD而實行ECC編碼操作並分別輸出第一經編碼的寫入資料WD_C1及第二經編碼的寫入資料WD_C2。舉例而言，第二ECC編碼器1220可包括與第一ECC編碼器1210相同的配置以判斷由第一ECC編碼器1210輸出的訊號中是否存在故障。
第一安全邏輯1230可基於參照圖1至圖14闡述的實施例來實施。在示例性實施例中，第一ECC編碼器1210可將第一經編碼的寫入資料WD_C1作為主訊號輸出至第一安全邏輯 1230。另外，第二ECC編碼器1220可將第二經編碼的寫入資料WD_C2作為比較訊號輸出至第一安全邏輯1230。第一安全邏輯1230可輸出第一故障搜索訊號CON_Sd_1作為第一經編碼的寫入資料WD_C1及第二經編碼的寫入資料WD_C2。
記憶體控制器1200可更包括第一ECC解碼器1240、第二ECC解碼器1250及第二安全邏輯1260。舉例而言，第一ECC解碼器1240及第二ECC解碼器1250可基於自記憶體裝置1300讀取的讀取資料RD_C實行ECC解碼操作並分別輸出第一經解碼的讀取資料RD_1及第二經解碼的讀取資料RD_2。舉例而言，第二ECC解碼器1250可包括與第一ECC解碼器1240相同的配置以判斷由第一ECC解碼器1240輸出的訊號中是否存在故障。
第二安全邏輯1260可基於參照圖1至圖14闡述的實施例來實施。在示例性實施例中，第一ECC解碼器1240可將第一經解碼的讀取資料RD_1作為主訊號輸出至第二安全邏輯1260。另外，第二ECC解碼器1250可將第二經解碼的讀取資料RD_2作為比較訊號輸出至第二安全邏輯1260。第二安全邏輯1260可因應於第一經解碼的讀取資料RD_1及第二經解碼的讀取資料RD_2而輸出第二故障搜索訊號CON_Sd_2。
圖17是示出根據本發明概念某些實施例的包含安全邏輯的車輛1400的概念圖。
參照圖17，車輛1400包括處理總成1402、至少一個感測器1420、通訊介面(interface，I/F)1430、駕駛控制元件1440、 自主導航系統1450及使用者介面1460。感測器1420可包括至少一個相機裝置、主動掃描裝置(例如，至少一個光檢測及測距(Light Detection And Ranging，LiDAR)感測器)、至少一個超音波感測器及至少一個地理空間定位裝置。感測器1420可對車輛1400周圍的外部環境的至少一部分進行監測並產生感測訊號。
通訊介面1430可包括收發器及/或全球定位系統(global positioning system，GPS)。駕駛控制元件1440可包括：車輛轉向裝置，被配置以控制車輛1400的方向；節流裝置，被配置以控制車輛1400的電動機或引擎並控制加速及/或減速；及制動裝置，被配置以控制車輛1400的制動；以及外部照明裝置。
自主導航系統1450可包括被配置以實施駕駛控制元件1440的自主控制的計算裝置。舉例而言，自主導航系統1450可包括被配置以儲存多個程式命令的記憶體及被配置以執行程式命令的至少一個處理器。自主導航系統1450可被配置以基於由感測器1420輸出的感測訊號而控制駕駛控制元件1440。使用者介面1460可包括指示車輛1400的儀錶板的顯示器。
在示例性實施例中，處理總成1402可包括安全邏輯1410。安全邏輯1410可基於參照圖1至圖14闡述的實施例實施。儘管圖中未示出，然而車輛1400可更包括與感測器1420、通訊介面1430、駕駛控制元件1440、自主導航系統1450及使用者介面1460中的每一者相同的配置以判斷在由感測器1420、通訊介面1430、駕駛控制元件1440、自主導航系統1450及使用者介面1460 中的每一者輸出的訊號中是否存在故障。因此，車輛1400可檢測在運行時間操作期間(例如，在駕駛操作期間)由感測器1420、通訊介面1430、駕駛控制元件1440、自主導航系統1450及使用者介面1460中的至少一者輸出的訊號中是否存在故障。另外，車輛1400可檢測安全邏輯1410中所包括的閘是否存在故障。因此，可進一步提高車輛1400的安全。
以上已參照圖式揭露了本發明概念的前述示例性實施例。儘管採用具體用語，但所述具體用語僅用於通常意義及闡述性意義，而並非用以限制目的。此項技術中具有通常知識者應理解，在不背離由下文申請專利範圍界定的本發明概念的精神及範圍的條件下，可對所揭露的實施例作出形式及細節的各種改變。
1:設備
10:第一功能模組
20:第二功能模組
30:安全邏輯
100:雙態觸變訊號產生器
200:雙態觸變訊號監測器
C_S:比較訊號
CON_S:最終故障搜索訊號
M_S:主訊號
TG_S1:第一雙態觸變訊號
TG_S2:第二雙態觸變訊號

Claims (25)

  1. 一種檢測設備，包括：第一功能模組，被配置以提供主訊號；第二功能模組，被配置以提供比較訊號；以及安全邏輯，包括：雙態觸變訊號產生器，包括至少一個比較器、回饋路徑及第一多重輸入閘，所述至少一個比較器被配置以因應於所述主訊號及所述比較訊號而提供比較結果，所述回饋路徑被配置以因應於所述比較結果而產生第一雙態觸變訊號並提供回饋訊號至所述至少一個比較器，所述第一多重輸入閘被配置以因應於所述比較結果而產生第二雙態觸變訊號；以及雙態觸變訊號監測器，被配置以因應於所述第一雙態觸變訊號及所述第二雙態觸變訊號而提供最終故障搜索訊號。
  2. 如申請專利範圍第1項所述的檢測設備，其中所述回饋路徑包括：第二多重輸入閘，被配置以因應於所述比較結果而產生所述第一雙態觸變訊號；第一延遲電路，被配置以對所述第二多重輸入閘的輸出進行延遲；以及反相器，被配置以藉由對所述第一延遲電路的輸出進行反相來提供所述回饋訊號。
  3. 如申請專利範圍第2項所述的檢測設備，其中所述第一多重輸入閘包括及閘且所述第二多重輸入閘包括或閘。
  4. 如申請專利範圍第2項所述的檢測設備，其中所述第一 多重輸入閘包括或閘且所述第二多重輸入閘包括及閘。
  5. 如申請專利範圍第1項所述的檢測設備，其中所述雙態觸變訊號監測器包括：第一互斥或閘，被配置以因應於所述第一雙態觸變訊號而提供第一錯誤發生訊號；第二互斥或閘，被配置以因應於所述第二雙態觸變訊號而提供第二錯誤發生訊號；第一輸出閘，被配置以因應於所述第一錯誤發生訊號及所述第二錯誤發生訊號而提供第一故障搜索訊號；以及第二輸出閘，被配置以因應於所述第一錯誤發生訊號及所述第二錯誤發生訊號而提供第二故障搜索訊號。
  6. 如申請專利範圍第5項所述的檢測設備，其中所述第一輸出閘包括反及閘，且所述第二輸出閘包括反或閘。
  7. 如申請專利範圍第5項所述的檢測設備，其中所述雙態觸變訊號監測器包括：第二延遲電路，被配置以對所述第一錯誤發生訊號進行延遲且將經延遲的所述第一錯誤發生訊號提供至所述第一互斥或閘；以及第三延遲電路，被配置以對所述第二錯誤發生訊號進行延遲且將經延遲的所述第二錯誤發生訊號提供至所述第二互斥或閘。
  8. 如申請專利範圍第7項所述的檢測設備，所述安全邏輯更包括： 時脈產生器，被配置以產生時脈訊號，其中所述第二延遲電路及所述第三延遲電路分別因應於所述時脈訊號而對所述第一錯誤發生訊號及所述第二錯誤發生訊號進行延遲。
  9. 如申請專利範圍第8項所述的檢測設備，所述安全邏輯更包括：錯誤注入器，被配置以因應於所述時脈訊號而提供錯誤訊號，其中所述第一互斥或閘更因應於所述錯誤訊號而提供所述第一錯誤發生訊號，且所述第二互斥或閘更因應於所述錯誤訊號而提供所述第二錯誤發生訊號。
  10. 如申請專利範圍第9項所述的檢測設備，其中所述錯誤注入器包括時脈分頻器，所述時脈分頻器被配置以對所述時脈訊號進行分頻。
  11. 如申請專利範圍第1項所述的檢測設備，所述檢測設備更包括：控制器，被配置以控制所述第一功能模組及所述第二功能模組；以及中斷產生器，被配置以因應於所述最終故障搜索訊號而產生中斷訊號且將所述中斷訊號提供至所述控制器。
  12. 如申請專利範圍第1項所述的檢測設備，其中所述第一功能模組感測所述檢測設備的溫度並提供溫度感測值作為所述主訊號，且所述第二功能模組提供臨界溫度值作為所述比較訊號。
  13. 一種包括安全邏輯的檢測設備，所述安全邏輯包括：雙態觸變訊號產生器，被配置以因應於主訊號及比較訊號而提供第一雙態觸變訊號及第二雙態觸變訊號，其中所述主訊號及所述比較訊號中的每一者包括多個位元；以及雙態觸變訊號監測器，被配置以因應於監測到所述第一雙態觸變訊號及所述第二雙態觸變訊號而提供最終故障搜索訊號，其中所述雙態觸變訊號產生器包括：多個比較器，被配置以將所述主訊號逐一位元地與所述比較訊號進行比較且產生比較結果；回饋路徑，被配置以因應於所述比較結果而實行第一閘運算，產生所述第一雙態觸變訊號，並因應於所述第一雙態觸變訊號而提供回饋訊號至所述多個比較器中的每一者；以及第一多重輸入閘，被配置以因應於所述比較結果而實行第二閘運算並產生所述第二雙態觸變訊號。
  14. 如申請專利範圍第13項所述的檢測設備，其中在所述檢測設備的運行時間期間，所述雙態觸變訊號產生器因應於所述主訊號及所述比較訊號而提供所述第一雙態觸變訊號及所述第二雙態觸變訊號。
  15. 如申請專利範圍第13項所述的檢測設備，所述安全邏輯更包括：時脈產生器，被配置以提供時脈訊號，其中所述回饋路徑更因應於所述時脈訊號而提供所述回饋訊號。
  16. 如申請專利範圍第15項所述的檢測設備，所述安全邏輯更包括：錯誤注入器，被配置以因應於所述時脈訊號而產生錯誤訊號，其中所述雙態觸變訊號監測器被配置以更因應於所述錯誤訊號而監測所述第一雙態觸變訊號及所述第二雙態觸變訊號。
  17. 如申請專利範圍第15項所述的檢測設備，其中所述回饋路徑包括：第一延遲電路，被配置以因應於所述時脈訊號而對所述第一雙態觸變訊號進行延遲；以及反相器，被配置以藉由對所述第一延遲電路的輸出進行反相來提供所述回饋訊號。
  18. 如申請專利範圍第15項所述的檢測設備，其中所述雙態觸變訊號監測器包括：第一互斥或閘，被配置以因應於所述第一雙態觸變訊號而提供第一錯誤發生訊號；第二延遲電路，被配置以因應於所述時脈訊號而對所述第一錯誤發生訊號進行延遲並將經延遲的所述第一錯誤發生訊號提供至所述第一互斥或閘；第二互斥或閘，被配置以因應於所述第二雙態觸變訊號而提供第二錯誤發生訊號；第三延遲電路，被配置以因應於所述時脈訊號而對所述第二錯誤發生訊號進行延遲且將經延遲的所述第二錯誤發生訊號提供 至所述第二互斥或閘；以及多個輸出閘，被配置以因應於所述第一錯誤發生訊號及所述第二錯誤發生訊號而提供所述最終故障搜索訊號。
  19. 如申請專利範圍第18項所述的檢測設備，其中所述多個輸出閘包括：反及閘，被配置以因應於所述第一錯誤發生訊號及所述第二錯誤發生訊號而提供第一故障搜索訊號；以及反或閘，被配置以因應於所述第一錯誤發生訊號及所述第二錯誤發生訊號而提供第二故障搜索訊號。
  20. 一種包括安全邏輯的檢測設備，所述安全邏輯包括：多個比較器，分別接收主訊號的至少一個位元及比較訊號的至少一個位元，且被配置以將所述主訊號逐一位元地與所述比較訊號進行比較以產生比較結果；回饋路徑，被配置以因應於所述比較結果而產生第一雙態觸變訊號，且更被配置以因應於時脈訊號及所述第一雙態觸變訊號而產生回饋訊號，其中所述回饋訊號被提供至所述多個比較器中的每一者；第一多重輸入閘，被配置以對所述比較結果實行第一閘運算，以產生第二雙態觸變訊號；雙態觸變訊號監測器，被配置以因應於所述時脈訊號而監測所述第一雙態觸變訊號及所述第二雙態觸變訊號，並提供最終故障搜索訊號，所述最終故障搜索訊號提供指示所述主訊號是否與 所述比較訊號正確地關聯的資訊；以及錯誤注入器，被配置以因應於所述時脈訊號而產生錯誤訊號，其中所述雙態觸變訊號監測器更因應於所述錯誤訊號而監測所述第一雙態觸變訊號及所述第二雙態觸變訊號並提供所述最終故障搜索訊號，所述最終故障搜索訊號更提供指示所述多個比較器、所述回饋路徑、所述第一多重輸入閘、及所述雙態觸變訊號監測器中是否有至少一者存在故障的資訊。
  21. 一種操作包括安全邏輯的檢測設備的方法，所述方法包括：判斷主訊號是否與比較訊號正確地關聯，並因應於所述判斷所述主訊號是否與所述比較訊號正確地關聯而產生第一雙態觸變訊號及第二雙態觸變訊號；以及因應於所述第一雙態觸變訊號及所述第二雙態觸變訊號而產生最終故障搜索訊號，其中所述最終故障搜索訊號提供指示所述主訊號是否與所述比較訊號正確地關聯的資訊，且更提供指示在所述判斷所述主訊號是否與所述比較訊號正確地關聯過程中所使用的邏輯閘中是否有至少一者存在故障的資訊。
  22. 如申請專利範圍第21項所述的方法，其中所述主訊號包括第一多個位元且所述比較訊號包括第二多個位元，且所述判斷所述主訊號是否與所述比較訊號正確地關聯是使用多個比較器進行的，所述多個比較器分別將所述第一多個位元中 的一者與所述第二多個位元中的一者進行比較。
  23. 如申請專利範圍第22項所述的方法，其中所述判斷所述主訊號是否與所述比較訊號正確地關聯包括：使用所述多個比較器提供比較結果至回饋路徑；使用所述回饋路徑因應於所述比較結果而產生所述第一雙態觸變訊號，其中對所述多個比較器施加回饋訊號。
  24. 如申請專利範圍第21項所述的方法，更包括：因應於所述第一雙態觸變訊號而產生第一錯誤發生訊號；因應於所述第二雙態觸變訊號而產生第二錯誤發生訊號；因應於所述第一錯誤發生訊號及所述第二錯誤發生訊號而產生第一故障搜索訊號；以及因應於所述第一錯誤發生訊號及所述第二錯誤發生訊號而產生第二故障搜索訊號。
  25. 如申請專利範圍第24項所述的方法，更包括：對所述第一錯誤發生訊號進行延遲，以將經延遲的所述第一錯誤發生訊號提供至第一互斥或閘；以及對所述第二錯誤發生訊號進行延遲，以將經延遲的所述第二錯誤發生訊號提供至第二互斥或閘。
TW108128013A 2018-08-07 2019-08-07 檢測設備以及操作檢測設備的方法 TWI813733B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20180092061 2018-08-07
KR10-2018-0092061 2018-08-07
KR10-2019-0020050 2019-02-20
KR1020190020050A KR102677512B1 (ko) 2018-08-07 2019-02-20 안전 로직을 포함하는 장치

Publications (2)

Publication Number Publication Date
TW202015066A TW202015066A (zh) 2020-04-16
TWI813733B true TWI813733B (zh) 2023-09-01

Family

ID=69670781

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108128013A TWI813733B (zh) 2018-08-07 2019-08-07 檢測設備以及操作檢測設備的方法

Country Status (2)

Country Link
KR (1) KR102677512B1 (zh)
TW (1) TWI813733B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW543200B (en) * 2000-09-28 2003-07-21 Toshiba Corp Nonvolatile semiconductor memory device
TW200528980A (en) * 2003-12-26 2005-09-01 Rohm Co Ltd Monitor circuit
TW201512892A (zh) * 2013-09-22 2015-04-01 Winbond Electronics Corp 資料驗證方法及其裝置
US20150227403A1 (en) * 2014-02-07 2015-08-13 Lsi Corporation Decoding System and Method for Electronic Non-Volatile Computer Storage Apparatus
US20150263767A1 (en) * 2014-03-11 2015-09-17 Postech Academy-Industry Foundation List decoding method for polar code and memory system using the same
US20160056843A1 (en) * 2011-11-08 2016-02-25 Warren GROSS Methods and systems for decoding polar codes

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6820234B2 (en) * 1998-06-29 2004-11-16 Acuid Limited Skew calibration means and a method of skew calibration
US6985547B2 (en) * 1999-09-27 2006-01-10 The Board Of Governors For Higher Education, State Of Rhode Island And Providence Plantations System and method of digital system performance enhancement
US7464307B2 (en) * 2003-03-25 2008-12-09 Intel Corporation High performance serial bus testing methodology
US7266739B2 (en) * 2003-05-07 2007-09-04 Credence Systems Solutions Systems and methods associated with test equipment
US7627790B2 (en) * 2003-08-21 2009-12-01 Credence Systems Corporation Apparatus for jitter testing an IC
US7650549B2 (en) * 2005-07-01 2010-01-19 Texas Instruments Incorporated Digital design component with scan clock generation
US20070016835A1 (en) * 2005-07-12 2007-01-18 Integrated Device Technology, Inc. Method and apparatus for parameter adjustment, testing, and configuration
US7274221B2 (en) * 2005-11-29 2007-09-25 Micron Technology, Inc. Comparator circuit
US20100293426A1 (en) * 2009-05-13 2010-11-18 Qualcomm Incorporated Systems and methods for a phase locked loop built in self test
US20140317462A1 (en) * 2013-04-18 2014-10-23 Broadcom Corporation Scannable sequential elements
GB2506826B (en) * 2014-02-12 2014-09-17 Ultrasoc Technologies Ltd Monitoring functional testing of an integrated circuit chip

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW543200B (en) * 2000-09-28 2003-07-21 Toshiba Corp Nonvolatile semiconductor memory device
TW200528980A (en) * 2003-12-26 2005-09-01 Rohm Co Ltd Monitor circuit
US20160056843A1 (en) * 2011-11-08 2016-02-25 Warren GROSS Methods and systems for decoding polar codes
TW201512892A (zh) * 2013-09-22 2015-04-01 Winbond Electronics Corp 資料驗證方法及其裝置
US20150227403A1 (en) * 2014-02-07 2015-08-13 Lsi Corporation Decoding System and Method for Electronic Non-Volatile Computer Storage Apparatus
US20150263767A1 (en) * 2014-03-11 2015-09-17 Postech Academy-Industry Foundation List decoding method for polar code and memory system using the same

Also Published As

Publication number Publication date
TW202015066A (zh) 2020-04-16
KR20200016777A (ko) 2020-02-17
KR102677512B1 (ko) 2024-06-24

Similar Documents

Publication Publication Date Title
CN109872150B (zh) 具有时钟同步操作的数据处理系统
US8937496B1 (en) Clock monitor
TWI553650B (zh) 以記憶體控制器來處理資料錯誤事件之方法、設備及系統
US8458533B2 (en) Watch dog timer and counter with multiple timeout periods
US20090044044A1 (en) Device and method for correcting errors in a system having at least two execution units having registers
US7890233B2 (en) Microcontroller, control system and design method of microcontroller
JP2008518312A (ja) マルチプロセッサシステムのデータおよび／または指令へのアクセスを遅延させる方法および装置
JPH07129426A (ja) 障害処理方式
US10915393B2 (en) Semiconductor device and failure detection system
JP2015118468A (ja) プログラマブルコントローラ
US7568138B2 (en) Method to prevent firmware defects from disturbing logic clocks to improve system reliability
US10248156B2 (en) Data processing device
US20210124655A1 (en) Dynamic Configurable Microcontroller Recovery
KR20190035480A (ko) 마이크로 컨트롤러 및 마이크로 컨트롤러의 제어방법
TWI813733B (zh) 檢測設備以及操作檢測設備的方法
US10977109B2 (en) Apparatus including safety logic
US10985765B2 (en) Apparatus including safety logic
US9128838B2 (en) System and method of high integrity DMA operation
KR102701850B1 (ko) 안전 로직을 포함하는 장치
Yiu Design of SOC for high reliability systems with embedded processors
US11604709B2 (en) Hardware control path redundancy for functional safety of peripherals
JP2010283230A (ja) 半導体装置とその異常予測方法
US20140372837A1 (en) Semiconductor integrated circuit and method of processing in semiconductor integrated circuit
US11831337B2 (en) Semiconductor device and error detection methods
JPH1011309A (ja) プロセッサ出力比較方法およびコンピュータシステム