JPH0342004B2

JPH0342004B2 -

Info

Publication number: JPH0342004B2
Application number: JP59219704A
Authority: JP
Priority date: 1984-10-18
Filing date: 1984-10-18
Publication date: 1991-06-25
Also published as: JPS6198012A

Description

【発明の詳細な説明】産業上の利用分野本発明はテレビジヨン受像機の選局等、押釦入
力信号処理とチヤンネル番号等の表示出力処理を
容易ならしめる入出力制御装置に関するものであ
る。

従来例の構成とその問題点近年、テレビジヨン受像機の選局や音声調整、
画質調整、およびそれらの動作状態表示に中央処
理装置（以下CPUという）を使用した信号のデ
ジタル処理が利用されるようになつてきた。
CPUによる処理では釦入力装置や表示装置の入
出力端子をCPUの入出力端子に接続可能な入出
力ポートを内蔵した１チツプマイクロコンピユー
タや、CPUとバスラインを介して入出力ポート
を有する専用集積回路を接続する方法がとられて
いる。第１図に現行の入出力制御装置を用いたブ
ロツク図を示す。データバス３４〜４１、バスイ
ンターフエース選択（以下チツプイネーブルとい
う）端子４２、読出し／書込みコントロール端子
４３はCPU（図示せず）と接続され、入力端子３
〜８は押釦１８〜２５に、出力端子９〜１７は表
示素子２６〜３３に接続されている。押釦入力を
処理する場合は、CPUの処理プログラムにより
一定時間間隔でチツプイネーブル端子４２をロー
レベル（又はハイレベル）にし、読出し／書込み
コントロール端子４３を読出し側にして押釦の状
態を入出力制御装置１の内部で符号化しデータバ
ス３４〜４１を介してCPUが押釦の状態を知る。
表示処理の場合は、チツプイネーブル端子４２を
ローレベル（又はハイレベル）にし、読出し／書
込みコントロール端子４３を書込み側にしてデー
タバス３４〜４１へCPUより符号化されたデー
タを送り、入出力制御装置１の内部で該当の表示
出力ライン９〜１７へ信号を出し表示を行う。こ
の方法では、処理可能な釦入力数や、表示出力数
が多くとれず、CPUと入出力制御装置間との配
線数も多く、デジタル信号によつて発生するノイ
ズによる映像信号への妨害や、逆に陰極線管の管
内放電によりデジタル信号ラインへの妨害を生じ
やすく、さらにコストアツプの要因となる不都合
があつた。

発明の目的本発明は上記欠点を除去するものであり、テレ
ビジヨン受像機の多機能化に伴う入出力情報の増
加に対処すると共に、映像品質の向上と省線化を
はかることのできる入出力制御装置を提供するこ
とを目的とする。

発明の構成本発明による入出力制御装置は、CPUとの間
に３本のバスラインのみを持ち、入出力制御装置
側の少なくとも２本以上のチツプイネーブル端子
の状態により、データの有効無効を入出力制御装
置側で判断するものであり、さらに同じ入出力制
御装置を複数個使用して多機能化に対処するもの
である。

実施例の説明以下本発明の一実施例について、図面を参照し
ながら説明する。

第２図は本発明の一実施例における入出力制御
装置のブロツク図である。バス１４４、バス２４
５、バス３４６はCPU（図示せず）と接続され
る。

バス１４４はシリアル型データの双方向バスと
して、バス２４５は読出し／書込み切替用ライン
として、バス３４６はクロツクパルスラインとし
ておのおの使用する。CPUから送られてくるデ
ータは、最初にどの入出力装置に関するデータな
のかを判別する情報を含んでおり、その後に実際
の処理データがある。チツプイネーブル端子４
８，４９の状態とCPUから送られるチツプイネ
ーブル情報が一致した入出力制御装置が以後に来
るデータを処理することになる。バス３４６のク
ロツクに同期して送られてきたバス１４４のデー
タは最初にチツプイネーブル端子４８，４９の状
態と照合され、一致したならばその後のデータを
バスインタフエース４７に取り込む。ここでシリ
アルデータはパラレルデータに変換されデータ
／０バツフア５０い移される。バス２４５の読
出し／書込み制御ラインが書込み側であれば、デ
ータ／０バツフア５０のデータは出力レジスタ
５２に移されて入出力トランジスタ５３により入
出力端子５４に接続されている装置（例えば表示
素子）へ出力する。逆にバス２４５が読出し側で
あれば入出力端子５４に接続されている装置（例
えば押釦）の状態を入出力トランジスタ５３によ
り入力レジスタ５１へ取り込み、データ／０バ
ツフア５０を経て、バスインタフエース４７に移
され、ここでパラレルデータをシリアルデータに
変換してバス３４６のクロツクに同期させてバス
１４４のデータバスにデータを順次送り出して
CPUへ情報を送り込む。本例では14本の入出力
端子を有している。第３図に入出力制御装置を３
個使用し、押釦入力、２桁数字表示、入力切替表
示を３本のバスラインで実現した例を示す。各々
の入出力制御装置５６ａ〜５６ｃにおいて、チツ
プイネーブル端子６１，６２のローレベルとハイ
レベルの組合せにより各々のチツプイネーブル条
件がハード的に設定される。いま、押釦入力では
チツプイネーブル端子６１ａと６２ａ共にローレ
ベル、２桁数字表示では６１ｂがローレベルで６
２ｂがハイレベル、入力切替表示では６１ｃがハ
イレベルで６２ｃがローレベルとする。又、外部
機器が接続される入出力端子は電源投入時、
CPUにより初期設定され、各々の端子が入力側
と出力側に設定される。本例では押釦用入出力制
御装置５６ａではP₀〜P₉が出力側に、P₁₀〜P₁₃は
入力側に設定される。２桁数字表示用入出力制御
装置５６ｂおよび入力切替表示用入出力制御装置
５６ｃではP₀〜P₁₃のすべてが出力側に設定され
る。

いま、テレビジヨン受像機が受信しているチヤ
ンネル番号を２桁数字で表示する方法は、CPU
より入出力制御装置５６ｂを指定するコマンドを
バス１６５にのせると、入出力制御装置５６ａ〜
５６ｃは各々そのコマンドを解読し、次に来る情
報が自分の処理すべき情報かどうかチツプイネー
ブル端子６１，６２の状態と比較し判別する。こ
の場合、入出力制御装置５６ｂのみが次に来る情
報を処理することになる。次にCPU側からバス
２６４に情報書き込み用のコマンド（本例ではハ
イレベルにする）をのせ、バス１６５の表示する
チヤンネル番号の情報をのせる。入出力制御装置
５６ｂはこの情報を入力し、数字表示素子５９に
チヤンネル番号を表示する。押釦入力５６ａの入
力切替表示５６ｃにおいても同様にCPU側から
送られてくるチツプイネーブル情報を解読しなが
ら各々に必要な情報のみを処理することになる。
バス１６５で授受されるシリアル信号はバス３６
３のクロツクにより同期がとられる。

発明の効果以上のように本発明によれば、本体CPUと３
本のバスラインにより押釦入力処理、数字表示、
入力切替表示等、多くの入出力情報を処理するこ
とができ、さらに入出力ポートを追加することに
より多機能化への対応が容易であり、CPUとの
配線が省線化できることでデジタル信号によるノ
イズの発生源が少くなり映像信号への妨害が減少
し、入出力制御方式の標準化と共にコストダウン
を実現することができる。

【図面の簡単な説明】

第１図は従来の入出力制御装置のブロツク図、
第２図は本発明の一実施例における入出力制御装
置のブロツク図、第３図は同入出力制御装置の使
用例を示す回路図である。４４，６５……バス１（シリアル型双方向バ
ス）、４５，６４……バス２（読／書コントロー
ル）、４６，６３……バス３（クロツク）、４７…
…バスインターフエース、４８，４９，６１ａ〜
６１ｃ，６２ａ〜６２ｃ……チツプイネーブル端
子、５０……データ／０バツフア、５１……入
力レジスタ、５２……出力レジスタ、５３ａ〜５
３ｎ……入出力トランジスタ、５４ａ〜５４ｎ…
…入出力端子、５５……前面パネル側入出力ボー
ド、５６ａ〜５６ｃ……入出力切替装置、５７ａ
〜５７ｎ……抵抗、５８……押釦、５９……数字
表示素子、６０……表示素子。

Claims

【特許請求の範囲】

１中央処理装置との間に３本の共通バスライン
を備え、その１本をシリアル型データ信号の授受
手段とし、他の１本を読み出し書き込み切替手段
とし、さらに他の１本を同期信号手段とし、少な
くとも２本のバスインタフエース選択手段を有
し、このバスインタフエース選択手段のハイレベ
ルとローレベルの組合せにより、押釦等の入力手
段や数字表示等の出力手段を共通バスラインで制
御可能とした入出力制御装置。