JPS6198012A - 入出力制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はテレビジョン受像機の選局等、押釦入力信号処
理とチャンネル番号等の表示出力処理を容易ならしめる
入出力制御装置に関するものである。

従来例の構成とその問題点 近年、テレビジョン受像機の選局や音声調整。

画質調整、およびそれらの動作状態表示に中央処理装置
（以下ＣＰＵという）を使用した信号のデジタル処理が
利用されるようになってきた。ＣＰＵによる処理では釦
入力装置や表示装置の入出力端子を直接ＣＰＨの入出力
端子に接続可能な入出力ポートを内蔵した１チツプマイ
クロコンピユータや、ＣＰＵとバスラインを介して入出
力ポートを有する専用集積回路を接続する方法がとられ
ている。第１図に現行の入出力制御装置を用いたブロッ
ク図を示す。データバス３４〜４１．パスインターフェ
ース選択ｃ以下チップイネーブルという）端子４２．読
出し／書込みコントロール４３端子４３はＣＰＵ　（図
示せず）と接続され、入力端子３〜８は押釦１８〜２５
に、出力端子９〜１７は表示素子２６〜３３に接続され
ている。押釦入力を処理する場合は、ＣＰＨの処理プロ
グラムにより一定時間間隔でチップイネーブル端子４２
をローレベ／Ｌ／　（又はハイレベ）Ｖ　）にし、読出
し／書込みコントロール端子４３を読出し側にして押釦
の状態を入出力制御装置１の内部で符号化しデータバス
３４〜４１を介してＣＰＵが押釦の状態を知る。表示処
理の場合は、チップイネーブル端子４２をローレベ／Ｌ
／（又はハイレベル）にし、読出し／書込みコントロー
ル端子４３を書込み側にしてデータバス３４〜４１へＣ
ＰＵよシ符号化されたデータを送り、入出力制御装置１
の内部で該当の表示出力ライン９〜１７へ信号を出し表
示を行う。この方法では、処理可能な釦入力数や、表示
出力数が多くとれず、ＣＰＵと入出力制御装置間との配
線数も多く、デジタル信号によって発生するノイズによ
る映像信号への妨害や、逆に陰極線管の管内放電により
デジタル信号ラインへの妨害を生じやすく、さらにコス
トアップの要因となる不都合があった。

発明の目的 本発明は上記欠点を除去するものであり、テレビジョン
受像機の多機能化に伴う入出力情報の増加に対処すると
共に、映像品質の向上と省線化をはかることのできる入
出力制御装置を提供することを目的とする。

発明の構成 本発明による入出力制御装置は、ＣＰＵとの間に３本の
バスラインのみを持ち、入出力制御装置側の少なくとも
２本以上のチップイネーブル端子の状態により、データ
の有効無効を入出力制御装置側で判断するものであり、
さらに同じ入出力制御装置を複数個使用して多機能化に
対処するものである。

実施例の説明 以下本発明の一実施例について、図面を参照しながら説
明する。

第２図は本発明の一実施例における入出力制御装置のブ
ロック図である。バス１（４４）、バス２（４５）、バ
ス３（４６）はＣＰＵ（図示せず）と接続される。

バス１（４４）はシリアル型データの双方向バスとして
、バス２（４５）は読出し／書込み切替用ライントシテ
、ハス３　（４６）ｉｄ、クロックパルスラインとして
おのおの使用する。ＣＰＵから送られてくるデータは、
最初にどの入出力装置に関するデータなのかを判別する
情報を含んでおり、その後に実際の処理データがある。

チップイネーブル端子４８．４９の状態とＣＰＵから送
られるチップイネーブル情報が一致した入出力制御装置
が以後に来るデータを処理することになる。バス３（４
６）のクロックに同期して送られてきたバス１（４４）
のデータは最初に千ツブイネーブル４８．４９と照合さ
れ、一致したならばその後のデータをバスインタフェー
ス４７に取り込む。ここでシリアルデータはパラレルデ
ータに変換されデータｉ／τバッファ６０に移される。

バス２（４５）の読出し／書込み制御ラインが書込み側
であれば、データｉ／τバッファ５ｏのデータは出力レ
ジスタ５２に移されて入出力トランジスタ５３により入
出力端子６４に接続されている装置（例えば表示素子）
へ出力する。逆にバス２（４６）が読出し側であれば入
出力端子６４に接続されている装置（例えば押釦）の状
態を入出力トランジスタ５３により入力レジスタ６１へ
取シ込み、データ主１０バツフア５０　ヲ経て、バスイ
ンタフェース４７に移され、ここでパラレルデータをシ
リアルデータに変換してバス３（４６）のクロックに同
期させてバス１（４４）のデータバスにデータを順次送
シ出してＣＰＵへ情報を送り込む。

本例では１４本の入出力端子を有している。

第３図に入出力制御装置を３個使用し、押釦入力、２桁
数字表示、入力切替表示を３本のバスラインで実現した
例を示す。各々の入出力制御装置５６ａ〜５６０におい
て、チップイネーブル端子６１゜６２のローレベルとハ
イレベルの組合せにより各々のチップイネーブル条件が
ハード的に設定される。いま、押釦入力ではチップイネ
ーブル端子６１２Ｌと６２＆共にローレベル、２桁数字
表示で１ｄｅ１ｂがローレベルで６２ｂがハイレベル、
入力切替表示では６１０がハイレベルで６２０がローレ
ベルとする。又、外部機器が接続される入出力端子は電
源投入時、ｃｒｔｒによシ初期設定され、各々の端子が
入力側と出力側に設定される。本例では押釦用入出力制
御装置５６２ＬではＰｏ−Ｐ。

が出力側に、Ｐｌｏ−Ｐ１３は入力側に設定される。

２桁数字表示用入出力制御装置５６ｂおよび入力切替表
示用入出力制御装置５６ＣではＰ。−Ｐ１３のすべてが
出力側に設定される。

いま、テレビジョン受像機が受信しているチャンネル番
号を２桁数字で表示する方法は、ＣＰＵより入出力制御
装置ｓｅｂを指定するコマンドをバス１（６６）にのせ
ると、入出力制御装置５６＋Ｌ〜５６Ｃは各々そのコマ
ンドを解読し、次に来る情報が自分の処理すべき情報か
どうかチップイネーブル端子６１．６２の状態と比較し
判別する。

この場合、入出力制御装置５６ｂのみが次に来る情報を
処理することになる。次にＣＰＵ側からバス２　（６４
）に情報書き込み用のコマンド（本例ではハイレベルに
する）をのせ、バス１　（６，５）に表示するチャンネ
ル番号の情報をのせる。入出力制御装置５６ｂはこの情
報を入力し、数字表示素子６９にチャンネル番号を表示
する。押釦入力６６２Ｌの入力切替表示５６Ｃにおいて
も同様にＣＰｔ１ｌｌから送られてくるチップイネーブ
ルを解読しながら各々に必要な情報のみ処理することに
なる。バス１（６ｓ）で授受されるシリアル信号はバス
３（６３）のクロックによシ同期がとられる。

発明の効果 以上のように本発明によれば、本体ＣＰＵと３本のバス
ラインによシ押釦入力処理、数字表示。

入力切替表示等、多くの入出力清報を処理することがで
き、さらに入出力ポートを追加することにより多機能化
への対応が容易であり、ＣＰＵとの配線が省線化できる
ことでデジタル信号によるノイズの発生源が少くなり映
像信号への妨害が減少し、入出力制御方式の標準化と共
にコストダウンを実現することができる。

【図面の簡単な説明】

第１図は従来の入出力制御装置のブロック図、第２図は
本発明の一実施例における入出力制御装置のブロック図
、第３図は同人出力制御装置の使用例を示す回路図であ
る。 ４４．６５・・・・・・バス１（シリアｔｖ型双方向ハ
ス＞、４５．６４・・・・・・バス２（読／書コントロ
ー）Ｖ）、４６．６３・・・・・・バス３（クロック）
、４７・・・・・・バスインターフェース、４Ｂ　、　
４９　、６１２Ｌ　〜６１０゜６２２Ｌ〜６２０・・・
・・・チップイネーブル端子、５０・・・・・・データ
ｉ１０バッファ、５１・・・・・・入力レジスタ、６２
・・・・・・出力レジスタ、６３＆〜６３ｎ・・・・・
・入出力トランジスタ、６４＆〜５４ｎ・・・・・・入
出力端子、５５・・・・・・前面パネル側入出力ボード
、５６１Ｌ〜５６０・・・・・入出力切替装置、５７＆
〜５７ｎ・・・・・・抵抗、５８・・・・・・押釦、５
９・・・・・・数字表示素子、６ｏ・・・・・・表示素
子。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
・図

Claims (1)

【特許請求の範囲】
1. 中央処理装置との間に３本の共通バスラインを備え、そ
   の１本をシリアル型データ信号の授受手段とし、他の１
   本を読み出し書き込み切替手段とし、さらに他の１本を
   同期信号手段とし、少なくとも２本のバスインタフェー
   ス選択手段を有し、このチップイネーブル手段のハイレ
   ベルをローレベルの組合せにより、押釦等の入力手段や
   数字表示等の出力手段を共通バスラインで制御可能とし
   た入出力制御装置。