JP2002535764A - インタフェース - Google Patents

インタフェース

Info

Publication number
JP2002535764A
JP2002535764A JP2000594230A JP2000594230A JP2002535764A JP 2002535764 A JP2002535764 A JP 2002535764A JP 2000594230 A JP2000594230 A JP 2000594230A JP 2000594230 A JP2000594230 A JP 2000594230A JP 2002535764 A JP2002535764 A JP 2002535764A
Authority
JP
Japan
Prior art keywords
transceiver
circuit
function
mode
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000594230A
Other languages
English (en)
Other versions
JP2002535764A5 (ja
Inventor
リンドラー ヘリベルト
シェテリッヒ マルクス
ブルゲス パウル
ヨエレッセン オラフ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nokia Oyj
Original Assignee
Nokia Mobile Phones Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from GBGB9928574.4A external-priority patent/GB9928574D0/en
Priority claimed from GBGB9928856.5A external-priority patent/GB9928856D0/en
Application filed by Nokia Mobile Phones Ltd filed Critical Nokia Mobile Phones Ltd
Publication of JP2002535764A publication Critical patent/JP2002535764A/ja
Publication of JP2002535764A5 publication Critical patent/JP2002535764A5/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W88/00—Devices specially adapted for wireless communication networks, e.g. terminals, base stations or access point devices
    • H04W88/08—Access point devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W88/00—Devices specially adapted for wireless communication networks, e.g. terminals, base stations or access point devices
    • H04W88/02—Terminal devices
    • H04W88/06—Terminal devices adapted for operation in multiple networks or having at least two operational modes, e.g. multi-mode terminals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W76/00—Connection management
    • H04W76/20—Manipulation of established connections
    • H04W76/28—Discontinuous transmission [DTX]; Discontinuous reception [DRX]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W84/00—Network topologies
    • H04W84/18—Self-organising networks, e.g. ad-hoc networks or sensor networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W92/00—Interfaces specially adapted for wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Transceivers (AREA)
  • Radar Systems Or Details Thereof (AREA)
  • Burglar Alarm Systems (AREA)
  • Surgical Instruments (AREA)
  • Semiconductor Lasers (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Power Sources (AREA)

Abstract

(57)【要約】 ベースバンド回路およびＲＦトランシーバ回路間のインタフェースが開示され、特にブルートゥース規格に関する。このインタフェースは、送信モードおよび受信モードからなるトランシーバの動作モードを変更するための制御情報を供給してＲＦトランシーバ回路を制御する複数のコネクタ（Ｄバス）と、少なくとも第１および第２のコネクタ（ＲＦバス）とをさらに備え、送信モードにおいては第１および第２コネクタのうちの一方がトランシーバにデータを送信し、もう一方がＲＦ回路の電力増幅器を制御信するなどの第１の機能を実行するように動作可能であり、受信モードにおいては、第１および第２コネクタの一方がＲＦトランシーバからデータを受信し、もう一方が第１の機能とは異なる第２の機能を実行するように動作可能である

Description

【発明の詳細な説明】
【０００１】 （技術分野） 本発明はベースバンド回路および無線周波トランシーバ回路間のインタフェー
スに係り、特にブルートゥース低電力無線周波仕様に従って動作する回路に関す
る。本発明はまた、このようなインタフェースおよび両タイプの回路を備えた装
置に関する。
【０００２】 （背景技術） 現在、低電力無線周波システムのおかげで、数十メートルの短い距離での装置
間の通信が可能となっている。この場合、各装置はそのシステムのプロトコルに
従って通信可能でなければならない。 低電力無線周波システムの１つにはブルートゥース・システムがある。このシ
ステムは接続ワイヤおよびケーブルを無線接続に代える。つまり、装置間の通信
に装置を接続するワイヤを要しない。その代わりに、各装置はトランシーバを採
用する。トランシーバはベースバンド部およびＲＦ部を備える。ホスト自体はベ
ースバンドプロセシングができるプロセシング回路を備え、しかもＲＦトランシ
ーバ回路をプロセシング回路に正確に接続するように要求するのみである。
【０００３】 多くの異なるホストに接続可能なＲＦトランシーバ回路を考案し、無線接続で
きるホストを提供することが望ましい。 ベースバンド回路とトランシーバ回路とを接続するインタフェースを標準化し
て、ベンダとプラットフォームとを独立にすることが望ましい。 ベースバンド部およびＲＦ部間に単純なインタフェースを提供し、特にインタ
フェースのピンの数を減少させることが望ましい。ピンの数が減少すると、チッ
プ面積が減少し、ピンの切換えが減少することにより電力消費が減少するという
利点がある。
【０００４】 （発明の開示） 本発明の第１態様によれば、請求項１記載の装置が提供される。 本発明の第２態様によれば、請求項２１記載のトランシーバ回路が提供される
。 本発明の第３態様によれば、請求項２５または２６記載の方法が提供される。 本発明の第４態様によれば、請求項２７記載のインタフェースが提供される。 したがって、本発明の実施形態によれば、ピン数が少なく、低電力消費のイン
タフェースが提供される。
【０００５】 ピン数の減少は、Ｄバスを両者共に使用するバーストモード・コントローラお
よびマイクロコントローラによって実現される。バーストモード・コントローラ
は異なるタスクに対してＤバスを使用し、ＲＦバスの機能は動作モードに依存す
る。 バーストモード・コントローラはＤバスおよびＲＦバスを使用してＲＦ回路内
のタイム・クリティカルな作業を制御する。Ｄバスを使用してタイム・クリティ
カルな設定を制御する。転送モードではＲＦバスを使用してデータを転送し、電
力増幅器を制御する。 以下では、本発明をよりよく理解するために、そして、どうしたら同じ効果が
得られるかを理解するために、添付の表および図面を参照して例示的に説明する
。
【０００６】 （発明を実施するための最良の形態） 図１はインタフェース１０を備えたベースバンド（ＢＢ）回路を示している。
このインタフェースは、図２の無線周波（ＲＦ）回路２００における同様の対応
するインタフェース１０に接続されているかまたは接続可能である。 インタフェース１０は７本のピンを有する。ピン２０、２２および２４を制御
信号バスであるＤバス１２に割当て、各ピンは信号ＤバスＤａ、ＤバスＥｎＸお
よびＤバスＣｌｋを転送する。ピン３０をスリープ制御信号スリープＸ１４に割
当てる。ピン４０、４２および４４をデータ信号バスであるＲＦバス１６に割当
て、各ピンは信号ＲＦバス１、ＲＦバス２およびＢＢＣｌｋを転送する。ＢＢ回
路におけるインタフェース１０のピンは、ＲＦ回路２００におけるインタフェー
ス１０の対応するピンと接続しているかまたは接続可能である。
【０００７】 Ｄバス１２は、ピン２０、２２および２４とそれぞれ接続する３本の信号線を
有する。１本は、ピン２０を介してＢＢ回路１００からＲＦ回路２００へ、また
はＲＦ回路２００からＢＢ回路１００へデータ信号ＤバスＤａを転送する双方向
信号線である。別の１本は、ピン２２を介してＢＢ回路１００からＲＦ回路２０
０へイネーブル信号ＤバスＥｎＸを転送する単方向信号線である。残りの１本は
、ピン２４を介してＢＢ回路１００からＲＦ回路２００へクロック信号ＤバスＣ
ｌｋを転送する単方向信号線である。 ＲＦバス１６は、ピン４０、４２および４４とそれぞれ接続する３本の信号線
を有する。１本は、ピン４０を介して信号ＲＦバス１を転送する双方向信号線で
ある。別の１本は、ピン４４を介してＲＦ回路２００からＢＢ回路１００へクロ
ック信号ＢＢＣＬＫを転送する単方向信号線である。残りの１本は、ピン４２を
介してＢＢ回路１００からＲＦ回路２００へ信号ＲＦバス２を転送する単方向信
号線である。
【０００８】 スリープＸ１４は、ＲＦ回路２００のパワーダウンを制御するためにＢＢ回路
１００から信号スリープＸを転送する単方向信号線である。 表１はインタフェース１０に供給される信号を示し、各インタフェース信号を
、接続するインタフェースピン、名前、方向および機能によって識別している。
【０００９】
【表１】
【００１０】 （Ｄバス） Ｄバス１２はシリアルＩ／Ｏデータバスであり、クロック、データ、イネーブ
ル・シリアルインタフェースである。これは必ずしもＲＦ回路２００およびＢＢ
回路１００間のインタフェース１０専用ではない。図５は、ＢＢ回路１００を別
のホストシステムに統合した状態を示す。ＢＢ回路１００はＤバスマスタである
。この例では、ホストシステムは無線電話機３００であるが、コンピュータまた
は携帯情報端末（ＰＤＡ）でもよい。Ｄバス１２はＤバススレーブと通信する。
Ｄバススレーブの１つは、インタフェース１０を介してＤバスに接続するＲＦ回
路２００である。別のスレーブは、電源管理回路およびＧＳＭプロトコル対応Ｒ
Ｆ変調器回路３２０である。
【００１１】 図６のように、Ｄバス（ＤバスＤａ、ＤバスＥｎＸおよびＤバスＣｌｋ）を使
用してＲＦ回路および他の装置を制御する。Ｄバスは、ＲＦ回路２００のレジス
タとの間で制御データの書込みおよび読取りを行う。書込みが行われたレジスタ
は、ＲＦチップが送信あるいは受信する周波数を制御する１つのレジスタと、Ｒ
Ｆチップが送信する電力を制御する１つのレジスタと、ＲＦチップが制御、送信
または受信モードのうちのどのモードにあるかを識別する複数のレジスタとを含
む。読取りが行われたレジスタは、ＲＳＳＩ情報を含むレジスタを含む。したが
って、Ｄバスは、例えば受信から送信への遷移を制御することによってＲＦ回路
の動作を制御できる。
【００１２】 ＢＢ回路１００はＤバスへのアクセスを制御する。ＢＢ回路は転送済みデータ
ワードの前に装置アドレス、読取り書込み（Ｒ／Ｗ）識別ビットおよびレジスタ
・アドレスを置く。各装置アドレスは３ビット長で、８個の装置（ＲＦ回路と他
の７個）にアクセス可能である。Ｒ／Ｗビットが、ローの場合には、ＢＢ回路が
アドレス・レジスタに書込み可能であることを示し、ハイの場合にはＢＢ回路が
アドレス・レジスタから読取り可能であることを示す。レジスタ・アドレスは５
ビット長で、３２個のレジスタにアドレスを許可する。データワード長は可変的
で、３２ビットの実用限界を有する。１６ビットのデータワードは、ＲＦ回路２
００との間の送受信に最適である。 データをラッチする前に、アドレス・ビットおよびＲ／Ｗビットを検証し、Ｒ
Ｆ回路２００と同時に使用されている装置とのバスの共有を許容する。
【００１３】 Ｄバスを介するアクセスは、ＤバスＣｌｋの第１正クロック端の前にＤバスＥ
ｎＸローを半クロック・サイクルで取得することによって可能である。ＤバスＣ
ｌｋの第１立上り端において、装置アドレスのＭＳＢをＤバスＤａからＤバスス
レーブまで測定する。 書込みアクセスを図６（ｂ）に示す。ＲＦ回路２００への書込みを行うために
、Ｄバスマスタ回路１００は、ＤバスＣｌｋの立下り端においてデータをＤバス
Ｄａ上に置く。アドレス指定されたことを確認したＤバススレーブ２００は、Ｄ
バスＣｌｋの各立上り端上でデータをＤバスＤａから取得する。Ｄバスマスタ１
００は、ＤバスＣｌｋの各クロックパルスの立下り端においてデータの状態を変
化させる。８個のアドレスビットおよびＲ／Ｗビットに続き、データビットをア
ドレスビットと同じタイミングで転送する。最後のデータビットの転送後、イネ
ーブル線ＤバスＥｎＸはハイになる。それからクロックはもう１つのパルスを発
生させ、新しいアクセスを開始する前の最低１サイクルの間はローに維持される
。イネーブル線ＤバスＥｎＸはしたがって最低２サイクルの間はハイに維持され
る。
【００１４】 読取りアクセスを図６（ａ）に示す。読取りが行われる時、Ｄバススレーブは
ＤバスＣｌｋの各立上り端においてデータをＤバスＤａ上に置く。ＤバスＣｌｋ
の各立下り端においてＤバスマスタ１００がＤバスＤａからデータを読取る。読
取りアクセス中、アドレス指定された装置がＤバスにデータを生成し、制御装置
がこれを読取る。８個のアドレスビットおよびＲ／Ｗビットの後には、ターンア
ラウンドビットが半クロックサイクル続く。ターンアラウンドビットは、アドレ
ス指定された装置がＤバスＣｌｋの立上り端においてビットをＤバスに読込むよ
うにＤバスのタイミングを再調整する効果を有する。ＤバスＣｌｋの立下り端に
おいてＤバスマスタ１００がこのビットを読取る。最後のデータビットの後、次
のアクセスの前の少なくとも１クロックサイクルはＤバスＣｌｋが無効になる。
データワード長は固定ではない。Ｄバスマスタ１００はＤバスＥｎＸを制御する
。慣例により、データビット数およびデータワード長をある一定のアドレスに対
して固定する。
【００１５】 （ＲＦバス） インタフェース１０は、信号ＲＦバス１専用ピン、信号ＲＦバス２専用ピン、
およびＲＦバスを介して転送するデータを同期させるクロック信号ＢＢＣｌｋ（
１３ＭＨｚ）専用ピンを備える。ＢＢＣｌｋはまた、ＢＢ回路１００のロジック
を同期して読出すのにも使用される。ＲＦ回路２００は、ＢＢＣｌｋを１Ｍのシ
ンボル・ボーレートに対して１３倍でオーバーサンプリングした１３ＭＨｚで生
成する。 ＲＦバス１６は多機能である。ＲＦバスは、ＲＦ回路２００からＢＢ回路１０
０への受信データ転送、ＢＢ回路１００からＲＦ回路２００へのデータ転送、ま
たはＢＢ回路１００およびＲＦ回路２００間の制御データ転送に使用される。Ｒ
Ｆバスの制御データ転送機能をシステムの動作モードに従う異なる目的に使用す
る。
【００１６】 ＲＦバス１は双方向である。送信モードでは、ＲＦバス１がＲＦ回路２００に
データを送信する。受信モードでは、ＲＦバス２がＲＦ回路２００からデータを
受信する。所与の例はデータ信号ＲＦバス１が１つの場合であるが、このような
データ信号を複数使用して帯域幅を増大できる。 ＲＦバス２を使用して、ＲＦ回路２００内のタイム・クリティカルな作業を制
御する。タイム・クリティカルな作業とは、１ビット幅（ブルートゥースにおけ
る１μｓ）より小さい時間スケールで効果が及ぼされる必要がある作業である。
ＲＦバス２は高速（１３ＭＨｚ）でＢＢ回路１００からＲＦ回路２００へ制御信
号を送信する。送信モードでは、ＲＦバス２を使用して電力増幅器のタイミング
を制御する。受信モードでは、ＲＦバス２を使用して高速データ収集モードから
低速データ収集モードへ変化するＤＣ推算器のタイミングを制御する。 ＢＢ回路１００はシステムの動作モードを決定する。ＢＢ回路はＤバスを介し
てモード変化をＲＦ回路２００へ知らせる。モードには送信モード、受信モード
および制御モードがある。
【００１７】 （ＢＢ回路のインタフェース） 図１のＢＢ回路は前記インタフェース１０のほかに、シリアル制御インタフェ
ース１１０、タイミング制御ユニットを含むバーストモード・コントローラ（Ｂ
ＭＣ）、マイクロコントローラ１４０、スリープモード・コントローラ１５０お
よびクロック分配回路（ＣＤＣ）１６０を備える。シリアル制御インタフェース
１１０はピン２０、２２および２４においてＤバスを供給する。バーストモード
・コントローラ１２０はピン４０においてＲＦバス１を、ピン４２においてＲＦ
バス２を供給する。スリープモード・コントローラはピン３０にスリープＸを供
給する。クロック分配回路１６０はインタフェース１０のピン４４に接続し、Ｒ
Ｆ回路２００からＢＢＣｌｋを受信する。 ＣＤＣ１６０はＢＢＣｌｋから取出したクロック信号をＢＭＣ１２０、マイク
ロコントローラ１４０およびシリアル制御インタフェース１１０に供給する。
【００１８】 マイクロコントローラ１４０かバーストモード・コントローラ１２０のいずれ
かがシリアル制御インタフェース１１０を制御してＤバスを発生させる。バース
トモード・コントローラは、ＲＦ回路２００に対してタイム・クリティカルな設
定が行われた時Ｄバスを制御する。Ｄバスの内容をマイクロコントローラ１４０
かまたはＢＭＣ１２０のうちのどちらが制御するかは、マイクロコントローラ１
４０がシリアル制御インタフェース１１０に供給するスイッチ信号１４２によっ
て決定される。ＢＭＣ１２０はデータ情報１２２、アドレス情報１２４およびＲ
／Ｗ情報１２６をシリアル制御インタフェース１１０に供給し、シリアル制御イ
ンタフェースはこれらの情報を正しいシリアルフォーマットでＤバスＤａに配置
する。クロック信号ＤバスＣｌｋ（１３ＭＨｚ）をクロック分配回路から受信す
る。イネーブル信号ＤバスＥｎＸの転送のタイミングは、ＢＭＣ１２０のタイミ
ング制御ユニット１３０が供給するトリガ信号１３２によって制御される。
【００１９】 バーストモード・コントローラ１２０はＲＦバス１およびＲＦバス２の内容を
制御するほか、Ｄバスの内容をも制御可能である。バーストモード・コントロー
ラ１２０はＲＦバス２をピン４２に直接供給し、送信モードではＲＦバス１をピ
ン４０に送信し、受信モードではＲＦバス１をピン４０から受信する。 マイクロコントローラはシリアル制御インタフェースを介してＤバス、したが
ってＲＦ回路にアクセス可能である。マイクロコントローラがＤバスを制御して
いる時は、Ｄバスを介してタイム・クリティカルな作業を制御することは不可能
である。この設定は立上り段階において、またはＲＳＳＩ測定のために使用され
る。ＢＭＣ１２０がＤバスを制御する時、タイム・クリティカルな作業のＤバス
を介した制御が可能となる。タイム・クリティカルな作業をＤバスを介して制御
するＢＭＣ１２０の機能は、少なくとも１μｓのトリガ信号１３２の分解能に依
存する。ＲＦバス２を介してＢＭＣ１２０が送信する制御信号は、これを１３Ｍ
ＨｚでＢＢＣｌｋが直接クロッキングすれば、さらに高い分解能を持つ。
【００２０】 （ＲＦ回路のインタフェース） 図２はインタフェース１０を備えるＲＦ回路２００を示す。インタフェースは
、ＤバスＤａ、ＤバスＥｎＸおよびＤバスＣｌｋのそれぞれに対する専用ピン２
０、２２および２４と、スリープＸ専用ピン３０と、ＲＦバス１、ＲＦバス２お
よびＢＢＣｌｋのそれぞれに対する専用ピン４０、４２および４４とを有する。
ＲＦ回路２００は、制御インタフェース２１０、図ではレジスタ２２２、２２４
および２２６からなるレジスタセット２２０、ＮＯＴゲート２３２、２入力ＡＮ
Ｄゲート２３４、３入力ＯＲゲート２３６、電源調整器回路２４０、基準発振器
２５０、スイッチング回路２６０、送信パス２７０および受信パス２８０からな
る。
【００２１】 制御インタフェース２１０は、Ｄバスに接続する入力インタフェース２１２お
よびスリープＸを受信する入力部２１４を備える。制御インタフェースはまた、
モード制御信号を復号回路２３０の入力部およびスイッチング回路２６０の制御
入力部２６２に供給するための出力部２１６と、レジスタセット２２０にアクセ
スするインタフェース２１８とを備える。制御インタフェース２１０はＤバスを
受信し、レジスタとの間の書込みまたは読取り、ＲＦ回路２００の動作モード変
更を含む適切な動作を実行する。適切なレジスタへの書込みによって制御インタ
フェース２１０は、ＲＦ回路２００の動作モードの制御、送信または受信パスの
シンセサイザ周波数の制御、ＲＦ回路が受信または送信すべきかどうかの制御、
送信パス２７０が送信すべき電力の制御を行う。適切なレジスタからの読取りに
よって制御インタフェースは、ＲＳＳＩなどの受信信号品質に関する情報をＢＢ
回路１００に送信できる。図面を単純にするため、受信パス２８０および送信パ
ス２７０とレジスタセット２２０との動作接続は示さない。動作モードを示す２
ビット信号を出力部２１６に供給する。[１０]は受信モード、[０１]は送信モー
ド、そして[１１]は制御モードを示す。
【００２２】 スイッチング回路２６０は、制御インタフェース２１０の出力部２１６に接続
する入力部２６２、１つの１次インタフェース、３つの２次インタフェースを備
える。１次インタフェースは、ピン４０に接続しＲＦバス１を転送するためのポ
ートと、ピン４２に接続しＲＦバス２を転送するためのポートとを備える。２次
インタフェースの１つを、入力部２６２における受信信号に依存して常に１次イ
ンタフェースに接続する。入力部２６２における信号が制御モードを示す時、第
１の２次インタフェースのポート２６４をスイッチング回路２６０を介してピン
４０に接続する。ポート２６４をＡＮＤゲート２３４の入力部の１つに接続する
。入力部２６２における信号が送信モードを示す時、第２の２次インタフェース
のポート２６６をスイッチング回路２６０を介してピン４０に接続し、この２次
インタフェースのもう一方のポート２６７をスイッチング回路２６０を介してピ
ン４２に接続する。入力部２６２における信号が受信モードを示す時、第３の２
次インタフェースのポート２６８をスイッチング回路２６０を介してピン４０に
接続し、この２次インタフェースのもう一方のポート２６９をスイッチング回路
２６０を介してピン４２に接続する。図３に詳しく示すように、ポート２６６お
よび２６７は送信パス２７０に、ポート２６８および２６９は受信パス２８０に
それぞれ接続する。
【００２３】 復号回路２３０は制御インタフェース２１０の出力部２１６に接続する２ビッ
ト幅入力部を備え、その出力をＡＮＤゲート２３４の入力部の１つと、ＮＯＴゲ
ート２３２を介してＯＲゲート２３６の入力部の１つに供給する。復号回路２３
０は、その入力部で受信した信号が制御モードを示す場合にはハイ出力を生成し
、そうでない場合にはロー信号を生成する。 ＯＲゲートは、前述したようにＮＯＴゲート２３２を介した入力と、スリープ
Ｘを受信するピン３０からの入力と、ＡＮＤゲート２３４の出力部からの入力と
を受信する。ＯＲゲート２３６の出力を、スタンバイ制御信号として電源調整回
路２４０および基準発振器２５０へ供給する。ＯＲゲート２３６からのロー出力
は、電源調整回路２４０を低消費電力スタンバイ状態に置き、基準発振器２５０
のスイッチをオフにする。
【００２４】 基準発振器２５０はその出力をピン４４へ供給する。この出力もＲＦ回路内の
どこかで使用されるが、明瞭にするためにこれを示さない。 図３は、送信モード時に送信パス２７０にもたらされる制御および受信モード
時に受信パス２８０にもたらされる制御を示す。 送信パス２７０は、送信モードの場合にはスイッチング回路２６０のポート２
６６からの入力を受信し、それ以外の場合には入力を受信しないパルス成形回路
２７２を備える。パルス成形回路２７２の出力を、変調回路２７４へ入力として
供給し、この変調回路は、変調された信号を増幅しその後アンテナを介して送信
するために電力増幅器２７６へ供給する。電力増幅器２７６は、増幅器利得を強
制的に増大または減少させることができる制御入力部を備える。この制御入力部
をスイッチング回路２６０のポート２６７へ接続する。したがって、電力増幅器
のスイッチをオンまたはオフにできる。
【００２５】 受信パス２８０は、受信モードにおいてアンテナから入力を受信する周波数逓
降変換回路２８６を含む。回路２８６は受信信号を低周波に変換し、それを復調
回路２８４へ供給する。復調された信号はＤＣ推算回路２８２に供給される。Ｄ
Ｃ推算回路２８２が出力した振幅確定データをスイッチング回路２６０のポート
２６８へ供給する。ＤＣ推算回路２８２は、スイッチング回路２６０のポート２
６９に接続する制御入力部を備える。この制御入力部に供給された信号は、ＤＣ
推算回路の動作が高速モードか低速モードかを決定する。
【００２６】 （動作モード） 送信モードにおいては、図４（ｂ）に示すように、ＢＢ回路１００がＲＦバス
１およびＲＦバス２を駆動する。ＲＦバス１は、送信用デジタルデータ＜ＴＸデ
ータ＞をＢＢ回路１００からＲＦ回路２００へピン４０を介して供給する。ロジ
ック・レベルを使用し、そしてパルス成形をＲＦ回路２００において完全に行う
。ＲＦバス２は、制御信号＜ＰＡオン＞を使用してＲＦ回路の電力増幅器（ＰＡ
）をパワーアップするタイミングを制御する。ＲＦバス２＝＜ＰＡオン＞＝ハイ
の時、電力増幅器はオンとなり、ＲＦバス＝＜ＰＡオン＞＝ローの時、電力増幅
器はオフとなる。電力増幅器のスイッチのオン・オフは、１ビット時間（ブルー
トゥース規格１．０における１μｓ）より短い時間スケールで制御しなければな
らないので、‘タイム・クリティカル’である。
【００２７】 受信モードにおいては、図４（ｃ）に示すように、ＲＦ回路２００がＲＦバス
１を駆動し、ＢＢ回路１００がＲＦバス２を駆動する。ＲＦバス１は受信データ
＜ＲＸデータ＞をピン４０を介してＢＢ回路１００に供給する。ＲＦバス２はＲ
Ｆ回路２００のＤＣ推算回路をピン４２を介して制御する。ＤＣ推算回路のスイ
ッチングは、１スロット時間より短い時間スケールで起こるので‘タイム・クリ
ティカル’である。＜ＤＣトラック＞＝ローは一般に受信パケットの開始時に使
用され、これによってＤＣ推算値の高速取得を制御し、＜ＤＣトラック＞＝ハイ
は一般に残りのパケットのために使用され、これによって低速なＤＣ推算回路の
使用を制御する。このＤＣ推算回路の変化は、１ビット時間（ブルートゥース規
格１．０における１μｓ）より短い時間スケールで制御しなければならないので
、‘タイム・クリティカル’である。
【００２８】 制御モードは、送信モードでも受信モードでもない時に入る中立モードである
。このモードへはスリープＸがローの時にＤバスの制御ワードを介して入る。こ
のモードにおいては、図４（ａ）に示すように、ＢＢ回路がＲＦバス１およびＲ
Ｆバス２を駆動する。ＲＦバス２には割当てられた機能はなく、ＲＦバス１の機
能は＜Ｃｌｋオン＞である。ＲＦバス１＝＜Ｃｌｋオン＞＝ハイの時、ＡＮＤゲ
ート２３４が基準発振器２５０および電源調整回路２４０のスイッチをオンにす
る。ＲＦバス１＝＜Ｃｌｋオン＞＝ローの時、ＡＮＤゲート２３４は基準発振器
２５０および電源調整回路２４０のスイッチをオフにし、待機状態にする。ＲＦ
回路は低消費電力モードに置かれる。この時Ｄバス、ＲＦバスおよびＢＢＣｌｋ
のスイッチがオフにされ、動作しなくなる。 したがって、図４（ａ）〜（ｃ）および表２に示すように、ＲＦバスをシステ
ムの異なる動作モード中に異なる目的に使用できることがわかるだろう。
【００２９】
【表２】
【００３０】 ＬＰＲＦ装置の動作については、英国特許出願第９８２０８５９．８号に詳細
に記載されていて、その内容は引用によってこの中に組み入れられている。特に
、図５は、トランシーバのＬＰＲＦのＲＦ構成装置（Ｔｘ，Ｒｘおよび周波数コ
ントローラ）およびこれと接続するベースバンド構成装置（図の残りの要素）を
示す。 以上で説明した実施形態では、ＤＣ推算回路２８２がＲＦ回路２００内に配置
されるように受信パス２８０を配置した。その結果、受信モードにおいて、ＲＦ
バス１がＲｘデータをＲＦ回路２００からＢＢ回路１００へインタフェース１０
を介して転送し、ＲＦバス２が制御信号ＤｃトラックをＢＢ回路１００からＲＦ
回路２００へインタフェース１０を介して転送していた。しかしこのように受信
パスを配置することは必須ではない。
【００３１】 第２の実施形態ではＤＣ推算回路２８２をベースバンド回路１００内に配置す
る。この結果、ＲＦバス２は受信モードにおいて前記とは違う方向の流れを有す
る。第２の実施形態では、ＤＣトラック信号は完全にベースバンド回路内にあり
、インタフェース１０に供給されない。復調回路２８４のアナログ出力を、例え
ばその出力をＲＦバス１およびＲＦバス２にマッピングするシグマデルタ変換器
によってデジタル信号に変換する。その結果、本実施形態では受信モード中デー
タがＲＦバス１およびＲＦバス２の両方においてインタフェース１０を介してＲ
Ｆ回路２００からベースバンド回路１００へと流れる。 さらに、第１の実施形態で説明したＲＦ回路が、その機能を第２の実施形態に
従って動作するように変更できる回路を追加的に備えることも考えられる。
【００３２】 また、第１の実施形態で説明したＢＢ回路が、その機能を第２の実施形態に従
って動作するように変更できる回路を追加的に備えることも考えられる。 本明細書で明示的あるいは暗示的に開示したすべての新規な特徴または特徴の
組み合わせも本発明の範疇に含むものである。 以上から、本発明の範囲から逸脱することなく以上の説明に様々な修正をなし
うることは当業者には明白であろう。
【図面の簡単な説明】
【図１】 ＲＦ−ＢＢインタフェースのＢＢ側を示す図である。
【図２】 ＲＦ−ＢＢインタフェースのＲＦ側を示す図である。
【図３】 ＲＦバスの機能を示すＬＰＲＦトランシーバの概略図である。
【図４】 （ａ）は制御モードにおけるＲＦバスの設定方法およびＲＦチップの応答方法
を示す図であり、（ｂ）は送信モードにおけるＲＦバスの設定方法およびＲＦチ
ップの応答方法を示す図であり、（ｃ）は受信モードにおけるＲＦバスの設定方
法およびＲＦチップの応答方法を示す図である。
【図５】 ＤバスがＲＦ回路を備えたＬＰＲＦのＲＦチップおよび装置を制御する方法を
示す図である。
【図６】 （ａ）はＤバスへの読取りアクセスを示す図であり、（ｂ）はＤバスへの書込
みアクセスを示す図である。
───────────────────────────────────────────────────── フロントページの続き (31)優先権主張番号 ９９２８８５６．５ (32)優先日 平成11年12月７日(1999．12．7) (33)優先権主張国 イギリス（ＧＢ） (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＬ，ＳＺ，ＴＺ，ＵＧ，ＺＷ )，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ， ＴＪ，ＴＭ)，ＡＥ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ， ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，Ｃ Ｒ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＤＭ，ＥＥ，ＥＳ，ＦＩ ，ＧＢ，ＧＤ，ＧＥ，ＧＨ，ＧＭ，ＨＲ，ＨＵ，ＩＤ， ＩＬ，ＩＮ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，Ｋ Ｚ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＡ ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ， ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，Ｓ Ｋ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＴＺ，ＵＡ，ＵＧ ，ＵＳ，ＵＺ，ＶＮ，ＹＵ，ＺＡ，ＺＷ (72)発明者 パウル ブルゲス ドイツ ボーフム Ｄ−44789 アルゼン ストラッセ 12 (72)発明者 オラフ ヨエレッセン ドイツ ジュッセルドルフ Ｄ−40235 ガイベル ストラッセ 30 Ｆターム(参考） 5K011 DA11 EA03 JA03 KA03

Claims (27)

    【特許請求の範囲】
  1. 【請求項１】 ＲＦトランシーバ回路を制御するインタフェースを備えた
    装置であって、 前記インタフェースは、 送信モードおよび受信モードからなるトランシーバの動作モードを変更する制
    御情報を供給して前記ＲＦトランシーバ回路を制御する複数のコネクタと、 少なくとも第１および第２のコネクタとをさらに備え、 第１モードにおいて、前記第１および第２コネクタのうちの一方が前記トラン
    シーバにデータを送信し、もう一方が第１の機能を実行するように動作可能であ
    り、第２モードにおいて、前記第１および第２コネクタの一方が前記ＲＦトラン
    シーバからデータを受信し、もう一方が異なる第２の機能を実行するように動作
    可能であることを特徴とする装置。
  2. 【請求項２】 請求項１に記載の装置において、 前記第１の機能が前記トランシーバへの第１制御信号の供給機能であることを
    特徴とする装置。
  3. 【請求項３】 請求項２に記載の装置において、 前記第１制御信号がタイム・クリティカルな制御信号であることを特徴とする
    装置。
  4. 【請求項４】 請求項１乃至３の何れかに記載の装置において、 前記第１の機能が前記トランシーバの送信部にある電力増幅器の制御機能であ
    ることを特徴とする装置。
  5. 【請求項５】 請求項１乃至４の何れかに記載の装置において、 前記第２の機能が前記トランシーバへの第２制御信号の供給機能であることを
    特徴とする装置。
  6. 【請求項６】 請求項５に記載の装置において、 前記第２制御信号がタイム・クリティカルな制御信号であることを特徴とする
    装置。
  7. 【請求項７】 請求項１乃至６の何れかに記載の装置において、 前記第２の機能が前記トランシーバの受信部によって受信されたデータのＤＣ
    推算を制御する機能であることを特徴とする装置。
  8. 【請求項８】 請求項１乃至４の何れかに記載の装置において、 前記第２の機能が前記トランシーバからのデータ受信機能であることを特徴と
    する装置。
  9. 【請求項９】 請求項１乃至８の何れかに記載の装置において、 前記第１コネクタが双方向的であり、前記第１モードにおいてデータ送信を行
    い、前記第２モードにおいてデータ受信を行うことを特徴とする装置。
  10. 【請求項１０】 請求項１乃至９の何れかに記載の装置において、 前記所定のタイム・クリティカルな制御信号を前記複数のコネクタを介さずに
    供給することを特徴とする装置。
  11. 【請求項１１】 請求項１乃至１０の何れかに記載の装置において、 前記第１モードが前記トランシーバの送信モードであることを特徴とする装置
    。
  12. 【請求項１２】 請求項１乃至１１の何れかに記載の装置において、 前記第２モードが前記トランシーバの受信モードであることを特徴とする装置
    。
  13. 【請求項１３】 請求項１乃至１２の何れかに記載の装置において、 前記複数のコネクタが、前記装置との間でデータ送受信を行うためのコネクタ
    と、前記装置からのイネーブル信号を供給するためのコネクタと、前記装置から
    のクロック信号を供給するためのコネクタとからなることを特徴とする装置。
  14. 【請求項１４】 請求項１乃至１３の何れかに記載の装置において、 前記複数のコネクタを使用して前記トランシーバのレジスタと読取りおよび書
    込みアクセスを行うことを特徴とする装置。
  15. 【請求項１５】 請求項１乃至１４の何れかに記載の装置において、 前記複数のコネクタが、それを介してデータを逐次的に転送する少なくとも１
    つのコネクタを備えたシリアルインタフェースであり、前記データは装置アドレ
    ス、前記データを書込むべきかあるいは読取るべきかを知らせるビット、ローカ
    ル・アドレスおよび可変データ部分とからなることを特徴とする装置。
  16. 【請求項１６】 請求項１乃至１５の何れかに記載の装置において、 第１制御回路およびプロセッサをさらに備え、前記第１制御回路が前記複数の
    コネクタおよび／または前記第１および第２コネクタを介して前記ＲＦ回路を制
    御し、前記プロセッサが前記複数のコネクタのみを介して前記ＲＦ回路を制御す
    ることを特徴とする装置。
  17. 【請求項１７】 請求項１５に記載の装置において、 前記データ部分が１から３２ビットの間で変化する長さを有することを特徴と
    する装置。
  18. 【請求項１８】 請求項１乃至１７の何れかに記載の装置において、 前記複数のコネクタが少なくとも１つの他の装置に接続することを特徴とする
    装置。
  19. 【請求項１９】 請求項１乃至１８の何れかに記載の装置において、 前記トランシーバからクロック信号を受信するコネクタをさらに備えることを
    特徴とする装置。
  20. 【請求項２０】 請求項１乃至１９の何れかに記載の装置において、 前記トランシーバの構成装置をパワーダウンさせる第３コネクタ（スリープＸ
    ）を備えることを特徴とする装置。
  21. 【請求項２１】 ベースバンド回路を備えた装置に接続するためのインタフ
    ェースを備えたトランシーバ回路であって、 前記インタフェースは、 送信モードおよび受信モードからなるトランシーバの動作モードを変更するた
    めの制御情報を供給する複数のコネクタと、 少なくとも第１および第２のコネクタとを備え、 第１モードにおいて、データを前記第１および第２コネクタのうちの一方にお
    いて受信し、もう一方が第１の機能を実行し、第２モードにおいて、前記装置に
    送信するためにデータを前記第１および第２コネクタの一方に供給し、もう一方
    が前記第１の機能とは異なる第２の機能を実行することを特徴とするトランシー
    バ回路。
  22. 【請求項２２】 請求項２１に記載のトランシーバ回路において、 電力増幅器を備え、 前記第１の機能が前記電力増幅器を制御するための第１制御信号の受信機能で
    あることを特徴とするトランシーバ回路。
  23. 【請求項２３】 請求項２１又は２２に記載のトランシーバ回路において、 ＤＣ推算回路を備え、 前記第２の機能が前記ＤＣ推算回路を制御するための第２の異なる制御信号の
    受信機能であることを特徴とするトランシーバ回路。
  24. 【請求項２４】 請求項２１又は２２に記載のトランシーバ回路において、 前記第２の機能が受信データの供給機能であることを特徴とするトランシーバ
    回路。
  25. 【請求項２５】 ベースバンド回路を備えた装置とトランシーバ回路とを接
    続する方法であって、 前記装置は、前記トランシーバが送信モードにあるのかあるいは受信モードに
    あるのかを制御する手段および第１および第２コネクタを備え、 前記トランシーバが前記送信モードに入るのを制御するステップと、 データを前記装置から前記トランシーバへ前記第１コネクタを介して供給する
    ステップと、 前記トランシーバの電力増幅器を前記第２コネクタを介して制御するステップ
    とからなることを特徴とする方法。
  26. 【請求項２６】 ベースバンド・エンジンを備えた装置とトランシーバとを
    接続する方法であって、 前記装置は、前記トランシーバが送信モードにあるのかあるいは受信モードに
    あるのかを制御する手段および第１および第２コネクタを備え、 前記トランシーバが前記受信モードに入るのを制御するステップと、 前記トランシーバからのデータを前記第１コネクタを介して前記装置において
    受信するステップと、 前記トランシーバのＤＣ推算回路を前記第２コネクタを介して制御するステッ
    プとからなることを特徴とする方法。
  27. 【請求項２７】 コネクタを備えたインタフェースであって、 前記コネクタは、タイム・クリティカルな機能を制御するための信号を送信す
    る第１コネクタと、データ送信を行う第２コネクタとからなり、 前記タイム・クリティカルな機能は、前記第２コネクタがデータの受信中であ
    るかあるいは送信中であるかによって決まることを特徴とするインタフェース。
JP2000594230A 1999-01-15 2000-01-14 インタフェース Pending JP2002535764A (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
GB9900829 1999-01-15
GB9900829.4 1999-01-15
GB9928574.4 1999-12-03
GBGB9928574.4A GB9928574D0 (en) 1999-12-03 1999-12-03 Interface
GB9928856.5 1999-12-07
GBGB9928856.5A GB9928856D0 (en) 1999-12-07 1999-12-07 A proposal for a standard low-pin count RF/BB interface for bluetooth
PCT/GB2000/000161 WO2000042744A1 (en) 1999-01-15 2000-01-14 Interface

Publications (2)

Publication Number Publication Date
JP2002535764A true JP2002535764A (ja) 2002-10-22
JP2002535764A5 JP2002535764A5 (ja) 2007-04-05

Family

ID=27269615

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000594230A Pending JP2002535764A (ja) 1999-01-15 2000-01-14 インタフェース

Country Status (12)

Country Link
US (1) US7702281B2 (ja)
EP (1) EP1155536B1 (ja)
JP (1) JP2002535764A (ja)
KR (1) KR20010101532A (ja)
CN (1) CN1192562C (ja)
AT (1) ATE235769T1 (ja)
AU (1) AU2115500A (ja)
BR (1) BR0007509A (ja)
CA (1) CA2360836A1 (ja)
DE (1) DE60001808T2 (ja)
GB (1) GB2363292B (ja)
WO (1) WO2000042744A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005531996A (ja) * 2002-07-03 2005-10-20 シーメンス　アクチエンゲゼルシヤフト 無線モジュール
JP2015092388A (ja) * 2009-10-14 2015-05-14 レノボ・イノベーションズ・リミテッド（香港） 無線通信装置およびそのｒｆ−ｂｂ間状態制御方法
JP2016025454A (ja) * 2014-07-18 2016-02-08 セイコーエプソン株式会社 回路装置、送信モジュール、電子機器及び移動体

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6810238B1 (en) 2000-10-20 2004-10-26 Nokia Mobile Phones Ltd. Extension module for a portable device
WO2002047043A2 (en) 2000-12-04 2002-06-13 De La Rue Cash Systems Inc. Wireless networked cash management system
US20040204096A1 (en) * 2002-03-08 2004-10-14 Koninklijke Philips Electronics N.V. RF and BB subsystems interface
US8903348B2 (en) 2003-02-19 2014-12-02 Csr Technology Inc. Serial radio frequency to baseband interface with power control
KR20040104177A (ko) 2003-06-03 2004-12-10 삼성전기주식회사 시분할방식 전력증폭모듈
DE102004043520A1 (de) * 2004-09-08 2006-03-23 Infineon Technologies Ag Digitale Programmierschnittstelle zwischen einem Basisbandprozessor und einem integrierten Hochfrequenzbaustein
DE102004057766B4 (de) * 2004-11-30 2007-06-21 Advanced Micro Devices, Inc., Sunnyvale Funkschnittstellensteuerung auf Grundlage einer Ereignislistenspezifikation
US8160725B2 (en) * 2009-05-20 2012-04-17 Vega Grieshaber Kg Energy saving control for a field device

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60205620A (ja) * 1984-03-30 1985-10-17 Toshiba Corp 出力端子削減方式
JPS6198012A (ja) * 1984-10-18 1986-05-16 Matsushita Electric Ind Co Ltd 入出力制御装置
JPH0742284U (ja) * 1993-12-25 1995-07-21 ミツミ電機株式会社 Ｒｆデータトランシーバ
JPH1013482A (ja) * 1996-06-24 1998-01-16 Toshiba Corp Ｄｃオフセット除去機能を備えた受信機及びこれを用いた無線通信システム
WO1998006174A1 (fr) * 1996-08-05 1998-02-12 Mitsubishi Denki Kabushiki Kaisha Circuit integre haute frequence pour emetteur-recepteur radio haute frequence exempt de fuites de puissance haute frequence
JPH10290188A (ja) * 1986-08-07 1998-10-27 Interdigital Technol Corp 無線ディジタル電話システム用加入者装置システムの適応型等化器
JPH10303802A (ja) * 1997-04-16 1998-11-13 Motorola Inc 通信制御装置および方法
JPH10322242A (ja) * 1997-03-17 1998-12-04 Harris Corp 高データ率スペクトラム拡散トランシーバおよび関連方法
JPH118576A (ja) * 1997-05-07 1999-01-12 Lucent Technol Inc アンテナシステムおよびその制御方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5052020A (en) * 1990-01-18 1991-09-24 Norand Corporation Method of and apparatus for controlling modulation of digital signals in frequency-modulated transmissions
US5708833A (en) * 1993-04-27 1998-01-13 Norand Corporation Antenna cap, antenna connectors and telephone line connectors for computer devices utilizing radio and modem cards
JPH04297115A (ja) * 1991-03-26 1992-10-21 Toshiba Corp 可変利得制御回路
US5559501A (en) * 1994-08-12 1996-09-24 Lucent Technologies Inc. Plug-in wireless module for operation with portable wireless enabled host equipment
DE19614979C2 (de) * 1995-04-20 2001-05-17 Fujitsu Ltd Hochfrequenz-Sende-Empfangs-Vorrichtung zur Datenkommunikation
US5636140A (en) * 1995-08-25 1997-06-03 Advanced Micro Devices, Inc. System and method for a flexible MAC layer interface in a wireless local area network
US5937018A (en) * 1997-05-29 1999-08-10 Lucent Technologies Inc. DC offset compensation using antenna arrays

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60205620A (ja) * 1984-03-30 1985-10-17 Toshiba Corp 出力端子削減方式
JPS6198012A (ja) * 1984-10-18 1986-05-16 Matsushita Electric Ind Co Ltd 入出力制御装置
JPH10290188A (ja) * 1986-08-07 1998-10-27 Interdigital Technol Corp 無線ディジタル電話システム用加入者装置システムの適応型等化器
JPH0742284U (ja) * 1993-12-25 1995-07-21 ミツミ電機株式会社 Ｒｆデータトランシーバ
JPH1013482A (ja) * 1996-06-24 1998-01-16 Toshiba Corp Ｄｃオフセット除去機能を備えた受信機及びこれを用いた無線通信システム
WO1998006174A1 (fr) * 1996-08-05 1998-02-12 Mitsubishi Denki Kabushiki Kaisha Circuit integre haute frequence pour emetteur-recepteur radio haute frequence exempt de fuites de puissance haute frequence
JPH10322242A (ja) * 1997-03-17 1998-12-04 Harris Corp 高データ率スペクトラム拡散トランシーバおよび関連方法
JPH10303802A (ja) * 1997-04-16 1998-11-13 Motorola Inc 通信制御装置および方法
JPH118576A (ja) * 1997-05-07 1999-01-12 Lucent Technol Inc アンテナシステムおよびその制御方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005531996A (ja) * 2002-07-03 2005-10-20 シーメンス　アクチエンゲゼルシヤフト 無線モジュール
JP2015092388A (ja) * 2009-10-14 2015-05-14 レノボ・イノベーションズ・リミテッド（香港） 無線通信装置およびそのｒｆ−ｂｂ間状態制御方法
JP2016025454A (ja) * 2014-07-18 2016-02-08 セイコーエプソン株式会社 回路装置、送信モジュール、電子機器及び移動体

Also Published As

Publication number Publication date
WO2000042744A1 (en) 2000-07-20
EP1155536A1 (en) 2001-11-21
US7702281B2 (en) 2010-04-20
KR20010101532A (ko) 2001-11-14
CN1343413A (zh) 2002-04-03
EP1155536B1 (en) 2003-03-26
US20070004375A1 (en) 2007-01-04
DE60001808D1 (de) 2003-04-30
ATE235769T1 (de) 2003-04-15
CA2360836A1 (en) 2000-07-20
GB2363292A (en) 2001-12-12
CN1192562C (zh) 2005-03-09
BR0007509A (pt) 2001-11-20
GB2363292B (en) 2003-08-20
GB0116566D0 (en) 2001-08-29
AU2115500A (en) 2000-08-01
DE60001808T2 (de) 2003-12-24

Similar Documents

Publication Publication Date Title
US7149473B1 (en) Interface
US7702281B2 (en) Interface for controlling a transceiver
US10642778B2 (en) Slave master-write/read datagram payload extension
US20170168966A1 (en) Optimal latency packetizer finite state machine for messaging and input/output transfer interfaces
EP2332051B1 (en) Usb and ethernet controller combination device
JP2005520242A (ja) Ｒｆサブシステムおよびベースバンドサブシステムのインタフェース
TW201903620A (zh) 在改良式內部積體電路匯流排拓撲中從屬對從屬之通信
US20030099301A1 (en) Integrated radio frequency interface
JP2002232508A (ja) 電子装置及び電子装置で使用されるインタフェース・プロトコールを自動的に切り換える方法
JP4440256B2 (ja) プログラマブル・クロックを備える無線周波数からベースバンドへのシリアルなインターフェース
EP4195058A1 (en) Unified systems and methods for interchip and intrachip node communication
KR20040076730A (ko) 고속의 무선 통신에 적합한 하이브리드형 직렬 데이터전송 장치 및 그 방법
CN111615693A (zh) 用于在多点总线上在各设备之间进行通信的高效技术
US10592441B2 (en) Bus communication enhancement based on identification capture during bus arbitration
WO2022109511A1 (en) Sideband signaling in a peripheral component interconnect (pci) express (pcie) link
US20040158650A1 (en) Transmission apparatus and transmission method
WO2018226526A1 (en) In-band hardware reset for virtual general purpose input/output interface
US20080005366A1 (en) Apparatus and methods for handling requests over an interface
KR20160118902A (ko) 싱글 와이어 인터페이스를 포함하는 장치와 이를 포함하는 데이터 처리 시스템
US12093116B2 (en) Programmable hot plug-in controller for a multidrop differential serial bus
ZA200105630B (en) Interface.
MXPA01007160A (en) Interface
JP2002112324A (ja) 無線通信システム、その無線通信システムのための接続装置および無線通信接続方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070208

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090826

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100301

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100408

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100805

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100816

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20100917