JPS6113728A - デ−タ交換用デイジタル電子交換機 - Google Patents
デ−タ交換用デイジタル電子交換機Info
- Publication number
- JPS6113728A JPS6113728A JP59134212A JP13421284A JPS6113728A JP S6113728 A JPS6113728 A JP S6113728A JP 59134212 A JP59134212 A JP 59134212A JP 13421284 A JP13421284 A JP 13421284A JP S6113728 A JPS6113728 A JP S6113728A
- Authority
- JP
- Japan
- Prior art keywords
- data
- digital electronic
- exchange
- electronic exchange
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/50—Circuit switching systems, i.e. systems in which the path is physically permanent during the communication
- H04L12/52—Circuit switching systems, i.e. systems in which the path is physically permanent during the communication using time division techniques
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、構内に設置した多数のデータ端末間のデータ
通信を行なうために利用するデータ交換用ディジタル電
子交換機に関するものである。
通信を行なうために利用するデータ交換用ディジタル電
子交換機に関するものである。
従来例の構成とその問題点
第１図（５）は従来のデータ交換用ディジタル電子交換
機の構成を示すブロック図、第１図（Ｂ）は同父換機の
信号構成を示す図である。第１図（５）（Ｂ）において
、データを伝送する場合、データ端末装置１からのデー
タはデータ端末インターフェース装置２の受信インター
フェース回路２ａを通って一度ＣＰＵ’２６に送り込ま
れ、バッファに蓄積される。
機の構成を示すブロック図、第１図（Ｂ）は同父換機の
信号構成を示す図である。第１図（５）（Ｂ）において
、データを伝送する場合、データ端末装置１からのデー
タはデータ端末インターフェース装置２の受信インター
フェース回路２ａを通って一度ＣＰＵ’２６に送り込ま
れ、バッファに蓄積される。
この時ＣＰＵ２６では送信すべきデータ■以外にアドレ
ス部Ａ、制御部Ｃをともにリフトウェアで設定後、送信
指示を行なう。またこの時、開始フラグシーケンスＦ、
フレー゛ムチェノクシーケンスＦＣ８，終了フラグシー
ケンスＦを付加して回線に送出する。また、開始、終了
フラグシーケンス間のビットの挿入もＣＰＵ２６により
行なわれる。
ス部Ａ、制御部Ｃをともにリフトウェアで設定後、送信
指示を行なう。またこの時、開始フラグシーケンスＦ、
フレー゛ムチェノクシーケンスＦＣ８，終了フラグシー
ケンスＦを付加して回線に送出する。また、開始、終了
フラグシーケンス間のビットの挿入もＣＰＵ２６により
行なわれる。
受信側では、フレームを受信すると開始フラッグ。
終了フラッグの検出、送信時挿入された「０」ビットの
除去およびフレームチックシーケンスＦＣ８による誤シ
検出をＣＰＵ２６により行なう。さらにアドレス部Ａ、
制御部Ｃの解析をソフトウェアによって行なう。このよ
うに、ＣＰＵ２６によるデータ信号の解析を必要とする
処理は、回路を複雑にすると共に、ＣＰＵ２６の処理に
時間がかかるため、高速のデータ交換を行々うには不向
きである。
除去およびフレームチックシーケンスＦＣ８による誤シ
検出をＣＰＵ２６により行なう。さらにアドレス部Ａ、
制御部Ｃの解析をソフトウェアによって行なう。このよ
うに、ＣＰＵ２６によるデータ信号の解析を必要とする
処理は、回路を複雑にすると共に、ＣＰＵ２６の処理に
時間がかかるため、高速のデータ交換を行々うには不向
きである。
発明の目的
本発明は、上記従来の問題点を除去するものであり、信
号構成としてフレーム構成を取ることによシ、回路を簡
略化し、データ伝送速度を高めることを目的とするもの
である。
号構成としてフレーム構成を取ることによシ、回路を簡
略化し、データ伝送速度を高めることを目的とするもの
である。
発明の構成
本発明は、上記目的を達成するために、フレーム結合回
路とフレーム分離回路を用い、信号゛フレームの構成を
多重化し、ＣＰＵによって情報ビットを構成しなくても
良いように構成したものである。
路とフレーム分離回路を用い、信号゛フレームの構成を
多重化し、ＣＰＵによって情報ビットを構成しなくても
良いように構成したものである。
実施例の説明
以下に本発明の実施例の構成について図面とともに説明
する。
する。
第２図（５）は本発明のデータ交換用ディジタル電子交
換機における一実施例の構成を示すブロック図であシ、
第２図（Ｂ）は上記実施例の信号構成を示す図である。
換機における一実施例の構成を示すブロック図であシ、
第２図（Ｂ）は上記実施例の信号構成を示す図である。
第２図（Ａ）（Ｂ）において、データ端末装置１がデー
タｄ１〜ｄ７を送信した場合、フレーム結合回路２６に
よシそのデータにフレーム同期ビットとディジタル電子
交換機本体３とデータ端末量制御用の情報ビットと端末
インターフェース装置２，２間制御用の情報ビットを追
加し、これを第２図（Ｂ）に示すようにＳ、Ｃ，Ｔ、デ
ータｄ、〜ｄ７の順にシリアルに並べ変える。そして、
その信号を送信回路２ｄに送出し、ここから電子交換機
本体３に送シ出される。相手側のデータ端末インターフ
ェース装置２は、フレーム分離回路２ｃによシそれぞれ
、フレーム同期ビットＳ、情報ピッ）Ｃ，Ｔを分離し、
データｄ１〜ｄ７のみをデータ端末装置１に送シ出す。
タｄ１〜ｄ７を送信した場合、フレーム結合回路２６に
よシそのデータにフレーム同期ビットとディジタル電子
交換機本体３とデータ端末量制御用の情報ビットと端末
インターフェース装置２，２間制御用の情報ビットを追
加し、これを第２図（Ｂ）に示すようにＳ、Ｃ，Ｔ、デ
ータｄ、〜ｄ７の順にシリアルに並べ変える。そして、
その信号を送信回路２ｄに送出し、ここから電子交換機
本体３に送シ出される。相手側のデータ端末インターフ
ェース装置２は、フレーム分離回路２ｃによシそれぞれ
、フレーム同期ビットＳ、情報ピッ）Ｃ，Ｔを分離し、
データｄ１〜ｄ７のみをデータ端末装置１に送シ出す。
この時情報ピノ）Ｃ，Ｔは１１ビツトの調歩同期信号と
して、データ端末インターフェース装置２．ディジタル
電子交換機本体３内の各々のＣＰＵ２ｇＫＳＩＯ２ｆを
介して入出力される。さらに、ディジタル電子交換機３
内では、情報ビットＴとデータｄ１〜ｄ７の８ビツトを
１タイムスロツトで処理する。
して、データ端末インターフェース装置２．ディジタル
電子交換機本体３内の各々のＣＰＵ２ｇＫＳＩＯ２ｆを
介して入出力される。さらに、ディジタル電子交換機３
内では、情報ビットＴとデータｄ１〜ｄ７の８ビツトを
１タイムスロツトで処理する。
発明の効果
本発明は、上記のような構成であシ、以下に示すような
効果が得られる。
効果が得られる。
（ａ）’ Ｍ号構成をフレーム構成にしているため、
全体として回路構成が著しく簡略化できる。
全体として回路構成が著しく簡略化できる。
（ｂ）信号構成中に端末インターフェース間の制御−用
情報ビットＴを設けているため、データ端末、 インタ
ーフェース装置間の通信制御をデータ端末装置のデータ
信号とは無関係に行なうことができる。゛ （Ｃ） 端末インターフェース装置間の制御用情報ビ
ットＴとデータ端末装置のデータの８ビツトを１タイム
スロツトで処理することが可能であり；その処理が著し
く簡単になる。
情報ビットＴを設けているため、データ端末、 インタ
ーフェース装置間の通信制御をデータ端末装置のデータ
信号とは無関係に行なうことができる。゛ （Ｃ） 端末インターフェース装置間の制御用情報ビ
ットＴとデータ端末装置のデータの８ビツトを１タイム
スロツトで処理することが可能であり；その処理が著し
く簡単になる。
第１図（５）は従来のディジタル電子交換機の構成を示
すブロック図、第１図（Ｂ）は同交換機の信号構成を示
す図、第２図（５）は本発明のディジタル電子交換機の
一実施例の構成を示すブロック図、第２′図郵）は同実
施例の信号構成を示す図である。 １・・データ端末装置、２・・データ端末インターフェ
ース装置、３・・・電子交換機本体、２ａ・・・データ
セレクタ、２ｂ・・・フレーム結合回路、２ｃ・・フレ
ーム分離回路、２ｄ・・・送信回路、２ｅ・・・受信回
路。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名区
図−〜
すブロック図、第１図（Ｂ）は同交換機の信号構成を示
す図、第２図（５）は本発明のディジタル電子交換機の
一実施例の構成を示すブロック図、第２′図郵）は同実
施例の信号構成を示す図である。 １・・データ端末装置、２・・データ端末インターフェ
ース装置、３・・・電子交換機本体、２ａ・・・データ
セレクタ、２ｂ・・・フレーム結合回路、２ｃ・・フレ
ーム分離回路、２ｄ・・・送信回路、２ｅ・・・受信回
路。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名区
図−〜
Claims (1)
- ディジタル電子交換機本体とデータ端末、データ端末イ
ンターフェース装置とから成り、端末インターフェース
装置とディジタル電子交換機本体間の通信に、同期のた
めのビットとディジタル電子交換機本体とデータ端末間
制御用の情報ビット、端末インターフェース装置間制御
用情報ビット、端末間の情報ビットを多重化し、フレー
ムを構成した信号方式を用いたデータ交換用ディジタル
電子交換機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59134212A JPS6113728A (ja) | 1984-06-28 | 1984-06-28 | デ−タ交換用デイジタル電子交換機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59134212A JPS6113728A (ja) | 1984-06-28 | 1984-06-28 | デ−タ交換用デイジタル電子交換機 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6113728A true JPS6113728A (ja) | 1986-01-22 |
Family
ID=15123042
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59134212A Pending JPS6113728A (ja) | 1984-06-28 | 1984-06-28 | デ−タ交換用デイジタル電子交換機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6113728A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62225099A (ja) * | 1986-03-10 | 1987-10-03 | ア−テ−・エン・テ−・アンド・フイリツプス・テレコミユニケシオンズ・ベ−・ヴエ− | 広帯域空間分割交換機、並直列変換器及び直並列変換器 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5580993A (en) * | 1978-12-14 | 1980-06-18 | Fujitsu Ltd | Data/voice mixture transmission system |
| JPS55134212A (en) * | 1979-04-05 | 1980-10-18 | Babcock Hitachi Kk | Burner |
-
1984
- 1984-06-28 JP JP59134212A patent/JPS6113728A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5580993A (en) * | 1978-12-14 | 1980-06-18 | Fujitsu Ltd | Data/voice mixture transmission system |
| JPS55134212A (en) * | 1979-04-05 | 1980-10-18 | Babcock Hitachi Kk | Burner |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62225099A (ja) * | 1986-03-10 | 1987-10-03 | ア−テ−・エン・テ−・アンド・フイリツプス・テレコミユニケシオンズ・ベ−・ヴエ− | 広帯域空間分割交換機、並直列変換器及び直並列変換器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6031825A (en) | Infrared audio link in mobile phone | |
| US4512026A (en) | Data format for asynchronous data transmission | |
| US6327259B1 (en) | Flexible placement of serial data within a time divisioned multiplexed frame through programmable time slot start and stop bit positions | |
| JPS6113728A (ja) | デ−タ交換用デイジタル電子交換機 | |
| EP0240873A2 (en) | I/O Handler | |
| JPS6070841A (ja) | サイクリック情報伝送方式 | |
| JPH0363861B2 (ja) | ||
| JPS6236940A (ja) | 自動車内デ−タ通信装置 | |
| JPH09247112A (ja) | 直列伝送路のネットワーク通信路へのインターリーブの方法 | |
| JP3434615B2 (ja) | 信号伝送システム及び伝送装置 | |
| JPH0621994A (ja) | 通信制御装置 | |
| JP2574796B2 (ja) | 通信制御装置 | |
| JP2636003B2 (ja) | データ転送制御装置 | |
| JPH0556023A (ja) | データ伝送方式 | |
| JPH0234518B2 (ja) | ||
| JPS62144440A (ja) | 構内デ−タ伝送における信号方法 | |
| JPH01155743A (ja) | データ伝送装置 | |
| JPS60194642A (ja) | デ−タ伝送方式 | |
| JPH09293047A (ja) | マイクロコンピュータのデータ転送装置 | |
| JPS62166632A (ja) | デ−タ通信方式 | |
| JPH09181750A (ja) | データ処理システム | |
| JPS6050094B2 (ja) | データバス方式 | |
| JPH01189258A (ja) | 通信制御装置 | |
| JPS59132060A (ja) | デユアルタイプの演算処理装置 | |
| JPS59119941A (ja) | 回線接続方式 |