JPS62163151A - 待機メモリ初期化方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） ＝１一 本発明は、待機メモリを有し、マイクロコンピュータを
用いて、学習制御を行なう制御装置に関するものである
。

（従来の技術） 第４図は従来のマイクロコンピュータの暴走検知方式を
示している。同図において１はマイクロコンピュータ、
２はシフ１−レジスタであり、３はパルス発生回路であ
る。

マイクロコンピュータ１の制御プログラムの構成に際し
ウオッチドックタイマパルスを発生するためのサブルー
チンを設ける。さらに前記ウオッチドックタイマパルス
をリセット入力、およびパルス発生回路３から出力され
るパルス列をクロック入力とするＭ段のシフトレジスタ
２を設ける。

次に上記従来例の動作について説明する。

制御プログロム中に正常であれば当然実行されるルーチ
ンに、前記ウオッチドックタイマパルスを出力する処理
を設け、一定周期Ｎでシフトレジスタ２をリセットする
。正常であれば、シフトレジスタ２は、周期Ｎ内でカウ
ントアツプし、リセットされる手順をくりかえす。しか
し、マイクロコンピュータ１が暴走し、ウオッチドック
タイマパルスが出力されなくなると、シフトレジスタ２
は順次カウントアツプされ、Ｍ段目のポートに信号が出
力される。この信号によって、マイクロコンピュータ１
の暴走を検知し、システムリセット、または警報信号を
出力する。

（発明が解決しようとする問題点） 」１記従来例の方式では、マイクロコンピュータがリセ
ットスタートした場合、暴走によるシステムリセットか
、通常のシステムスタートかが判別できず、暴走による
システムリセットの場合には、待機メモリに格納されて
いる学習制御用データ等の値がマイクロコンピュータの
暴走により誤って書き換えられる欠点があった。

本発明の目的は、従来の欠点髪解消し、誤ったデータに
より制御することを防止できる電子制御装置を提供する
ことである。

（問題点を解決するための手段） 本発明の待機メモリ初期化方法は、一定周期の一３＝ パルス列を発生するパルス発生回路とＭ段のシフトレジ
スタ機能のクロック入力とし、マイクロコンピュータか
らのウオッチドックタイマパルスを、前記シフトレジス
タ機能のリセット入力とし、マイクロコンピュータ内部
で自己診断を行い、正常の場合には、ウオッチドックタ
イマパルスを発生し、暴走した場合には、前記シフ１へ
レジスタより警報信号、あるいは、システムリセット信
桂を出力し、システムをｊＥ常に復帰させる方法によン
いて、暴走状態を記憶する手段を設け、暴走した場合、
前記システム中の待機メモリの内容をすべて初期設定す
るものである。

（作　用） 本発明によれば、マイクロコンピュータがリセットスタ
ートする場合、前回の状態が正常であったか、暴走であ
ったかを判別することができるとともに、暴走であった
場合には、待機メモリの内容をイニシャル値に設定する
ことにより、システムを安全側で制御することができる
。

（実施例） ＝４一 本発明の一実施例を第１図ないし第３図に基づいて説明
す・る。

第１図は本発明のマイクロコンピュータ暴走検知方式の
ブロック図である。同図において４はマイクロコンピュ
ータ、５はシフトレジスタ、６はパルス発生回路、７は
シフトレジスタタイムアツプ検出回路であり、８は間欠
パルス発生回路である。

第２図は、マイクロコンピュータによるウオッチドック
タイマパルス信号とシフトレジスタに入力されるパルス
列およ゛び暴走時のタイミングを示すものである。

次に第１図の実施例の動作について説明する。

マイクロコンピュータ４が正常に動作しているときは、
ウォッチドッグタイマパルスにより、シフトレジスタ５
、およびシフトレジスタタイムアツプ検出回路７をリセ
ットしている。しかし、マイクロコンピュータ４が暴走
した場合には、ウオッチドックタイマパルスが出力され
ず、パスル発生回路６から出力されるパルス列を入カク
白ツクとするシフ１へレジスタ５は、カウントアツプし
始め、最終的には暴走と判断されるＭ段目まで達する。

このときＭ段目の出力は、シフ１−レジスタタイムアツ
プ検出回路７にラッチされる。さらに、シフトレジスタ
タイムアツプ検出回路７の出力はマイクロコンピュータ
４へ入力されるとともに、間欠パルス発生回路８の出力
を許可する。間欠パルス発生回路８は、マイクロコンピ
ュータ４が暴走している間は、一定周期でリセッ１へ信
号を出力する。

上記動作により、暴走した場合には、第３図に示すよう
に制御プログラムはリセットスタートすることになる。

この場合、シフ１−レジスタタイムアツプ検出回路７よ
り出力された暴走情報がマイクロコンピュータ４の暴走
検出ポートに入力されており、これにより、前回暴走し
たかどうかを判断することができ、暴走の場合には、予
めＲＯＭデータとして初期値を記憶しておき、その値に
設定する。

このように上記実施例によれば、過去の学習値が記憶さ
れている待機メモリの値がマイクロコンピータの暴走に
より誤って間違ったデータに書き換えられても、制御に
支障をきたすことはない。

（発明の効果） 本発明によれば、マイクロコンピュータがリセットスタ
ートするとき、前回暴走状態であったか否かを検知する
ことができ、前回暴走状態であったときには、学習値な
どを記憶している待機メモリの内容を初期設定し直して
いるので誤った学習値による制御を行なうことを防止で
きる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例におけるマイクロコンピュー
タ暴走検知方式のブロック図、第２図は同方式のタイミ
ングチャート、第３図は同方式のフローチャート、第４
図は従来のマイクロコンピュータの暴走検知方式のブロ
ック図である。 ４　・・・マイクロコンピュータ、　５　・・・シフト
レジスタ、　６　・・・パスル発生回路、７　・・・シ
フトレジスタタイムアツプ検知回路、　８　・・・間欠
パルス発生回路。 第１図

Claims (1)

【特許請求の範囲】
1. 一定周期のパルス列を発生するパルス発生回路とＭ段の
   シフトレジスタ機能を有し、前記パルス列を、前記シフ
   トレジスタ機能のクロック入力として、マイクロコンピ
   ュータからウォッチドックタイマパルスを、前記シフト
   レジスタ機能のリセット入力として、前記マイクロコン
   ピュータ内部で自己診断を行い、正常の場合には、ウォ
   ッチドックタイマパルスを発生し、暴走した場合には、
   前記シフトレジスタより警報信号、あるいはシステムリ
   セット信号を出力し、システムを正常に復帰させる方法
   において、暴走状態を記憶する手段を設け、暴走した場
   合、前記システム中の待機メモリの内容をすべて初期設
   定することを特徴とする待機メモリ初期化方法。