JPH0627786B2 - 半導体集積回路装置 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、半導体集積回路において、特にテストモー
ドの状態を起動し維持制御する手段を改良した半導体集
積回路装置に関する。

［背景技術］ 半導体回路装置において、１チップに集積される回路機
能数は非常に増加する状態にある。したがって、このよ
うな集積回路にあっては、上記の設定された回路機能を
設定されたテストパターンによって、その回路動作状態
を評価する必要がある。

すなわち、マイクロコンピュータ等の集積回路にあって
は、論理演算等を実行する通常の動作モードに加えて、
この集積回路自身の機能の良否を判定するためのテスト
モードを備えているものである。このようなテストモー
ドを起動しまた停止する手段としては、従来にあっては
この集積回路に対してテストモード専用の端子を設定
し、この端子に対してテストモード設定の指令信号を供
給するようにしている。しかし、内部機能素子の増加と
共に、チップサイズの縮小も要求されて、端子数も必要
量小限に制限することが要求されているのが現状であ
る。したがって、上記テストモードを設定するための専
用端子を、例えば一般的に使用される入力端子等の他の
端子と兼用させるようにすることが一般的な状態となっ
ている。

［発明が解決しようとする問題点］ この発明は上記のような点に鑑みなされたもので、集積
回路に対して設定されている通常に使用される信号入力
端子を兼用して、テストモードの起動設定を効果的に実
行できるようにするものであり、またこのテストモード
状態を効果的に維持設定し、この集積回路の回路機能の
テストが容易且つ確実に実行できるようにする半導体集
積回路装置を提供しようとするものである。

［問題点を解決するための手段］ すなわち、この発明に係る半導体集積回路装置にあって
は、通常の演算等に使用される入力端子に対して、テス
トモードを設定指令する通常の信号電圧とは異なる（状
態の指令信号を供給設定させるようにするものであり、
この入力端子に対しては、上記指令信号を検出する電圧
検出手段を接続設定する。そして、この手段によって上
記テストモード指令信号の入力が検出されたならば、こ
れを記憶手段に対して記憶設定し、このテストモードが
効果的に維持設定されるようにするものであり、この記
憶手段のテストモード設定記憶状態は、上記テストモー
ド終了に対応してリセット制御されるようにするもの
で、上記電圧比較検出手段は、入力電圧信号を判別する
電圧比較手段、この比較手段からの検出信号の立上がり
からの継続時間を計測する手段、およびこの計測時間が
特定される時間を越える状態を検出する手段を備え、上
記時間経過に対応してテストモード信号が発生されるよ
うにしている。

［作用］ 上記のように構成される半導体集積回路装置にあって
は、通常に使用される信号入力端子を兼用して確実にテ
ストモードが設定制御され、且つこのテストモード状態
が確実に維持設定されるものである。したがって、この
ようなテストモードの設定された状態では、上記入力端
子は回路機能のテストパターン信号等の入力端子として
継続的に使用されるようになるものであり、回路の通常
動作状態で使用される端子を兼用して使用する状態で、
テストモードの起動、維持制御が実行され、またこの端
子を用いてテストパターン等のテスト用の信号を取込む
ことができるようになり、数の制限される端子によって
回路機能の状態を効果的に評価できるようになるもの
で、特に電圧比較検出手段において、入力電圧が特定さ
れる電圧を絶対値で越える状態を電圧比較手段で判別し
た場合において、その判別状態が特定される時間を越え
るまで継続したときにおいてテストモードが設定され
る。したがって、ノイズ等によってテストモードが設定
されることがなく、充分な信頼性が得られる。

［実施例］ 以下、図面を参照してこの発明の一実施例を説明する。
第１図はその構成を示すもので、この図では特にテスト
モードで使用される端子部分に対応する部分をのみを取
出して示している。この入力端子11は、通常の使用状態
では、この集積回路の回路機能素子に対しての入力信号
が供給設定されるようになるものであり、テスト用の端
子として共用されるものである。そして、この兼用入力
端子11に対しては、テストモード指令信号が供給設定さ
れるものである。

この入力端子11に対して供給されるテストモード指令信
号は、例えば通常の入力信号のレベルが例えばＶｒであ
るとした場合、このＶｒより高い（絶対値）電圧信号に
よって表現される。

兼用入力端子１１からの入力信号は、入力回路12に対し
て供給設定され、内部回路素子部分に対しての入力信号
として用いられるようになる。また、上記入力端子11に
対しては、電圧比較検出回路13が接続設定されている。
この電圧比較検出回路13は、設定された基準電圧Ｖｒと
入力信号電圧とを比較するものであり、入力信号電圧が
上記設定電圧Ｖｒよりも高い状態であるとき、出力信号
を発生する。そして、この検出出力信号は、記憶手段を
構成するフリップフロップ回路14に対してセット指令と
して供給するもので、入力端子11に対してＶｒより高い
電圧状態のテストモード指令信号が供給された場合に
は、上記フリップフロップ回路14がセット状態に設定さ
れるものである。すなわち、このフリップフロップ回路
14は、そのセット状態のときにテストモード信号を発生
し、この集積回路の内部回路をテストモード状態に設定
制御するものである。そして、このテストモードを終了
させたいときは、上記フリップフロップ回路14のリセッ
ト端子に対して、リセット指令信号を供給設定させるよ
うにする。

すなわち、入力端子11に対して通常の信号電圧Ｖｒより
も高い電圧状態のテストモード指令信号が供給される
と、この電圧信号は電圧比較検出回路13によって検出さ
れ、フリップフロップ回路14がセットされてテストモー
ドが起動設定される。そして、このフリップフロップ回
路14のセット制御によって、テストモードが記憶設定さ
れ、このテストモードが維持設定されるようになる。こ
のようなテストモードの設定状態で、上記入力端子に対
してテストパターン等の入力信号を供給するようにすれ
ば、この入力信号は入力回路12を介して内部回路に対し
て供給され、所定の機能テスト等が実行されるようにな
るものである。もちろん、この入力回路12は、通常の動
作状態においても、信号入力回路として動作するもので
ある。

このようなテストモードの停止制御は、上記フリップフ
ロップ回路14をリセットすることによって行われるもの
であるが、このリセット指令信号は、例えば外部リセッ
ト端子部分からのリセット指令入力、または少なくとも
１つ以上の端子から入力される予め定められた入力論理
状態の組合わせ等によって実行されるようにする。

ここで、上記電圧Ｖｒは上記説明では通常の信号電圧の
ように説明したが、これはこの集積回路の電源電圧範
囲、すなわちＶdd端子およびＶss端子に対して印加設定
される２つの基準電圧間の電位差を越える電圧に設定さ
れるようにすればよいもので、要するに通常の入力信号
電圧を越える状態にあるテストモード指令信号を検出で
きるような電圧値に設定されるものである。

第２図は上記のようにテストモードの設定された状態を
解除する、フリップフロップ回路14のリセット指令信号
発生手段の例を示すもので、単数あるいは複数の入力端
子からの入力論理状態と、予め設定された暗号とを比較
して、その一致状態でリセット指令信号を発生する手段
の例を示している。すなわち、入力端子11からの入力信
号を、例えば４ビットのデータを記憶設定できるシフト
レジスタ15に対して供給設定する。そして、このシフト
レジスタ15を構成する４個の記憶素子151〜154に対して
記憶設定される４ビットのデータを並列的に読み出し、
比較回路16に対して供給するように設定する。この比較
回路16に対しては、予めリセット指令となる４ビットの
パターンが記憶設定されているもので、このパターンと
上記シフトレジスタ15に記憶された４ビットデータのパ
ターンとを比較し、その一致状態で上記フリップフロッ
プ回路14に対するリセット指令信号を発生するように構
成するものである。

第３図はフリップフロップ回路14をセットしてテストモ
ードを設定する部分をさらに詳細に示しているもので、
この例では特に負論理の状態で示している。したがっ
て、入力端子11に対して供給される入力信号電圧が、設
定電圧Ｖｒよりも低い状態、すなわち絶対値で高い状態
となった信号がテストモード指令信号となるもので、こ
の指令信号が供給設定される状態で、電圧比較検出回路
13の出力信号はローレベル（Ｌ）となる。そして、テス
トモード指令信号の存在しない状態で、電圧比較検出回
路13の出力信号はハイレベル（Ｈ）となる。

この電圧比較検出回路13の出力信号は、フリップフロッ
プ回路14に対してセット指令として供給すると共に、カ
ウンタ17に対してクリア指令信号として供給する。この
カウンタ17は、例えばシステムクロック信号によって計
数駆動されるようになっているもので、最大計数値Ｑｎ
でキャリー信号を出力するようになり、このキャリー信
号は上記フリップフロップ回路14に対してリセット指令
信号として供給する。そして、このフリップフロップ回
路14からは、そのリセット状態でローレベル（Ｌ）のテ
ストモード信号を出力するようになるものである。

この実施例は、例えば入力端子11に対してテストモード
指令信号に対応する電圧状態のノイズ信号が入力された
ように場合に、このノイズ信号によってテストモードに
なることを防止できるようにしたものである。

この場合、電圧比較検出回路13に設定される基準電圧Ｖ
ｒは、信号電圧Ｖssより負側の電圧状態に設定される。
このような状態で、入力端子11からの入力信号電圧Ｖａ
が上記電圧Ｖｒよりも正側にあるとすると、電圧比較検
出回路13の出力はＨレベルとなり、フリップフロップ回
路14はセットされてその出力がＨレベルとなって通常モ
ードとなる。この場合、カウンタ17はクリア設定されて
いるものであるため、このカウンタ17からキャリー信号
が発生されることがなく、フリップフロップ回路14がセ
ット状態に保持され、通常モードが維持設定される。

これに対して、入力端子11に対する入力信号Ｖａが電圧
Ｖｒよりも負側の状態となると、電圧比較検出回路13の
出力信号はＬレベルとなり、フリップフロップ回路14の
セット指令が解除されると共に、カウンタ17に対するク
リア指令も解除され、このカウンタ17が計数を開始する
ようになる。そして、この状態が継続されカウンタ17の
計数値がＱｎを越える状態となるまで時間が経過する
と、このカウンタ17からの出力信号によってフリップフ
ロップ回路14がリセットされる。すなわち、フリップフ
ロップ回路14の出力信号がＬレベルとなって、テストモ
ードが起動されるようになるものである。

第４図は上記のように構成される装置の動作状態を説明
するためのもので、入力端子11に対して入力される電圧
Ｖａの変化に対応して、電圧比較検出回路13の出力信号
Ｖｂが変化設定されるようになる。しかし、入力電圧Ｖ
ａがｔ０〜ｔ１で示すようにＶｒより負側の状態となっ
たとしても、その期間がカウンタ17のＱｎまでの計数時
間Ｔｍより小さい状態であるときは、カウンタ17からキ
ャリー信号が出力されず、フリップフロップ回路17はセ
ット状態の維持される。

しかし、時間ｔ２以降で示すように入力電圧ＶａがＶｒ
より負側にある状態が継続して、その状態が時間Ｔｍを
経過すると、カウンタ17のキャリー信号でフリップフロ
ップ回路17がリセットされ、その出力信号ＶｃはＬレベ
ルとなって、テストモード信号が発生されるようにな
る。

ここで、時間Ｔｍはカウンタ17がクリア状態から解除さ
れ、クロック信号を計数してその計数値がＱｎとなるま
での時間であり、第４図において、 ｔ１−ｔ０＜Ｔｍ ｔ３−ｔ２≧Ｔｍ である。

第５図は２相のクロックφαおよびφβによって、兼用
の入力端子11を時分割的に使用する場合の実施例を示し
ている。すなわち、第６図に示すように互いに位相が相
違する状態にクロックφαおよびφβが設定されるもの
であり、入力信号はクロックφβに同期する状態でＶｒ
より負側の状態のテストモード指令信号を含む状態で構
成される。そして、このテストモード指令信号の相互間
にＶｒより正側のレベルの入力データ信号が設定される
もので、この入力データ信号とテストモード指令信号と
が時分割的に設定されるようになるものである。

すなわち、入力端子11に対して、上記のような入力信号
が結合される状態となると、電圧比較検出回路13からの
出力信号は、第６図にａ点電位として示すようになる。
この信号は、クロックφβに同期する状態で読み込み設
定されるインバータ18に対して読取られるようになるも
ので、このインバータ18の出力信号は第６図にｂ点電位
として示すようになる。したがって、クロックφαによ
って制御されるインバータ19の出力信号は、第６図にｃ
点電位として示すように、上記テストモード指令が存在
する状態でローレベルに設定される状態となり、この信
号がカウンタ17およびフリップフロップ回路14を制御す
るようになるものである。

このようにすれば、入力端子をＶｒよりも負電位の状態
から開放しても、テストモードは継続設定されるもの
で、この負電位状態を開放する間に、入力端子部分のテ
ストも実行できるような状態となる。

第７図は、テストモードのリセット手段のさらに他の例
を示しているもので、テストモード指令に対応してセッ
ト制御されるフリップフロップ回路14のリセット端子部
に対して、テストリセット指令をオア回路20を介して供
給する。また、上記リセット指令信号は、他のリセット
指令信号と共にオア回路21に対して供給するもので、こ
のオア回路21からの出力信号は、集積回路の内部に対す
るリセット指令として用いるようにする。すなわち、テ
ストモードから通常モードに復帰したときに、集積回路
内部でリセット動作が実行され、初期状態から通常動作
が開始されるようにする。

このような集積回路において、ノイズ等による誤動作に
よってテストモードが起動されたような場合、このよう
な誤ったテストモード起動がされた後に通常モードに復
帰したときには、内部データが破壊されている可能性が
ある。このような状態では、正常な作動を期待すること
ができない。

この点、上記実施例のように構成すれば、テストモード
から通常動作モードへの復帰時に、すなわちテストリセ
ット指令が発生され、あるいはリセット指令が入力され
たような場合に、集積回路の内部に対してリセット指令
が発生されるものであるため、ノイズ等による突発的な
テストモード起動からの復帰後に、この集積回路の動作
状態が保証されるようになる。

第８図は上記の内部リセット動作の状態を示すタイムチ
ャートであり、内部リセット指令によって、テストモー
ド期間中に破壊されたプログラムカウンタ、ポート出力
等の内部状態を初期状態に復帰させるようになる。した
がって、テストモードから通常モードに復帰したとき
は、集積回路内部はリセット状態から動作が開始され、
正常動作状態が回復されるようになる。すなわち、突発
的なテストモードが設定されても、通常モードに復帰し
た場合には、確実に初期状態から正常動作開始されるよ
うらなるものである。

［発明の効果］ 以上のようにこ発明に係る半導体集積回路装置にあって
は、通常動作状態で使用される端子を兼用して、この集
積回路のテストモードを効果的に起動制御できるもので
あり、またこのテストモード状態が確実に維持設定制御
されるものでせある。したがって、制限される状態にあ
る端子を効率的に利用して任意テストモード設定できる
ものであり、集積回路の集積度の向上等に対しても大き
な効果が発揮される。特に、このテストモード設定状態
の維持が安定して設定されるものであるため、この集積
回路の評価が効果的に実行できるものであり、またこの
テストモード設定記憶状態のリセット制御に対応する集
積回路内部の制御も同時に効果的に実行されるようにな
るものである。

【図面の簡単な説明】

第１図はこの発明の一実施例に係る半導体集積回路装置
の特にテストモード指令制御部分を取り出して示す回路
構成図、第２図は上記実施例におけるリセット指令信号
発生回路の例を示す図、第３図はテストモードの設定部
を詳細に示す回路構成図、第４図は上記実施例の動作状
態を説明する信号波形図、第５図はこの発明の第２の実
施例を説明する回路構成図、第６図は上記実施例の動作
状態を説明するタイムチャート、第７図は特にテストモ
ードのリセット制御に関連する部分の例を説明する回路
構成図、第８図は上記リセット制御状態を説明するタイ
ムチャートである。 11……入力端子（兼用）、12……入力回路、13……電圧
比較検出回路、14……フリップフロップ回路（記憶手
段）。

Claims (2)

【特許請求の範囲】
1. 【請求項１】内部に論理演算処理手段等を収納しこの演
   算処理手段等をテストするテスト端子を兼用する入力端
   子を備えた半導体集積回路と、 この半導体集積回路に内蔵されて上記入力端子に対して
   接続設定された特定される電圧状態のテストモード設定
   指令信号を判別する電圧比較検出手段と、 この検出手段の検出信号によって特定されるテストモー
   ド信号発生状態に設定される記憶手段と、 この記憶手段の設定状態で発生されるテストモード信号
   によって上記演算処理回路等をテストモードに設定する
   手段とを具備し、 上記電圧比較検出手段は、上記入力端子に結合される電
   圧信号を判別する電圧比較手段、この比較手段からの検
   出信号が立上がると時間の計測を開始する手段、および
   この手段での計測時間が特定される時間を越える状態を
   検出する手段を備え、この手段からの検出出力信号によ
   って上記記憶手段をテストモード発生状態に設定し、テ
   ストモード信号が発生されるようにしたことを特徴とす
   る半導体集積回路装置。
2. 【請求項２】上記記憶手段は、上記テストモードの終了
   に対応してリセットされる手段を含み構成されるもので
   あり、このリセット動作に対応して集積回路内部を初期
   状態に設定するリセット指令が発生されるようにした特
   許請求の範囲第１項記載の半導体集積回路装置。