KR0154999B1 - 전원레벨 감지에 의한 리세트회로 - Google Patents

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야

마이크로 프로세서를 리세트 시키는 기술이다.

2. 발명이 해결하려고 하는 기술적 과제

마이크로 프로세서에서 사용하지 않는 전원으로 데이타 통신을 하는 시스템에서 데이타 통신을 위한 전원의 이상발생시 마이크로 프로세서를 리세트 시켜 통신이 중단되는 것을 해결한다.

3. 발명의 해결방법의 요지

데이타 통신을 위한 전원을 입력하여 상기 입력전원이 설정된 전압이하로 떨어질 시 리세트 발생제어신호를 출력하는 전압검출수단과, 상기 전압검출수단으로부터 출력된 리세트 발생제어신호에 의해 리세트신호를 발생하여 상기 마이크로 프로세서로 인가하는 리세트 발생수단으로 구성한다.

4. 발명의 중요한 용도

마이크로 프로세서를 이용하는 시스템에 적용된다.

Description

전원레벨 감지에 의한 리세트회로

제1도는 종래의 리세트회로도.

제2도는 본 발명에 따른 전원레벨 감지에 의한 리세트회로도.

* 도면의 주요부분에 대한 부호의 설명

10 : 리세트 발생부 12 : 마이크로 프로세서

14 : 전압검출부

본 발명은 마이크로 프로세서를 이용하는 시스템에 관한 것으로, 특히 마이크로 프로세서에서 사용하는 전원과 다른 전원으로 데이타 통신을 하는 시스템에서 데이타 통신을 위한 전원에 이상이 발생할 시 마이크로 프로세서를 리세트 하는 리세트회로에 관한 것이다.

키폰시스템등과 같이 마이크로 프로세서를 이용하여 고유의 기능을 제공하는 전자제품에서는 마이크로 프로세서가 리세트된 후 재기동(Restart)되도록 동작한다. 이러한 재기동의 원인은 보편적으로 파워 온 리세트(Power On Reset), 매뉴얼 리세트(Manual Reset), 워치독 리세트(Watch Dog Reset)등에 의거된다. 파워 온 리세트은 시스템 전원 온(On) 시점에서 마이크로 프로세서를 초기화시키는 것이고, 매뉴얼 리세트은 시스템을 유지 보수하고자 하는 사람이 필요에 의하여 강제로 프로세서를 초기화시키는 것으로, 이 두가지 경우의 리세트은 사용자에 의하여 행해진다. 그리고 상기 워치독 리세트은 시스템의 소프트웨어 프로그램이 트랩(Trap)에 빠진 경우, 즉 자신의 프로그램루틴을 이탈한 경우 마이크로 프로세서를 초기화시키는 것으로 이 경우에는 하드웨어로직으로 구현된 워치독(Watch Dog)회로에 의하여 내부에서 행하여진다. 상기와 같이 마이크로 프로세서를 리세트 시키기 위한 회로는 제1도에서 보는 바와 같이 미국 DALLAS社에서 상용칩으로 제조판매하고 있는 DS1232에 상세히 계시되어 있다. 스위치(SW1)는 시스템을 유지 보수하고자 하는 사람이 필요에 의하여 온시키게되면 로우신호가 리세트 발생부(10)로 인가되어 리세트 발생부(10)는 리세트신호를 발생하여 마이크로 프로세서(12)로 인가한다. 따라서 상기 마이크로 프로세서(12)가 리세트된다. 그리고 상기 리세트 발생부(10)는 마이크로 프로세서(12)의 소프트웨어 프로그램이 트랩(Trap)에 빠져 프로그램루틴을 이탈 한 경우 설정된 시간내에 마이크로 프로세서(12)로부터 스트로브(/ST) 데이타 입력이 없을시 하드웨어로직으로 구현된 워치독(Watch Dog)회로에 의하여 내부에서 리세트 신호를 발생하여 마이크로 프로세서(12)로 인가하여 마이크로 프로세서(12)를 리세트 시킨다.

그런데 이와같은 종래의 리세트회로는 키폰 시스템에서 주장치와 키폰전화기간에 데이타 통신을 하기 위한 전원의 이상으로 통신장애가 발생될 경우 주장치의 마이크로 프로세서는 이를 감지하여 통신을 재개할 수 없으므로 통신장애가 발생되는 문제점이 있었다.

따라서 본 발명의 목적은 키폰 시스템에서 주장치와 키폰 전화기간에 데이타 통신을 하기 위한 전원의 이상으로 통신장애가 발생될 시 주차장의 마이크로 프로세서를 리세트 시키는 리세트회로를 제공함에 있다.

본 발명의 다른 목적은 키폰 시스템에서 주장치와 키폰전화기간에 데이타 통신을 하기 위한 전원의 레벨을 감지하여 일정레벨이하로 떨어질 시 리세트 시키는 리세트회로를 제공함에 있다.

상기한 목적을 달성하기 위한 본 발명에 따르면, 마이크로 프로세서에서 사용하지 않는 전원으로 데이타 통신을 수행하는 시스템에서 상기 데이타 통신을 수행하기 위한 전원의 레벨 감지에 의한 리세트회로에 있어서, 상기 데이타 통신을 위한 전원을 입력하여 상기 입력전원이 설정된 전압이하로 떨어질 시 리세트 발생제어신호를 출력하는 전압검출수단과, 상기 전압검출수단으로부터 출력된 리세트 발생제어신호에 의해 리세트신호를 발생하여 상기 마이크로 프로세서로 인가하는 리세트 발생수단으로 구성함을 특징으로 한다.

이하 본 발명의 바람직한 일 실시예가 첨부된 도면을 참조하여 상세히 설명한다.

제2도는 본 발명에 따른 리세트 회로도로서, 소정의 리세트 발생제어신호에 의해 리세트신호를 발생하는 리세트 발생부(10)와,

일정주기로 스트로브신호를 발생하여 상기 리세트 발생부(10)로 출력하며, 상기 리세트 발생부(10)로부터 발생된 리세트 신호에 의해 리세트되는 마이크로 프로세서(12)와,

데이타 통신을 위해 공급되는 전원(Vc)과,

상기 전원(Vc)과 접지사이에 직렬 연결되어 상기 전원(Vc)을 분압하여 설정된 레벨로 조정하기 위한 저항(R1,R2)과, 상기 저항(R2)의 양단에 연결되어 상기 저항(R1,R2)의 분압에 의해 레벨이 조정된 전압을 입력하여 상기 입력전압이 설정된 전압이하로 떨어질 시 리세트 발생제어신호를 출력하는 전압검출부(14)와,

상기 전압검출부(14)로부터 출력된 리세트 발생제어신호가 상기 리세트 발생부(10)의 리세트단자(/PB RST)로 전달될 수 있도록 통로를 형성하는 다이오드(D1)와,

상기 전압검출부(14)의 입력단과 출력단에 연결되어 상기 저항(R1,R2)에 의해 조정된 전압의 변동에 따른 발진을 방지하기 위한 캐패시터(C1)로 구성되어 있다.

제2도를 참조하면, 마이크로 프로세서(12)는 초기 제어에 의하여 시스템을 리세트 시키고, 프로그램이 정상적으로 동작하고 있을때에는 일정 주기마다 워치독 스트로브신호(/WD ST)를 리세트 발생부(10)의 워치도그 회로부로 제공한다.

그리고 리세트 발생부(10)는 미국 DALLAS社에서 형명 DS1232로 제조 판매하는 상용칩으로 제1도에서 설명한 바 상세한 동작설명은 생략한다.

이하 제2도의 구성에 의거하여 본 발명의 동작을 더욱 상세히 설명한다.

지금, 키폰 시스템이 동작되어 데이타 통신을 수행중에 데이타 통신을 위한 전원(Vc)가 공급될 시 상기 전원(Vc)가 저항(R1,R2)에 의해 분압된 전압이 전압검출부(14)의 입력단으로 인가된다. 그리고 상기 그라운드전압이 전압검출부(14)의 그라운드단으로 인가된다. 상기 분압된 전압(V_d)은 하기 식(1)에 의해 구해진다.

따라서, 상기 전압검출부(14)는 설정된 전압 예를 들어 4.3V 내지 4.7V이하로 떨어지게 되면 전압레벨을 감지하여 리세트 발생제어신호인 로우신호를 출력단(OUT)을 통해 출력한다. 상기 전압검출부(14)의 출력이 로우상태가 되면 다이오드(D1)가 턴온되어 리세트 발생부(10)의 리세트 단자(/PB RST)가 로우상태가 된다. 따라서 리세트 발생부(10)는 리세트신호를 발생하여 마이크로 프로세서(12)로 인가하게 되면 마이크로 프로세서(12)는 리세트 된다.

상술한 바와 같이 본 발명은 키폰시스템에서 주장치와 키폰전화기사이에 데이타 통신을 위해 사용되는 전원을 감지하여 설정된 전원이하 레벨로 떨어질 시 리세트 신호를 발생하여 마이크로 프로세서를 리세트시켜 통신을 재개함으로, 데이타 통신을 위한 전원의 이상동작 시 통신장애를 극복할 수 있는 이점이 있다.

Claims (4)

1. 마이크로 프로세서에서 사용하는 전원과, 상기 전원과 다른 전원으로 데이타 통신을 수행하는 키폰시스템에서 상기 데이타 통신을 수행하기 위한 전원의 레벨 감지에 의한 리세트회로에 있어서, 상기 키폰시스템의 데이타 통신을 위해 제공되는 전원(Vc)과 접지사이에 직렬 연결되어 상기 전원을 분압하는 저항(R1,R2)과, 상기 저항(R1,R2)로부터 분압된 전원을 입력하여 상기 분압전원이 설정된 전압이하로 떨어질 시 리세트 발생제어신호를 출력하는 전압검출부와, 상기 전압검출부로부터 출력된 리세트 발생제어신호에 의해 리세트회로를 발생하여 상기 마이크로 프로세서로 인가하는 리세트 발생부와, 상기 리세트 발생부로부터 리세트신호를 받아 시스템을 초기화하여 통신을 재개하도록 제어하는 상기 마이크로 프로세서로 구성함을 특징으로 하는 리세트회로.
2. 제1항에 있어서, 상기 전압검출부의 입력단과 출력단 사이에 연결되어 상기 데이타 통신을 전원의 변동에 따른 발진을 방지하기 위한 캐패시터(C1)를 더 구비함을 특징으로 하는 리세트회로.
3. 제2항에 있어서, 상기 데이타 통신을 위한 전원의 상태에 따라 상기 리세트발생부에서 리세트를 발생할 수 있도록 통로를 형성하는 다이오드(D1)를 더 구비함을 특징으로 하는 리세트회로.
4. 제3항에 있어서, 상기 다이오드(D1)는 전압검출수단과 상기 리세트 발생부의 리세트단자(/PB RST)에 연결됨을 특징으로 하는 리세트회로.