JPH10333788A - 中央処理装置のバックアップ回路 - Google Patents
中央処理装置のバックアップ回路Info
- Publication number
- JPH10333788A JPH10333788A JP9141533A JP14153397A JPH10333788A JP H10333788 A JPH10333788 A JP H10333788A JP 9141533 A JP9141533 A JP 9141533A JP 14153397 A JP14153397 A JP 14153397A JP H10333788 A JPH10333788 A JP H10333788A
- Authority
- JP
- Japan
- Prior art keywords
- power
- power supply
- processing unit
- central processing
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Power Sources (AREA)
Abstract
(57)【要約】
【課題】 最小限のバックアップキャパシタを使用し、
電源瞬断時に電源断直前の動作状態を維持する中央処理
装置のバックアップ回路を得る。 【解決手段】 リセット信号ｂを入力したワンショット
マルチバイブレータ３は、一定時間のハイレベル信号を
出力する。このハイレベル信号を出力する時間は、外付
けされるキャパシタＣ2 と抵抗器Ｒの時定数により定ま
る。フリップフロップ４ではリセット信号ｂの立ち上が
りをトリガとし、ワンショットマルチバイブレータ３の
出力信号をラッチする。ラッチされた信号は、ＣＰＵ１
の入力ポートに読み込まれる。入力ポートがハイの時は
電源瞬断であり、ローの時は電源オフ後の再投入と判定
する。ハイの時は、ＲＡＭ５内のパラメータをＣＰＵ１
に読み込み、ローの時はＲＡＭ５をクリアしＣＰＵ１を
初期設定する。
電源瞬断時に電源断直前の動作状態を維持する中央処理
装置のバックアップ回路を得る。 【解決手段】 リセット信号ｂを入力したワンショット
マルチバイブレータ３は、一定時間のハイレベル信号を
出力する。このハイレベル信号を出力する時間は、外付
けされるキャパシタＣ2 と抵抗器Ｒの時定数により定ま
る。フリップフロップ４ではリセット信号ｂの立ち上が
りをトリガとし、ワンショットマルチバイブレータ３の
出力信号をラッチする。ラッチされた信号は、ＣＰＵ１
の入力ポートに読み込まれる。入力ポートがハイの時は
電源瞬断であり、ローの時は電源オフ後の再投入と判定
する。ハイの時は、ＲＡＭ５内のパラメータをＣＰＵ１
に読み込み、ローの時はＲＡＭ５をクリアしＣＰＵ１を
初期設定する。
Description
【０００１】
【発明の属する技術分野】本発明は中央処理装置のバッ
クアップ回路に関し、特に電源瞬断時の中央処理装置の
バックアップ回路に関する。
クアップ回路に関し、特に電源瞬断時の中央処理装置の
バックアップ回路に関する。
【０００２】
【従来の技術】通常の商用電源は、しばしば短時間の停
電（電源瞬断；瞬間停電；瞬停）を起こす。従来この電
源瞬断をバックアップする目的で、大きなキャパシタを
電源回路に挿入し、電源瞬断の期間中このキャパシタか
ら電源を供給する方法が採られることがあった。装置全
体の電源をバックアップしようとすると、キャパシタは
どうしても大型にならざるを得ないし、それでも電源瞬
断期間が長くなるとバックアップしきれずに、無秩序に
メモリーの記憶内容が失われる可能性がある。
電（電源瞬断；瞬間停電；瞬停）を起こす。従来この電
源瞬断をバックアップする目的で、大きなキャパシタを
電源回路に挿入し、電源瞬断の期間中このキャパシタか
ら電源を供給する方法が採られることがあった。装置全
体の電源をバックアップしようとすると、キャパシタは
どうしても大型にならざるを得ないし、それでも電源瞬
断期間が長くなるとバックアップしきれずに、無秩序に
メモリーの記憶内容が失われる可能性がある。
【０００３】この問題を解決する方法として、例えば特
開平７−２０２９９２号公報には、電源瞬断発生後、電
源復旧時に装置の初期立ち上げを行う方法が提案されて
いる。
開平７−２０２９９２号公報には、電源瞬断発生後、電
源復旧時に装置の初期立ち上げを行う方法が提案されて
いる。
【０００４】
【発明が解決しようとする課題】通常通り装置の電源を
オフにして、その装置を再びオンにする場合は、装置が
初期状態に立ち上げられることは致し方がないが、電源
瞬断時にも初期立ち上げ状態になると、そのたびに操作
者が電源断直前の動作状態に戻るように操作すること
は、操作者にとって大きな負担となる。
オフにして、その装置を再びオンにする場合は、装置が
初期状態に立ち上げられることは致し方がないが、電源
瞬断時にも初期立ち上げ状態になると、そのたびに操作
者が電源断直前の動作状態に戻るように操作すること
は、操作者にとって大きな負担となる。
【０００５】本発明の目的は、最小限のバックアップキ
ャパシタを使用し、電源瞬断時に電源断直前の動作状態
を維持する中央処理装置のバックアップ回路を提供する
ことである。
ャパシタを使用し、電源瞬断時に電源断直前の動作状態
を維持する中央処理装置のバックアップ回路を提供する
ことである。
【０００６】
【課題を解決するための手段】本発明による中央処理装
置のバックアップ回路は、主直流電源が中央処理装置の
動作する最低電圧値以下に低下した期間をリセット信号
として検出するリセット信号発生手段と、前記リセット
信号の前縁を基に一定時間を計測する定時間計測手段
と、前記リセット信号の幅が前記一定時間より短い場合
は電源瞬断と判断し前記リセット信号の幅が前記一定時
間より長い場合は電源再投入と判断する電源ステータス
検出手段と、前記中央処理装置の動作状態を記憶するメ
モリー手段と、前記定時間計測手段と前記電源ステータ
ス検出手段と前記メモリー手段とを少なくとも前記一定
時間以上電源バックアップする電源バックアップ手段
と、前記電源瞬断後に前記メモリー手段に格納されてい
るパラメータ値を前記中央処理装置に入力するパラメー
タ値入力手段と、前記電源再投入後に前記中央処理装置
を初期設定する初期設定手段とを含むことを特徴とす
る。
置のバックアップ回路は、主直流電源が中央処理装置の
動作する最低電圧値以下に低下した期間をリセット信号
として検出するリセット信号発生手段と、前記リセット
信号の前縁を基に一定時間を計測する定時間計測手段
と、前記リセット信号の幅が前記一定時間より短い場合
は電源瞬断と判断し前記リセット信号の幅が前記一定時
間より長い場合は電源再投入と判断する電源ステータス
検出手段と、前記中央処理装置の動作状態を記憶するメ
モリー手段と、前記定時間計測手段と前記電源ステータ
ス検出手段と前記メモリー手段とを少なくとも前記一定
時間以上電源バックアップする電源バックアップ手段
と、前記電源瞬断後に前記メモリー手段に格納されてい
るパラメータ値を前記中央処理装置に入力するパラメー
タ値入力手段と、前記電源再投入後に前記中央処理装置
を初期設定する初期設定手段とを含むことを特徴とす
る。
【０００７】また、前記定時間計測手段が、ワンショッ
トマルチバイブレータ素子とキャパシタ及び抵抗器の時
定数回路とで構成されることを特徴とする。
トマルチバイブレータ素子とキャパシタ及び抵抗器の時
定数回路とで構成されることを特徴とする。
【０００８】さらに、前記電源バックアップ手段が、キ
ャパシタを主直流電源からダイオードを通じてフロート
充電する手段であることを特徴とする。
ャパシタを主直流電源からダイオードを通じてフロート
充電する手段であることを特徴とする。
【０００９】本発明の作用は次の通りである。
【００１０】ＲＡＭ（ランダムアクセスメモリー）、ワ
ンショットマルチバイブレータ、フリップフロップのみ
を電源バックアップすることにより、電源瞬断時、その
電源瞬断発生直前の動作処理から再開する。
ンショットマルチバイブレータ、フリップフロップのみ
を電源バックアップすることにより、電源瞬断時、その
電源瞬断発生直前の動作処理から再開する。
【００１１】
【発明の実施の形態】以下に、本発明の実施例について
図面を参照して説明する。
図面を参照して説明する。
【００１２】図１は本発明による中央処理装置（ＣＰ
Ｕ）のバックアップ回路の実施例の構成を示すブロック
図であり、図２〜４と同等部分は同一符号にて示してい
る。
Ｕ）のバックアップ回路の実施例の構成を示すブロック
図であり、図２〜４と同等部分は同一符号にて示してい
る。
【００１３】図１において、本発明によるＣＰＵのバッ
クアップ回路は、装置全体を制御するＣＰＵ１、主電源
の投入時にＣＰＵ１をリセットｂするリセットＩＣ２、
停電（電源瞬断）か、電源オフかを判定するワンショッ
トマルチバイブレータ３、（データタイプ）フリップフ
ロップ４、ＣＰＵ１の動作状態を記憶するＲＡＭ５で構
成される。
クアップ回路は、装置全体を制御するＣＰＵ１、主電源
の投入時にＣＰＵ１をリセットｂするリセットＩＣ２、
停電（電源瞬断）か、電源オフかを判定するワンショッ
トマルチバイブレータ３、（データタイプ）フリップフ
ロップ４、ＣＰＵ１の動作状態を記憶するＲＡＭ５で構
成される。
【００１４】通常、ＣＰＵ１に入力されるリセット信号
ｂは、装置を駆動させる主直流電源を監視し、ＣＰＵ１
が動作する最低電圧値まで主直流電源が降下したとき
に、リセットＩＣ２が出力する。装置としては、このリ
セット信号ｂが出力される直前まで動作状態である場合
があり、ＲＡＭ５には、その動作に必要であるパラメー
タ値または装置使用者のデータ等が格納されている。
ｂは、装置を駆動させる主直流電源を監視し、ＣＰＵ１
が動作する最低電圧値まで主直流電源が降下したとき
に、リセットＩＣ２が出力する。装置としては、このリ
セット信号ｂが出力される直前まで動作状態である場合
があり、ＲＡＭ５には、その動作に必要であるパラメー
タ値または装置使用者のデータ等が格納されている。
【００１５】本発明の実施例の動作は、主直流電源が降
下しＣＰＵ１が動作不能である期間、すなわちリセット
信号ｂがアクティブである時間（τ）によって、その後
主電源が復旧したときの装置動作を確定させる手段とし
て、ステータス信号を用いて装置動作条件を決定させ
る。
下しＣＰＵ１が動作不能である期間、すなわちリセット
信号ｂがアクティブである時間（τ）によって、その後
主電源が復旧したときの装置動作を確定させる手段とし
て、ステータス信号を用いて装置動作条件を決定させ
る。
【００１６】ワンショットマルチバイブレータ３は、リ
セット信号ｂを入力として動作する。このリセット信号
ｂは、リセットＩＣ２にて主直流電源電圧値が降下した
とき、出力されるアクティブローレベル信号（従って、
図１〜４ではリセット信号ｂの入力をRESET インバース
で示す）である。
セット信号ｂを入力として動作する。このリセット信号
ｂは、リセットＩＣ２にて主直流電源電圧値が降下した
とき、出力されるアクティブローレベル信号（従って、
図１〜４ではリセット信号ｂの入力をRESET インバース
で示す）である。
【００１７】リセット信号ｂを入力したワンショットマ
ルチバイブレータ（Ｑ出力）３は、この信号ｂの立ち下
がり（前縁；フロントエッジ）を検出（Ｂインバース）
し、設定した一定時間（Ｔ、図３，４参照）だけハイレ
ベル信号を出力する。このハイレベル信号を出力する時
間Ｔは、ワンショットマルチバイブレータ３に外付けさ
れるキャパシタＣ2 の容量値と抵抗器Ｒの抵抗値の積
（時定数）、 Ｔ（秒）＝Ｃ（ファラッド）×Ｒ（Ω） で与えられる。
ルチバイブレータ（Ｑ出力）３は、この信号ｂの立ち下
がり（前縁；フロントエッジ）を検出（Ｂインバース）
し、設定した一定時間（Ｔ、図３，４参照）だけハイレ
ベル信号を出力する。このハイレベル信号を出力する時
間Ｔは、ワンショットマルチバイブレータ３に外付けさ
れるキャパシタＣ2 の容量値と抵抗器Ｒの抵抗値の積
（時定数）、 Ｔ（秒）＝Ｃ（ファラッド）×Ｒ（Ω） で与えられる。
【００１８】ワンショットマルチバイブレータ３の出力
信号（Ｑ）は、フリップフロップ４ではリセット信号ｂ
の立ち上がりをトリガ（ＣＬＫ入力）とし、そのとき
（ＣＰＵ１のリセットが解除されたとき）のワンショッ
トマルチバイブレータ３の出力信号（Ｑ）を、データ
（Ｄ）としてサンプリング（ラッチ）する。ラッチされ
た信号（フリップフロップ４の出力( Ｑ) ）は、ＣＰＵ
１の入力ポート（ＰＩＮ）に読み込まれる。すなわち、
ＣＰＵ１のＰＩＮがハイの時は電源瞬断であり、ローの
時は電源オフ後の再投入（再立ち上げ）と判定する。こ
の判定信号を（電源）ステータス信号と呼ぶ。
信号（Ｑ）は、フリップフロップ４ではリセット信号ｂ
の立ち上がりをトリガ（ＣＬＫ入力）とし、そのとき
（ＣＰＵ１のリセットが解除されたとき）のワンショッ
トマルチバイブレータ３の出力信号（Ｑ）を、データ
（Ｄ）としてサンプリング（ラッチ）する。ラッチされ
た信号（フリップフロップ４の出力( Ｑ) ）は、ＣＰＵ
１の入力ポート（ＰＩＮ）に読み込まれる。すなわち、
ＣＰＵ１のＰＩＮがハイの時は電源瞬断であり、ローの
時は電源オフ後の再投入（再立ち上げ）と判定する。こ
の判定信号を（電源）ステータス信号と呼ぶ。
【００１９】すなわち、図２に示すように、ＣＰＵ１の
ＰＩＮが電源ステータス信号を読み込んだとき（ステッ
プ１１）、電源ステータス（ステップ１２）がハイの時
は、メモリー（ＲＡＭ）５内のパラメータをＣＰＵ１に
読み込み（ステップ１５）、ローの時はメモリー（ＲＡ
Ｍ）５をクリアし（ステップ１３）、ＣＰＵ１を初期設
定する（ステップ１４）。
ＰＩＮが電源ステータス信号を読み込んだとき（ステッ
プ１１）、電源ステータス（ステップ１２）がハイの時
は、メモリー（ＲＡＭ）５内のパラメータをＣＰＵ１に
読み込み（ステップ１５）、ローの時はメモリー（ＲＡ
Ｍ）５をクリアし（ステップ１３）、ＣＰＵ１を初期設
定する（ステップ１４）。
【００２０】（メモリー）バックアップの方法として
は、主直流電源（装置構成回路のすべてに供給する例え
ばロジックレベルの直流電源）から、ダイオードＤを介
してバックアップキャパシタＣ1 をフロート充電する。
バックアップ時は、このバックアップキャパシタＣ1 か
らバックアップ電源ａとして、ＲＡＭ５、ワンショット
マルチバイブレータ３、フリップフロップ４に供給す
る。キャパシタＣ1 の容量値を決定させる条件は、ワン
ショットマルチバイブレータ３の時定数Ｔ（秒）間メモ
リー５等をバックアップできれば充分である。
は、主直流電源（装置構成回路のすべてに供給する例え
ばロジックレベルの直流電源）から、ダイオードＤを介
してバックアップキャパシタＣ1 をフロート充電する。
バックアップ時は、このバックアップキャパシタＣ1 か
らバックアップ電源ａとして、ＲＡＭ５、ワンショット
マルチバイブレータ３、フリップフロップ４に供給す
る。キャパシタＣ1 の容量値を決定させる条件は、ワン
ショットマルチバイブレータ３の時定数Ｔ（秒）間メモ
リー５等をバックアップできれば充分である。
【００２１】これらのワンショットマルチバイブレータ
３とフリップフロップ４を用いることによって、主直流
電源が規定のリセット電圧値まで降下して、リセット信
号ｂが出力されてから、電源が復旧してリセットが解除
されるまでの時間（τ）を検出することで、電源のステ
ータス信号をハードウエアで得ることができる。
３とフリップフロップ４を用いることによって、主直流
電源が規定のリセット電圧値まで降下して、リセット信
号ｂが出力されてから、電源が復旧してリセットが解除
されるまでの時間（τ）を検出することで、電源のステ
ータス信号をハードウエアで得ることができる。
【００２２】図３に示すように、主（直流）電源が瞬断
したときのタイミング関係は、時間τが時間Ｔより短い
ため、ＣＰＵ１はハイレベル、装置の動作処理としては
電源瞬断と認識する。また図４に示すように、主（直
流）電源が一度オフとされ、再びオンとされたときのタ
イミング関係は、時間τが時間Ｔより長いため、ＣＰＵ
１はローレベル、装置の動作処理としては電源オフから
の立ち上げと認識し、ＣＰＵ１のパラメータ値は初期設
定される。
したときのタイミング関係は、時間τが時間Ｔより短い
ため、ＣＰＵ１はハイレベル、装置の動作処理としては
電源瞬断と認識する。また図４に示すように、主（直
流）電源が一度オフとされ、再びオンとされたときのタ
イミング関係は、時間τが時間Ｔより長いため、ＣＰＵ
１はローレベル、装置の動作処理としては電源オフから
の立ち上げと認識し、ＣＰＵ１のパラメータ値は初期設
定される。
【００２３】
【発明の効果】以上説明したように本発明は、主電源が
瞬断した場合、バックアップする回路はメモリー及びカ
ウンタ回路のみであり、バックアップキャパシタの容量
が少なくて済み、装置の小型化につながる効果がある。
瞬断した場合、バックアップする回路はメモリー及びカ
ウンタ回路のみであり、バックアップキャパシタの容量
が少なくて済み、装置の小型化につながる効果がある。
【００２４】また、電源の瞬断時は、装置動作としてそ
の電源瞬断が発生した直前の動作処理から再開するの
で、装置操作者は電源瞬断を意識することなく、連続的
に装置操作が出きる効果がある。
の電源瞬断が発生した直前の動作処理から再開するの
で、装置操作者は電源瞬断を意識することなく、連続的
に装置操作が出きる効果がある。
【図１】本発明の実施例のブロック図である。
【図２】本発明の装置立ち上げフローチャートである。
【図３】本発明の実施例の電源瞬断時のタイミングチャ
ートである。
ートである。
【図４】本発明の実施例の電源再投入時のタイミングチ
ャートである。
ャートである。
１ 中央処理装置（ＣＰＵ） ２ リセットＩＣ ３ ワンショットマルチバイブレータ ４ フリップフロップ ５ ＲＡＭ
Claims (3)
- 【請求項１】 主直流電源が中央処理装置の動作する最
低電圧値以下に低下した期間をリセット信号として検出
するリセット信号発生手段と、前記リセット信号の前縁
を基に一定時間を計測する定時間計測手段と、前記リセ
ット信号の幅が前記一定時間より短い場合は電源瞬断と
判断し前記リセット信号の幅が前記一定時間より長い場
合は電源再投入と判断する電源ステータス検出手段と、
前記中央処理装置の動作状態を記憶するメモリー手段
と、前記定時間計測手段と前記電源ステータス検出手段
と前記メモリー手段とを少なくとも前記一定時間以上電
源バックアップする電源バックアップ手段と、前記電源
瞬断後に前記メモリー手段に格納されているパラメータ
値を前記中央処理装置に入力するパラメータ値入力手段
と、前記電源再投入後に前記中央処理装置を初期設定す
る初期設定手段とを含むことを特徴とする中央処理装置
のバックアップ回路。 - 【請求項２】 前記定時間計測手段が、ワンショットマ
ルチバイブレータ素子とキャパシタ及び抵抗器の時定数
回路とで構成されることを特徴とする請求項１記載の中
央処理装置のバックアップ回路。 - 【請求項３】 前記電源バックアップ手段が、キャパシ
タを主直流電源からダイオードを通じてフロート充電す
る手段であることを特徴とする請求項１あるいは２記載
の中央処理装置のバックアップ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9141533A JPH10333788A (ja) | 1997-05-30 | 1997-05-30 | 中央処理装置のバックアップ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9141533A JPH10333788A (ja) | 1997-05-30 | 1997-05-30 | 中央処理装置のバックアップ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10333788A true JPH10333788A (ja) | 1998-12-18 |
Family
ID=15294191
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9141533A Withdrawn JPH10333788A (ja) | 1997-05-30 | 1997-05-30 | 中央処理装置のバックアップ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10333788A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002028289A (ja) * | 2000-07-14 | 2002-01-29 | Sankyo Kk | 遊技機 |
| JP2006350930A (ja) * | 2005-06-20 | 2006-12-28 | Fuji Xerox Co Ltd | 制御回路及び情報処理装置 |
| JP2009015874A (ja) * | 2008-10-22 | 2009-01-22 | Konica Minolta Business Technologies Inc | 情報処理装置及びプログラム |
-
1997
- 1997-05-30 JP JP9141533A patent/JPH10333788A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002028289A (ja) * | 2000-07-14 | 2002-01-29 | Sankyo Kk | 遊技機 |
| JP2006350930A (ja) * | 2005-06-20 | 2006-12-28 | Fuji Xerox Co Ltd | 制御回路及び情報処理装置 |
| JP2009015874A (ja) * | 2008-10-22 | 2009-01-22 | Konica Minolta Business Technologies Inc | 情報処理装置及びプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20080215868A1 (en) | Bios management device and method for manging bios setting value | |
| US6993670B2 (en) | Method of configuring a computer system capable of being woken up on LAN | |
| US6272630B1 (en) | Method and device for reserving wake-up functions of computer system after power loss | |
| KR20150071661A (ko) | 정보처리장치, 정보처리장치의 제어 방법, 및 기억매체 | |
| JPH10333788A (ja) | 中央処理装置のバックアップ回路 | |
| US20110004745A1 (en) | Method of Controlling a Measurement Instrument | |
| CN111381655A (zh) | 一种电子设备及上电控制方法 | |
| JP2015148977A (ja) | 制御装置、制御装置の制御方法、及びプログラム | |
| JP5428969B2 (ja) | 画像形成装置 | |
| JP2001228937A (ja) | パワーダウン回路 | |
| JP3487127B2 (ja) | 情報処理装置、商品登録装置、および、プログラム記憶媒体 | |
| CN113672433B (zh) | 计算机装置及其关机及重启方法 | |
| JP3815907B2 (ja) | 省エネルギ待機の画像形成装置 | |
| JP2000010954A5 (ja) | ディジタルシグナルプロセッサ及びプロセッサのセルフテスト方法 | |
| JPH0736574A (ja) | 電子機器の初期化装置及び方法 | |
| JP3724034B2 (ja) | 生産設備用制御回路 | |
| KR0154999B1 (ko) | 전원레벨 감지에 의한 리세트회로 | |
| JPS62259121A (ja) | １チツプｃｐｕの電源装置 | |
| JP3053270B2 (ja) | 電源バックアップ方法及びその装置 | |
| KR920009810B1 (ko) | Isdn 전화기의 전원인터럽트 발생시 복구회로 및 방법 | |
| JPH10145970A (ja) | 画像形成装置 | |
| JPH0527875A (ja) | 電子機器 | |
| JP2002160423A (ja) | 画像形成装置 | |
| JP2000056864A (ja) | リセット機能を有するセットアップ情報格納メモリ | |
| KR19990015830A (ko) | 시스템 구성 데이터를 안전하게 저장하는 컴퓨터 및 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040803 |