RU1835544C - Микропрограммное устройство управлени - Google Patents
Микропрограммное устройство управлениInfo
- Publication number
- RU1835544C RU1835544C SU884496956A SU4496956A RU1835544C RU 1835544 C RU1835544 C RU 1835544C SU 884496956 A SU884496956 A SU 884496956A SU 4496956 A SU4496956 A SU 4496956A RU 1835544 C RU1835544 C RU 1835544C
- Authority
- RU
- Russia
- Prior art keywords
- output
- address
- input
- register
- switch
- Prior art date
Links
Landscapes
- Stored Programmes (AREA)
Abstract
Изобретение относитс к области автоматики и вычислительной техники и может быть использовано при -проектировании микропрограммных устройств управлени . Цель изобретени - сокращение объема оборудовани микропрограммного устройства управлени . Сущность изобретени состоит в многофункциональном использовании пол логических условий микрокоманд (в линейных
Description
Изобретение относитс к области автоматики и вычислительной техники и может быть использовано при проектировании микропрограммных устройств управлени .
Целью изобретени вл етс сокращение объема оборудовани микропрограммного устройства управлени за счет повышени гибкости адресации микрокоманд .
На фиг. 1 приведена функциональна схема предлагаемого устройства; на фиг.2 - форматы микрокоманд; на фиг.З - размещение микрокоманд- последователей в блоке пам ти; на фиг.4 - временна диаграмма работы устройства.
Микропрограммное устройство управлени , (фиг. 1) содержит блок 1 пам ти с выходами 2 пол микроопераций, первого и второго полей 3, 4, адреса пол 5 кода услови , пол 6 типа адресации, регистр 7 адреса , регистр 8 микрокоманд, триггер 9 пуска, генератор 10 константы, генератор 11 константы , генератор 12 импульсов с выходами 13 (первой последовательности импульсов) и 14 (второй последовательности импульсов ), первый коммутатор 15 адреса, второй
16коммутатор адреса, Третий коммутатор
17адреса, мультиплексор 18, дешифратор 19,сумматор 20, элемент 21 И, вход 22 пуска , вход 23 кода операции, вход 24 условий, выход 25 сигнала микрооперации Конец команды, выход 2.6 сигнала микрооперации Конец работы, выходы 27 микроопераций, выходы 28 первого и второго полей адреса, выход 29 первого пол адреса, выход 30 второго пол адреса, выход 31 пол кода услови , выход 32 первого и второго полей адреса и пол кода услови , выходы 33-36 дешифратора 19.
Назначение элементов и узлов устройства .
Блок 1 пам ти предназначен дл хранени микрокоманд. В устройстве реализуетс четыре формата микрокоманд (фиг.2):
-первый формат (фиг.2,а) - в пол х 3-5 микрокоманды записан адрес АСл следующей микрокоманды, в поле 2 -- код микроопераций , в поле 6 - код 00;
- второй формат (фиг.26) - пол х 3. 4
микрокоманды записан код А приращени адреса, в поле 5 - код логического услови , в поле 2 - код микроопераций, в поле 6 - код 01;
- третий формат - в поле 3 записан код Д1 первого приращени , в поле 4 записан код Дг второго приращени , в поле 5 записан код логического услови , в поле-код 10;
-четвертый формат - в поле 3 записан код AI первого приращени , в поле 4 запи:
сан код Д второго приращени , в поле 5 код логического услови , в поле 6 - код 11.
Содержимое полей 3,4,5 поступает на
выход 32, содержимое полей 3, 4 поступает
на выход 28, содержимое полей 3 и 4 поступает соответственно на выходы 29, 30.
Регистр 7 служит дл хранени адреса микрокоманды и выдачи его на блок 1 пам ти .
Регистр 8 предназначен дл хранени содержимого пол 2 микроопераций микрокоманд и выдачи его на выходы 25, 26, 27. В исходном состо нии все триггеры регистра 8 за исключением триггера соответствующего сигналу микрооперации Конец команды , наход тс в нулевом состо нии.
Триггер 9 пуска служит дл включени генератора 12 импульсов и установки в исходное состо ние регистров 7,8. При нахождении триггера 9 в единичном состо нии включен генератор 12. При нахождении триггера 9. в нулевом состо нии генератор 12.. выключен и регистры 7,8 наход тс в исходном состо нии,
Генератор 10 формирует нулевой код и выдает его на соответствующие входы коммутатора 17.
Генератор.11 формирует ко константы С и выдает его на коммутатор 17. Генератор
17 может быть реализован, например, подсоединением сигналов логического О и логической 1 к соответствующим выходам.
Генератор 12 предназначен дл формировани на выходах t3 и 14 двух последовательностей тактовых импульсов.
Длительность импульсов, период их следовани и временной сдвиг между последовательност ми импульсов определ ютс исход из обеспечени устойчивости работы устройства.
Коммутатор 15 осуществл ет выдачу на регистр 7 адреса кода операции со входа 23, либо кода адреса с выхода сумматора 20. Коммутатор 16 служит дл передачи на сумматор 20 базового адреса очередной микрокоманды с выхода регистра 7, либо с выхода 32 блока 1.
Коммутатор 17 предназначен дл выдачи приращени адреса очередной микрокоманды с выходов 28, 29, 30 блока 1 пам ти, либо с выходов генераторов 10, 11, на сумматор 20.
При реализации микрокоманды первого - четвертого форматов на выходе коммутатора 17 формируютс следующие коды - - нулевой код (первый формат);
-С ()или Д(х 0)(в,торой формат);
-Д1 () или Дг (ху .{2§ (третий формат );
-Л1 « Л 100...О (х 0) или Д НЭО.,,01 Л(ху-1)
Здесь х) - значение провер емого логического услови .
Мультиплексор 18 служит дл выделени со входа 24 сигнала провер емого логического услови х и выдачи его на коммутатор 17.
Дешифратор 19 осуществл ет декодирование пол 6 формата микрокоманды и формировани соответствующих управл ющих сигналов. При выполнении микрокоманды первого формата имеет место сигнал на выходе 33 дешифратора 19, при выполнении микрокоманд второго .четвертого форматов - на выходах 34,33,32 соответственно .
Сумматор 20 осуществл ет формирование адреса очередной микрокоманды путем реализации выражени
р,
где AI - код на выходе коммутатора 16 (содержимое регистра 7 при реализации микрокоманд 2-4 (форматов), либо содержимое полей 3.4.5 текущей микрокоманды (при реализации микрокоманды 1 формата);
р код на выходе коммутатора 17. Элемент 21 И формирует сигнал установки в исходное состо ние триггера 9 пуска при окончании работы устройства. 5Микропрограммное устройство управлени работает следующим образом.
В исходном состо нии триггер 9 пуска и регистры 7, 8 наход тс в нулевом состо нии (за исключением первого триггера,
0 регистра 8. формирующего сигнал микрооперации Конец раб команды). Цепи установки в исходное состо ние на фигуре условно не показаны.
Работа устройства начинаетс с поступ5 лением сигнала пуска на вход 22. При этом триггер 9 переходит в единичное состо ние и включает генератор 12. Код операции со входа 23 через коммутатор 15 поступает на информационный вход регистра 7, По за0 днему фронту импульса с выхода 13 генератора 12 код операции (адрес первой микрокоманды соответствующей микропрограммы ) записываетс в регистр 7. По этому адресу из блока 1 пам ти выбираетс
5 перва микрокоманда микропрограммы. Операционна часть микрокоманды (поле 2) с выхода блока 1 пам ти поступает на регистр 8 микрокоманд и записываетс в нем по заднему фронту импульса с выхода 14
0 генератора 12. При этом сигнал микрооперации Конец команды, на выходе первого триггера регистра 8 сбрасываетс . Сигналы микроопераций с регистра 8 поступают на выход 27 устройства. Коды остальных полей
5. микрокоманды поступают на коммутаторы 16, 17, мультиплексор 18, дешифратор 19 и участвуют в формировании кода адреса очередной микрокоманды.
Формирование адреса очередной мик0 рокоманды при выполнении микрокоманды первого формата происходит следующим образом. Дешифратор 19 анализирует содержимое пол б микрокоманды и формирует сигнал на выходе 33. При этом адрес AI-H
5 очередной к микрокоманды (содержимое полей 3.4,5 текущей микрокоманды) через коммутатор 16, сумматор 20 и коммутатор 15 поступает на регистр 7. Так как сигналы на выходах 34-36 дешифратора 19 отсутст0 вуют, то на выходе коммутатора 17 будет нулевой код. Следовательно. Ai+t опредет литс выражением Ам Д + О- Д. Формирование адреса очередной мик5 рокоманды при реализации микрокоманд второго четвертого форматов происходит следующим образом. Код провер емого логического услови с пол 5 через выход 31 поступает на мультиплексор 18 При этом
провер емое логическое условие х со входа 24 поступают через мультиплексор 18 на коммутатор 17.
При выполнении микрокоманды второго формата сигнал будет на выходе 34 дешифратора 19, В этом случае на выход коммутатора 17 передаетс код с выхода генератора 11 константы (при хуО) либо код с выхода 28 блока 1 пам ти (при хд 1) и адрес Ац-1 очередной микрокоманды на выходе сумматора 20 формируетс в соответствии со следующим выражением AI+C, при х $ 0
AI-H- |
Ан-д , при
При выполнении микрокоманд третьего формата сигнал будет на выходе 33 дешифратора 19. В этом случае на выход коммутатора 17 передаетс код AI с выхода 29 блока 1 пам ти (при х -0), либо код Дг с выхода 30 блока 1 пам ти (при ). Адрес Аьм очередной микрокоманды в этом случае определ етс выражением
AI+ Дь при ,
AI+I-
AI+ Дг, при .
При выполнении микрокоманд четвертого формата сигнал будет на выходе 32 дешифратора 19. В этом случае на выход коммутатора 17 передаетс код 0001 Д(при ) либо код Д100...0(при ). Адрес Аи-1 очередной микрокоманды в этом случае определ етс выражением
Ai+0001 Д. прих,,0, г.
Ан-i |
AI+ А 100....О, .
Сформированный адрес Ан-i (дл всех типов форматов микрокоманд) с выхода сумматора 20 через коммутатор 15 поступает на регистр 7. По очередному импульсу с выхода 13 генератора 12 адрес Ai+i записываетс в регистр 7. По этому адресу из блока 1 пам ти выбираетс очередна микрокоманда . Далее устройство функционирует аналогично описанному выше алгоритму.
Claims (1)
- Формула изобретениМикропрограммное устройство управлени , содержащее блок пам ти, регистр адреса, регистр микрокоманд, первый коммутатор адреса, триггер пуска, мультиплексор , генератор импульсов, причем вход кода операции устройства соединен с первым информационным входом первого коммутатора адреса, выход которого соединен с информационным входом регистра адреса. выход регистра адреса соединен г адресным входом блока пам ти, выход попп микроопераций блока пам ти соединен с информационным входом регистра микрокоманд , выходы микрооперации которого соединены с выходами микроопераций устройства , выход признака Конец команды регистра микрокоманд соединен с управл ющим входом первого коммутатора адреса, вход пуска устройства соединен с установочным входом триггера пуска, пр мой вы0 ход которого соединен с входом пуска генератора импульсов, первый и второй выходы которого соединены с входами синхронизации соответственно регистра адреса и регистра микрокоманд, выход пол кода ус5 лови блока пам ти соединен с адресным входом мультиплексора, информационные входы которого подключены к входам условий устройства, отличающеес тем, что, с целью сокращени объема оборудова0 ни , оно содержит первый и второй генераторы константы/ второй и третий коммутаторы адреса, дешифратор, сумматор и элемент И, причем выход регистра адреса соединен с первым информацион5 ным входом второго коммутатора адреса, выход которого соединен с первым входом сумматора, выход которого соединен с вторым информационным входом первого ком; мутатора адреса, выходы первого и второго0 полей адреса и пол кода услови блока пам ти соединены с вторым информационным входом второго коммутатора адреса, выход первого генератора константы соединен с первым информационным входом5 третьего коммутатора адреса, выход первого и второго полей адреса блока пам ти соединен с вторым информационным входом третьего коммутатора адреса, выход первого пол адреса блока пам ти соединен с0 третьим информационным входом третьего коммутатора адреса, четвертый информационный вход которого соединен с выходом второго пол адреса блока пам ти, выход второго генератора константы соединен с5 п тым информационным входом третьего коммутатора адреса, выход которого соединен с вторым входом сумматора, выход пол типа адресации блока пам ти соединен с входом дешифратора, первый выход де0 шифратора соединен с управл ющим входом второго коммутатора адреса, с второго по четвертый выходы дешифратора соединены соответственно с первого по третий управл ющими входами третьего коммута5 тора адреса, выход мультиплексора соединен с четвертым управл ющим входом третьего коммутатора адреса, второй выход генератора импульсов соединен с первым входом элемента И. выход которого соединен С ВХОДОМ сбрПГс Триггеру пуска, ВЫХОДпризнака Конец работы регистра микро- нен с-входом сброса регистра адреса и уста- команд соединен с вторым входом элемента новочными входами соответствующих раз- И. инверсный выход триггера пуска соеди- р дов регистра микрокоманд.а)6)Фиг.6)РигЭ& .А1(00...0) й(00...0)/йП П П П П П ПП П П П П ПП1iЖ X X X7)ГУх Ч/zxttх Ч/ Jzx0Ј/.4
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884496956A RU1835544C (ru) | 1988-10-19 | 1988-10-19 | Микропрограммное устройство управлени |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884496956A RU1835544C (ru) | 1988-10-19 | 1988-10-19 | Микропрограммное устройство управлени |
Publications (1)
Publication Number | Publication Date |
---|---|
RU1835544C true RU1835544C (ru) | 1993-08-23 |
Family
ID=21405393
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884496956A RU1835544C (ru) | 1988-10-19 | 1988-10-19 | Микропрограммное устройство управлени |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU1835544C (ru) |
-
1988
- 1988-10-19 RU SU884496956A patent/RU1835544C/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1278845,кл. G 06 F9/22, 1984. Авторское свидетельство СССР № 1140121,кл.G 06 F9/22/1983. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW242210B (en) | Display control device | |
KR900000740A (ko) | 아나로그 전자 시계용 ic 및 아나로그 전자시계 | |
KR880701998A (ko) | 전자식 직류모터 스위칭회로 | |
RU1835544C (ru) | Микропрограммное устройство управлени | |
KR100278429B1 (ko) | 펄스 출력 기능을 가진 마이크로 컴퓨터 | |
KR970076821A (ko) | 래치회로 | |
JPS5834837B2 (ja) | Crt表示装置 | |
JPH0731633Y2 (ja) | 2ライン・シリアル/パラレル変換器 | |
SU1182696A1 (ru) | Мажоритарно-резервированное устройство | |
SU1564621A1 (ru) | Микропрограммное устройство управлени | |
SU1327103A1 (ru) | Микропрограммное устройство управлени | |
SU1713093A1 (ru) | Устройство дл задержки импульсов | |
SU1322456A1 (ru) | Импульсный ключ с запоминанием сигнала управлени | |
SU1721828A1 (ru) | Преобразователь двоичного кода в избыточный двоичный код | |
SU1327085A2 (ru) | Устройство дл ввода информации | |
SU955058A1 (ru) | Микропрограммное устройство управлени | |
SU1267412A1 (ru) | Устройство микропрограммного управлени | |
SU1385289A1 (ru) | Сенсорный коммутатор | |
SU1140234A2 (ru) | Генератор последовательности импульсов | |
SU1545210A1 (ru) | Устройство дл сопр жени аналого-цифрового преобразовател с микропроцессором | |
CN115250623A (zh) | 按键控制装置和按键控制方法 | |
SU1532935A1 (ru) | Устройство адресации пам ти | |
RU1809539C (ru) | Устройство дл преобразовани кодов | |
SU817714A1 (ru) | Пикопрограммное устройство управлени | |
SU1103229A1 (ru) | Устройство микропрограммного управлени |