SU1721828A1 - Преобразователь двоичного кода в избыточный двоичный код - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может использоватьс  в вычислительных системах, работающих в избыточной двоичной системе счислени . Преобразователь формирует последовательный избыточный двоичный код с цифрами 1,0 и -1 из последовательного пр мого и дополнительного двоичного кода, начина  со знакового разр да, что повышает его информативность . Преобразователь содержит триггеры 1,2, демультиплексор 3, элементы И 4-6, элементы ИЛИ 8,7, информационный вход 9, входы 10,11 тактовой, цикловой синхронизации , установочный вход 12, управл ющий вход 13, вход 14 маркера и выходы 15,16. 3 ил., 1 табл.

Description

Q+

15

сл

с

vj ю

00

к

00

Изобретение относитс  к вычислительной технике и может использоватьс  в вычислительных системах, работающих в избыточной двоичной системе счислени .

Целью изобретени   вл етс  повышение информативности преобразовател .

На фиг. 1 представлена функциональна  схема преобразовател ; на фиг.2 - функциональна  схема демультиплексора; на фиг.З - временные диаграммы сигналов, по сн ющие работу преобразовател .

Преобразователь (фиг.1) содержит первый 1 и второй 2 триггеры, демультиплексор 3, первый - третий элементы И 4-6, первый 7 и второй 8 элементы ИЛИ, информацион- ный вход 9. входы 10 и 11 тактовой, цикловой синхронизации, установочный вход 12, управл ющий вход 13, вход 14 маркера, первый 15 и второй 16 выходы.

Демультиплексор 3 (фиг.2) выполнен на элементах НЕ 17 и 18 и элементах ИЛИ-И- НЕ 19 и 20.

Преобразователь работает в двух режимах , которые определ ютс  видом представлени  двоичного кода (пр мой и дополнительный). При преобразовании дополнительного двоичного кода на управл ющий вход 13 подаетс  нулевой потенциал (V 0), знак числа с выхода триггера 2 выдаетс  на второй выход демультиплексора 3 (фиг.2) и далее на второй вход элемента И 6. При преобразовании двоичного кода на управл ющий вход 13 подаетс  единичный потенциал (V 1), знак числа выдаетс  на первый выход демультиплексора 3 и далее на второй вход элемента И 5.

Код числа А подаетс  на вход 9 преобразовател  последовательным двоичным кодом , начина  со знакового а0 разр да.В каждом цикле преобразовани  инверсное значение знака числа с инверсного выхода триггера 1 записываетс  в триггер 2 по импульсу , который подаетс  на тактовый вход триггера 2 с входа 11 цикловой синхронизации преобразовател .

Алгоритм преобразовани  двоичного кода числа А в избыточный двоичный код

имеет вид

а аиа о + М;

aiao + М

L.

jaiao +M

при V 1; при V О,

где а - текущий разр д числа А;

М - маркер (начало слова).

В избыточном двоичном коде маркер (комбинаци  11) выполн ет роль метки начала слова, котора  служит дл  сброса предыдущего состо ни  триггеров и регистров

арифметических устройств, работающих в избыточной двоичной системе счислени . На первом выходе 15 преобразовател  (а4) единичный потенциал избыточного

двоичного числа соответствует цифре 1, а на втором выходе 16 (а) - цифре 11 (00 0, 10 +1, 01 -1, 11 - маркер).

С приходом единичного потенциала на установочный вход 12 преобразовател 

0 триггер 1 устанавливаетс  в нулевое состо ние , триггер 2 - в единичное состо ние, на выходы 15 и 16 преобразовател  выдаютс  нулевые значени  избыточного кода.

Сигнал М выдаетс  на оба выхода 15 и

5 16 преобразовател  одновременно (вместо знакового разр да). На выход 15 он выдаетс  через элемент ИЛИ 7, а на выход 16 - через элемент ИЛИ 8, прохождение которого с одного из выходов триггера 1 через

0 элемент И 5 или 6 разрешаетс  единичным потенциалом с выходов элементов ИЛИ-И- НЕ 19 и 20 при наличии маркера на входе элемента НЕ 18.

Знак числа с выхода триггера 2 прохо5 дит на первый выход демультиплексора 3 (выход элемента ИЛИ-И-НЕ 19 при V 1,а на второй выход демультиплексора 3 (выход элемента ИЛИ-И-НЕ 20 при V 0. Сигнал М проходит на выходы демультиплексора 3

0 при М 1.

Примеры преобразовани  двоичных чисел приведены в таблице.

Таким образом, преобразователь формирует последовательный избыточный дво5 ичный код с цифрами 1,0 и -1 из последовательного пр мого или дополнительного двоичного кода,начина  со знакового разр да.

Claims (1)

1. Формула изобретени 

   0 Преобразователь двоичного кода в избыточный двоичный код, содержащий первый, второй триггеры, информационный и тактовый входы первого триггера  вл ютс  соответственно информационным входом и входом

   5 тактовой синхронизации преобразовател , пр мой выход первого триггера соединен с первыми входами первого и второго элементов И, выходы которых соединены с первыми входами соответственно первого и

   0 второго элементов ИЛИ, выходы которых  вл ютс  соответственно первым и вторым выходами преобразовател , второй вход первого элемента ИЛИ  вл етс  входом маркера преобразовател , выход второго

   5 триггера соединен с вторым входом первого элемента И, отличающийс  тем, что, с целью повышени  информативности преобразовател , в него введены третий элемент И и демультиплексор, адресный вход которого  вл етс  управл ющим входом

   преобразовател , информационный и управл ющий входы демультиплексора подключены соответственно к выходу второго триггера и входу маркера преобразовател , инверсный выход первого триггера соединен с первым входом третьего элемента И и информационным входом второго триггера, тактовый вход которого  вл етс  входом цикловой синхронизации преобразовател ,

   вход установки в О первого триггера объединен с входом установки в 1 второго триггера и  вл етс  установочным входом преобразовател , первый и второй выходы демультиплексора соединены с втор.ыми входами соответственно второго и третьего элементов И, выход третьего элемента И соединен с вторым входом второго элемента ИЛИ.

   а JTTLTLT LTLTLTL

   и--

   Фиг.З