JP2003345515A - ディスク制御装置、ストレージシステム、及びその制御方法 - Google Patents
ディスク制御装置、ストレージシステム、及びその制御方法Info
- Publication number
- JP2003345515A JP2003345515A JP2002152864A JP2002152864A JP2003345515A JP 2003345515 A JP2003345515 A JP 2003345515A JP 2002152864 A JP2002152864 A JP 2002152864A JP 2002152864 A JP2002152864 A JP 2002152864A JP 2003345515 A JP2003345515 A JP 2003345515A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- parameter
- disk
- memory
- adapter unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】 （修正有）
【課題】データ転送パラメータをデータ転送アダプタお
よび制御装置からアクセスできるようにし高速なデータ
転送を可能とする。 【解決手段】 データを記憶するディスク装置への入出
力データを一時的に格納するキャッシュメモリと、ホス
トとキャッシュメモリとの間のデータの転送を制御する
プロセッサ及びデータ転送アダプタ手段を有するチャネ
ルアダプタ部と、ディスク装置とキャッシュメモリとの
間のデータの転送を制御するプロセッサ及びデータ転送
アダプタ手段を有するディスクアダプタ部とを備えたの
であって、チャネルアダプタ部又はディスクアダプタ部
のプロセッサは、データの転送を制御するためのパラメ
ータをプロセッサ内のメモリに格納し、チャネルアダプ
タ部又はディスクアダプタ部のデータ転送アダプタ手段
は、メモリに格納されたパラメータを読み出し、読み出
したパラメータに基づいてデータの転送を実行すること
とする。
よび制御装置からアクセスできるようにし高速なデータ
転送を可能とする。 【解決手段】 データを記憶するディスク装置への入出
力データを一時的に格納するキャッシュメモリと、ホス
トとキャッシュメモリとの間のデータの転送を制御する
プロセッサ及びデータ転送アダプタ手段を有するチャネ
ルアダプタ部と、ディスク装置とキャッシュメモリとの
間のデータの転送を制御するプロセッサ及びデータ転送
アダプタ手段を有するディスクアダプタ部とを備えたの
であって、チャネルアダプタ部又はディスクアダプタ部
のプロセッサは、データの転送を制御するためのパラメ
ータをプロセッサ内のメモリに格納し、チャネルアダプ
タ部又はディスクアダプタ部のデータ転送アダプタ手段
は、メモリに格納されたパラメータを読み出し、読み出
したパラメータに基づいてデータの転送を実行すること
とする。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、ディスク制御装
置、ストレージシステム、及びその制御方法に関する。
置、ストレージシステム、及びその制御方法に関する。
【０００２】
【従来の技術】ディスクシステムは、図６に示すよう
に、ディスク制御装置１００と、ディスクアレイ２００
を備える。ディスク制御装置１００は、複数のチャネル
アダプタ１１０と、キャッシュメモリ１２０と、共有メ
モリ１３０と、複数のディスクアダプタ１４０とを備え
る。ディスクアレイ２００は、データを記憶する複数の
ディスク装置２１０で構成される。ここでは、便宜上、
キャッシュメモリ１２０と共有メモリ１３０とを同一の
ブロックで示しているが別個のハードウエアで構成され
る。
に、ディスク制御装置１００と、ディスクアレイ２００
を備える。ディスク制御装置１００は、複数のチャネル
アダプタ１１０と、キャッシュメモリ１２０と、共有メ
モリ１３０と、複数のディスクアダプタ１４０とを備え
る。ディスクアレイ２００は、データを記憶する複数の
ディスク装置２１０で構成される。ここでは、便宜上、
キャッシュメモリ１２０と共有メモリ１３０とを同一の
ブロックで示しているが別個のハードウエアで構成され
る。
【０００３】チャネルアダプタ１１０は、プロセッサ
（ＣＰＵを中心としてローカルメモリ等の周辺回路を含
む処理装置）ＭＰとデータ転送アダプタＤＴＡを備え
る。このチャネルアダプタ１１０は、キャッシュメモリ
１２０及び共有メモリ１３０とホスト３００とに接続さ
れ、キャッシュメモリ１２０とホスト３００との間のデ
ータ転送を制御する。キャッシュメモリ１２０は、入出
力データを一時的に格納するバッファの役割をも果た
す。共有メモリ１３０は、キャッシュメモリ１２０の管
理用ディレクトリ情報や、チャネルアダプタ１１０及び
ディスクアダプタ１４０の各プロセッサＭＰ間の通信情
報等を含む制御情報が格納される。
（ＣＰＵを中心としてローカルメモリ等の周辺回路を含
む処理装置）ＭＰとデータ転送アダプタＤＴＡを備え
る。このチャネルアダプタ１１０は、キャッシュメモリ
１２０及び共有メモリ１３０とホスト３００とに接続さ
れ、キャッシュメモリ１２０とホスト３００との間のデ
ータ転送を制御する。キャッシュメモリ１２０は、入出
力データを一時的に格納するバッファの役割をも果た
す。共有メモリ１３０は、キャッシュメモリ１２０の管
理用ディレクトリ情報や、チャネルアダプタ１１０及び
ディスクアダプタ１４０の各プロセッサＭＰ間の通信情
報等を含む制御情報が格納される。
【０００４】ディスクアダプタ１４０は、プロセッサＭ
Ｐとデータ転送アダプタＤＴＡを備える。このディスク
アダプタ１４０は、キャッシュメモリ１２０及び共有メ
モリ１３０とディスク装置２１０とに接続され、キャッ
シュメモリ１２０とディスク装置２１０との間のデータ
転送を制御する。
Ｐとデータ転送アダプタＤＴＡを備える。このディスク
アダプタ１４０は、キャッシュメモリ１２０及び共有メ
モリ１３０とディスク装置２１０とに接続され、キャッ
シュメモリ１２０とディスク装置２１０との間のデータ
転送を制御する。
【０００５】チャネルアダプタ１１０及びディスクアダ
プタ１４０における各データ転送アダプタＤＴＡは、デ
ータ転送を司る機能を有し、レジスタ群及びＤＭＡ機構
を備える。レジスタ群は、多数のレジスタで構成され
る。これらレジスタに、転送モード（書き込みや読み出
し等）や転送アドレス及び転送データ長等のデータ転送
に必要なパラメータ（以下、「転送パラメータ」と称す
る）が格納される。ＤＭＡ機構は、キャッシュメモリ１
２０へのアクセス用チャネルであり、レジスタから読み
出したデータ転送パラメータに基づき、キャッシュ１２
０とのデータ転送を制御する。プロセッサＭＰは、デー
タ転送アダプタＤＴＡの各レジスタに対し、転送パラメ
ータを設定する。
プタ１４０における各データ転送アダプタＤＴＡは、デ
ータ転送を司る機能を有し、レジスタ群及びＤＭＡ機構
を備える。レジスタ群は、多数のレジスタで構成され
る。これらレジスタに、転送モード（書き込みや読み出
し等）や転送アドレス及び転送データ長等のデータ転送
に必要なパラメータ（以下、「転送パラメータ」と称す
る）が格納される。ＤＭＡ機構は、キャッシュメモリ１
２０へのアクセス用チャネルであり、レジスタから読み
出したデータ転送パラメータに基づき、キャッシュ１２
０とのデータ転送を制御する。プロセッサＭＰは、デー
タ転送アダプタＤＴＡの各レジスタに対し、転送パラメ
ータを設定する。
【０００６】
【発明が解決しようとする課題】近年の技術進歩によ
り、プロセッサＭＰの性能が向上している。このため、
プロセッサＭＰが転送パラメータを設定するにあたり、
プロセッサＭＰ自身の内部にあるローカルメモリへアク
セスする速度が向上している。このローカルメモリへの
アクセスに比べると、データ転送アダプタＤＴＡの各レ
ジスタに対してアクセスする場合の方が、時間が長くか
かる結果となる。
り、プロセッサＭＰの性能が向上している。このため、
プロセッサＭＰが転送パラメータを設定するにあたり、
プロセッサＭＰ自身の内部にあるローカルメモリへアク
セスする速度が向上している。このローカルメモリへの
アクセスに比べると、データ転送アダプタＤＴＡの各レ
ジスタに対してアクセスする場合の方が、時間が長くか
かる結果となる。
【０００７】一方、転送するデータ量が飛躍的に増大す
る傾向にある現在においては、オーバヘッドを隠すべ
く、多様な転送パラメータを用いているものの、データ
転送アダプタＤＴＡのレジスタに対するアクセスも増え
ている。プロセッサＭＰの性能向上にも拘わらず、やは
りプロセッサＭＰによる転送パラメータの設定時間が問
題となり、データ転送の性能問題に発展する。
る傾向にある現在においては、オーバヘッドを隠すべ
く、多様な転送パラメータを用いているものの、データ
転送アダプタＤＴＡのレジスタに対するアクセスも増え
ている。プロセッサＭＰの性能向上にも拘わらず、やは
りプロセッサＭＰによる転送パラメータの設定時間が問
題となり、データ転送の性能問題に発展する。
【０００８】また他に、プロセッサＭＰが破損すると、
データ転送アダプタＤＴＡを通じてデータを転送するこ
とができなくなるといった問題がある。
データ転送アダプタＤＴＡを通じてデータを転送するこ
とができなくなるといった問題がある。
【０００９】本発明は、このような課題に鑑みてなされ
たもので、ディスク制御装置、ストレージシステム、及
びその制御方法を提供することを目的とする。
たもので、ディスク制御装置、ストレージシステム、及
びその制御方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】データを記憶するディス
ク装置への入出力データを一時的に格納するキャッシュ
メモリと、ホストと前記キャッシュメモリとの間のデー
タの転送を制御するプロセッサ及びデータ転送アダプタ
手段を有するチャネルアダプタ部と、前記ディスク装置
と前記キャッシュメモリとの間のデータの転送を制御す
るプロセッサ及びデータ転送アダプタ手段を有するディ
スクアダプタ部とを備えたのであって、前記チャネルア
ダプタ部又は前記ディスクアダプタ部の前記プロセッサ
は、前記データの転送を制御するためのパラメータを前
記プロセッサ内のメモリに格納し、前記チャネルアダプ
タ部又は前記ディスクアダプタ部の前記データ転送アダ
プタ手段は、前記メモリに格納された前記パラメータを
読み出し、読み出した前記パラメータに基づいて前記デ
ータの転送を実行することとする。
ク装置への入出力データを一時的に格納するキャッシュ
メモリと、ホストと前記キャッシュメモリとの間のデー
タの転送を制御するプロセッサ及びデータ転送アダプタ
手段を有するチャネルアダプタ部と、前記ディスク装置
と前記キャッシュメモリとの間のデータの転送を制御す
るプロセッサ及びデータ転送アダプタ手段を有するディ
スクアダプタ部とを備えたのであって、前記チャネルア
ダプタ部又は前記ディスクアダプタ部の前記プロセッサ
は、前記データの転送を制御するためのパラメータを前
記プロセッサ内のメモリに格納し、前記チャネルアダプ
タ部又は前記ディスクアダプタ部の前記データ転送アダ
プタ手段は、前記メモリに格納された前記パラメータを
読み出し、読み出した前記パラメータに基づいて前記デ
ータの転送を実行することとする。
【００１１】その他、本願が開示する課題、及びその解
決方法は、発明の実施形態の欄及び図面により明らかに
される。
決方法は、発明の実施形態の欄及び図面により明らかに
される。
【００１２】
【発明の実施の形態】本明細書の記載により、少なくと
も次のことが明らかにされる。前記プロセッサは、前記
メモリに格納される前記パラメータのアドレスを変更可
能であることとしてもよい。
も次のことが明らかにされる。前記プロセッサは、前記
メモリに格納される前記パラメータのアドレスを変更可
能であることとしてもよい。
【００１３】また、前記プロセッサ内の前記メモリに障
害が発生した場合には、前記パラメータを該メモリにお
ける別のバンクに格納すべく、該パラメータのアドレス
を変更することとしてもよい。
害が発生した場合には、前記パラメータを該メモリにお
ける別のバンクに格納すべく、該パラメータのアドレス
を変更することとしてもよい。
【００１４】さらに、前記ディスク制御装置は、前記チ
ャネルアダプタ部及び前記ディスクアダプタ部に接続さ
れた共有メモリを更に備え、前記プロセッサに障害が発
生した場合には、前記パラメータを前記共有メモリに格
納すべく、該パラメータのアドレスを前記共有メモリに
変更し、他の正常な前記プロセッサが、前記パラメータ
を前記共有メモリに格納することとしてもよい。
ャネルアダプタ部及び前記ディスクアダプタ部に接続さ
れた共有メモリを更に備え、前記プロセッサに障害が発
生した場合には、前記パラメータを前記共有メモリに格
納すべく、該パラメータのアドレスを前記共有メモリに
変更し、他の正常な前記プロセッサが、前記パラメータ
を前記共有メモリに格納することとしてもよい。
【００１５】この発明を実現化できた背景として、従来
の技術では、プロセッサＭＰは、チャネルアダプタ側や
ディスクアダプタ側のデータ転送アダプタＤＴＡの各レ
ジスタに対し、転送パラメータを格納していた。これに
対し、本実施の形態にあっては、この転送パラメータの
格納先をプロセッサＭＰ内部のローカルメモリ又は共有
メモリとした。
の技術では、プロセッサＭＰは、チャネルアダプタ側や
ディスクアダプタ側のデータ転送アダプタＤＴＡの各レ
ジスタに対し、転送パラメータを格納していた。これに
対し、本実施の形態にあっては、この転送パラメータの
格納先をプロセッサＭＰ内部のローカルメモリ又は共有
メモリとした。
【００１６】つまり、プロセッサＭＰは、わざわざ、そ
の外部のデータ転送アダプタＤＴＡ側のレジスタに転送
パラメータを設定していた。その理由としては、データ
転送アダプタＤＴＡは、設定された転送パラメータに基
づいてデータ転送を行う程度の機能しか持ち得なかった
からである。
の外部のデータ転送アダプタＤＴＡ側のレジスタに転送
パラメータを設定していた。その理由としては、データ
転送アダプタＤＴＡは、設定された転送パラメータに基
づいてデータ転送を行う程度の機能しか持ち得なかった
からである。
【００１７】一方、従来の技術に対する主たる相違点と
して、本実施の形態では、データ転送アダプタＤＴＡが
アドレス変換ユニットを有することでＰＣＩ（Peripher
al Component Interconnect）バスのマスタ機能を実現
し、インテリジェント化を図っている。このＰＣＩバス
のマスタ機能により、データ転送アダプタＤＴＡは、転
送パラメータをローカルメモリ又は共有メモリから能動
的に読み出すことができる。
して、本実施の形態では、データ転送アダプタＤＴＡが
アドレス変換ユニットを有することでＰＣＩ（Peripher
al Component Interconnect）バスのマスタ機能を実現
し、インテリジェント化を図っている。このＰＣＩバス
のマスタ機能により、データ転送アダプタＤＴＡは、転
送パラメータをローカルメモリ又は共有メモリから能動
的に読み出すことができる。
【００１８】したがって、プロセッサＭＰは、転送パラ
メータの格納先を、データ転送アダプタＤＴＡ側のレジ
スタではなく、プロセッサＭＰ内部のローカルメモリ又
は共有メモリとすることができる。このため、プロセッ
サＭＰにとっては、転送パラメータの設定の高速化が図
れ、その分、他の演算や論理等の他の処理に集中でき
る。つまり、プロセッサＭＰの負荷分散により、プロセ
ッサＭＰが行う処理全般に関する性能を向上させること
ができる。
メータの格納先を、データ転送アダプタＤＴＡ側のレジ
スタではなく、プロセッサＭＰ内部のローカルメモリ又
は共有メモリとすることができる。このため、プロセッ
サＭＰにとっては、転送パラメータの設定の高速化が図
れ、その分、他の演算や論理等の他の処理に集中でき
る。つまり、プロセッサＭＰの負荷分散により、プロセ
ッサＭＰが行う処理全般に関する性能を向上させること
ができる。
【００１９】本実施の形態に関し、以上説明した従来の
技術に対する相違点以外は、ディスクシステムの全体的
な構成も含め、従来の技術の欄で図６を用いて説明した
事項と共通する。よって、本実施の形態の特徴を示す相
違点を中心に、本発明の実施例を説明する。
技術に対する相違点以外は、ディスクシステムの全体的
な構成も含め、従来の技術の欄で図６を用いて説明した
事項と共通する。よって、本実施の形態の特徴を示す相
違点を中心に、本発明の実施例を説明する。
【００２０】
【実施例】本発明に係る実施例につき、図面を参照して
説明する。本実施の形態の特徴を端的に示す機能ブロッ
ク図を図１に示す。マイクロプロセッサ（プロセッサ）
ＭＰのローカルメモリ（メモリ）ＬＭには、転送パラメ
ータのリストが格納される。通常、ローカルメモリＬＭ
において、マイクロプロセッサ（プロセッサ）ＭＰのＣ
ＰＵから最も近いバンクに格納する。また、マイクロプ
ロセッサＭＰが故障した場合には、共有メモリ１３０に
転送パラメータのリストが格納される。一方、データ転
送アダプタ（データ転送アダプタ手段）ＤＴＡは、ＤＭ
Ａ制御部（図６の「ＤＭＡ機構」と同じ）の他にアドレ
ス変換ユニットを備える。このアドレス変換ユニット
は、アドレス変換機能を実現する論理回路を用いて構成
される。また、マイクロプロセッサのハードウエアとし
ては、公知のものが用いられ、例えば図２に示す良く知
られた構成のものが用いられる。
説明する。本実施の形態の特徴を端的に示す機能ブロッ
ク図を図１に示す。マイクロプロセッサ（プロセッサ）
ＭＰのローカルメモリ（メモリ）ＬＭには、転送パラメ
ータのリストが格納される。通常、ローカルメモリＬＭ
において、マイクロプロセッサ（プロセッサ）ＭＰのＣ
ＰＵから最も近いバンクに格納する。また、マイクロプ
ロセッサＭＰが故障した場合には、共有メモリ１３０に
転送パラメータのリストが格納される。一方、データ転
送アダプタ（データ転送アダプタ手段）ＤＴＡは、ＤＭ
Ａ制御部（図６の「ＤＭＡ機構」と同じ）の他にアドレ
ス変換ユニットを備える。このアドレス変換ユニット
は、アドレス変換機能を実現する論理回路を用いて構成
される。また、マイクロプロセッサのハードウエアとし
ては、公知のものが用いられ、例えば図２に示す良く知
られた構成のものが用いられる。
【００２１】まず、転送パラメータのリストについて説
明する。このリストは、一セット又は複数セットの転送
パラメータで構成される。一セットあたりの転送パラメ
ータには、有効フラグ、転送モード、転送アドレス及び
次パラメータが含まれる。有効フラグは転送パラメータ
自身が有効か否かを示し、転送モードは、データ転送が
リード、ライトあるいはキャッシュメモリ１２０内のコ
ピーのいずれかを示す。転送アドレスとは、キャッシュ
メモリ１２０の空間、チャネルアダプタ（チャネルアダ
プタ部）１１０のデータバッファ１１１、あるいはディ
スクアダプタ（ディスクアダプタ部）１４０のデータバ
ッファ１４１における転送先アドレス及び転送元アドレ
スである。次パラメータとは、転送パラメータが複数セ
ットがある場合、次に読み出すセットが格納された転送
パラメータの開始アドレスである。
明する。このリストは、一セット又は複数セットの転送
パラメータで構成される。一セットあたりの転送パラメ
ータには、有効フラグ、転送モード、転送アドレス及び
次パラメータが含まれる。有効フラグは転送パラメータ
自身が有効か否かを示し、転送モードは、データ転送が
リード、ライトあるいはキャッシュメモリ１２０内のコ
ピーのいずれかを示す。転送アドレスとは、キャッシュ
メモリ１２０の空間、チャネルアダプタ（チャネルアダ
プタ部）１１０のデータバッファ１１１、あるいはディ
スクアダプタ（ディスクアダプタ部）１４０のデータバ
ッファ１４１における転送先アドレス及び転送元アドレ
スである。次パラメータとは、転送パラメータが複数セ
ットがある場合、次に読み出すセットが格納された転送
パラメータの開始アドレスである。
【００２２】次に、データ転送アダプタＤＴＡのアドレ
ス変換ユニットによるＰＣＩバスのマスタ機能について
説明する。このＰＣＩバスのマスタ機能によって、マイ
クロプロセッサＭＰのローカルメモリ１２０あるいは共
有メモリ１３０における特定の領域をＰＣＩのＩ／Ｏア
ドレス空間にマッピングできる。ここで、マッピングと
は、マイクロプロセッサＭＰのＣＰＵが認識可能なロー
カルメモリＬＭあるいは共有メモリ１３０のアドレスを
ＰＣＩのＩ／Ｏアドレス空間のアドレスに対応付けて変
換する動作を指す。以後、この動作をマッピングと表現
する。チャネルアダプタ１１０及びディスクアダプタ１
４０の各マイクロプロセッサＭＰは、これらを含むディ
スク制御装置が起動した際の初期設定時に、ローカルメ
モリＬＭにおける特定のアドレスに対応付けてデータ転
送アダプタＤＴＡ側にアドレスを設定しておく。
ス変換ユニットによるＰＣＩバスのマスタ機能について
説明する。このＰＣＩバスのマスタ機能によって、マイ
クロプロセッサＭＰのローカルメモリ１２０あるいは共
有メモリ１３０における特定の領域をＰＣＩのＩ／Ｏア
ドレス空間にマッピングできる。ここで、マッピングと
は、マイクロプロセッサＭＰのＣＰＵが認識可能なロー
カルメモリＬＭあるいは共有メモリ１３０のアドレスを
ＰＣＩのＩ／Ｏアドレス空間のアドレスに対応付けて変
換する動作を指す。以後、この動作をマッピングと表現
する。チャネルアダプタ１１０及びディスクアダプタ１
４０の各マイクロプロセッサＭＰは、これらを含むディ
スク制御装置が起動した際の初期設定時に、ローカルメ
モリＬＭにおける特定のアドレスに対応付けてデータ転
送アダプタＤＴＡ側にアドレスを設定しておく。
【００２３】そして、図３のフローチャートに示すよう
に、マイクロプロセッサＭＰが自己のローカルメモリ
（メモリ）ＬＭに転送パラメータのリストが格納される
と（Ｓ１０：ＹＥＳ）、アドレス変換ユニットは、初期
設定時に設定されたアドレスをＰＣＩのＩ／Ｏアドレス
空間にマッピングする（Ｓ２０）。次に、アドレス変換
ユニットは、マッピングされたアドレスに基づき、ロー
カルメモリの転送パラメータのリストをＰＣＩのバース
ト転送モードで自動的に読み出す（Ｓ３０）。
に、マイクロプロセッサＭＰが自己のローカルメモリ
（メモリ）ＬＭに転送パラメータのリストが格納される
と（Ｓ１０：ＹＥＳ）、アドレス変換ユニットは、初期
設定時に設定されたアドレスをＰＣＩのＩ／Ｏアドレス
空間にマッピングする（Ｓ２０）。次に、アドレス変換
ユニットは、マッピングされたアドレスに基づき、ロー
カルメモリの転送パラメータのリストをＰＣＩのバース
ト転送モードで自動的に読み出す（Ｓ３０）。
【００２４】このようにして読み出された転送パラメー
タのリストに基づき、ＤＭＡ制御部によりデータ転送が
実行される（Ｓ４０）。先ず、データ転送アダプタＤＴ
Ａは、転送パラメータの有効フラグが『ＯＮ』であれ
ば、転送モード及び転送アドレスに従い、データ転送を
開始する。このデータ転送が正常に終了すると、次パラ
メータの格納アドレスが有効に設定されているか否かを
確認する。この格納アドレスが有効に設定されている場
合には、その開始アドレスをＰＣＩのＩ／Ｏ空間にマッ
ピングし、次の転送パラメータに基づくデータ転送を実
行する。
タのリストに基づき、ＤＭＡ制御部によりデータ転送が
実行される（Ｓ４０）。先ず、データ転送アダプタＤＴ
Ａは、転送パラメータの有効フラグが『ＯＮ』であれ
ば、転送モード及び転送アドレスに従い、データ転送を
開始する。このデータ転送が正常に終了すると、次パラ
メータの格納アドレスが有効に設定されているか否かを
確認する。この格納アドレスが有効に設定されている場
合には、その開始アドレスをＰＣＩのＩ／Ｏ空間にマッ
ピングし、次の転送パラメータに基づくデータ転送を実
行する。
【００２５】次に、図１に加えて従来の技術での説明で
利用した図６も流用し、データをディスク装置２１０か
ら読み出して上位のホスト３００に転送する例を説明す
る。ホスト３００のリード命令を受けた一つのチャネル
アダプタ１１０は、まず共有メモリ１３０に格納された
キャッシュメモリ１２０に関する管理情報を参照し、リ
ード対象のデータがキャッシュメモリ１２０に格納され
ているかを確認する。この確認の結果、キャッシュメモ
リ１２０に存在していれば、キャッシュメモリ１２０か
らデータを読み出してホスト３００へ転送する。反対
に、キャッシュメモリ１２０にデータが存在していない
場合には、共有メモリ１３０を介し、チャネルアダプタ
１１０及びディスクアダプタ１４０の各マイクロプロセ
ッサＭＰ間の通信を行い、ディスクアダプタ１４０へデ
ィスクアレイ２００からのデータの読み出しを要求す
る。この要求を受けたディスクアダプタ１４０は、リー
ドの対象となるデータの格納場所を演算し、該当するデ
ータをキャッシュメモリ１２０に転送する。チャネルア
ダプタ１１０は、共有メモリ１３０を参照し、確立され
たデータブロックについて、キャッシュメモリ１２０か
らホスト３００に転送する。
利用した図６も流用し、データをディスク装置２１０か
ら読み出して上位のホスト３００に転送する例を説明す
る。ホスト３００のリード命令を受けた一つのチャネル
アダプタ１１０は、まず共有メモリ１３０に格納された
キャッシュメモリ１２０に関する管理情報を参照し、リ
ード対象のデータがキャッシュメモリ１２０に格納され
ているかを確認する。この確認の結果、キャッシュメモ
リ１２０に存在していれば、キャッシュメモリ１２０か
らデータを読み出してホスト３００へ転送する。反対
に、キャッシュメモリ１２０にデータが存在していない
場合には、共有メモリ１３０を介し、チャネルアダプタ
１１０及びディスクアダプタ１４０の各マイクロプロセ
ッサＭＰ間の通信を行い、ディスクアダプタ１４０へデ
ィスクアレイ２００からのデータの読み出しを要求す
る。この要求を受けたディスクアダプタ１４０は、リー
ドの対象となるデータの格納場所を演算し、該当するデ
ータをキャッシュメモリ１２０に転送する。チャネルア
ダプタ１１０は、共有メモリ１３０を参照し、確立され
たデータブロックについて、キャッシュメモリ１２０か
らホスト３００に転送する。
【００２６】ここで、データ転送が異常に終了した場合
には、データ転送アダプタＤＴＡの割り込み信号により
データ転送の処理を中止し、この異常終了をマイクロプ
ロセッサＭＰに通知する。
には、データ転送アダプタＤＴＡの割り込み信号により
データ転送の処理を中止し、この異常終了をマイクロプ
ロセッサＭＰに通知する。
【００２７】ところで、ローカルメモリＬＭに障害が発
生した場合（Ｓ１００：ＹＥＳ）には、図４のフローチ
ャートに示すように、所定の割り込み信号でマイクロプ
ロセッサＭＰに通知する。そして、マイクロプロセッサ
ＭＰは、ＰＣＩのＩ／Ｏ空間にマッピングするアドレス
を変更する（Ｓ１１０）。ことにより、ローカルメモリ
ＬＭが備える複数のバンクのうち正常なバンクに転送パ
ラメータのリストの格納をする（Ｓ１２０）。
生した場合（Ｓ１００：ＹＥＳ）には、図４のフローチ
ャートに示すように、所定の割り込み信号でマイクロプ
ロセッサＭＰに通知する。そして、マイクロプロセッサ
ＭＰは、ＰＣＩのＩ／Ｏ空間にマッピングするアドレス
を変更する（Ｓ１１０）。ことにより、ローカルメモリ
ＬＭが備える複数のバンクのうち正常なバンクに転送パ
ラメータのリストの格納をする（Ｓ１２０）。
【００２８】また、マイクロプロセッサＭＰに障害が発
生して閉塞した場合を想定する。この場合、図５のフロ
ーチャートに示すように、データ転送アダプタＤＴＡ側
で、マイクロプロセッサＭＰの障害検出を契機として、
ＰＣＩのＩ／Ｏ空間にマッピングするアドレスを共有メ
モリ１３０に自動的に変更する（Ｓ２００→Ｓ２１
０）。そして、共有メモリ１３０に転送パラメータのリ
ストが格納されると、この共有メモリ１３０に転送パラ
メータのリストに基づきデータ転送を実行する（Ｓ２２
０）。このことにより、故障中のマイクロプロセッサＭ
Ｐの障害が修復されるまでの間、このマイクロプロセッ
サＭＰを含むチャネルアダプタ１１０及びディスクアダ
プタ１４０を通じたデータ転送については、他のチャネ
ルアダプタ１１０及びディスクアダプタ１４０の正常な
マイクロプロセッサＭＰでもって代行させることができ
る。
生して閉塞した場合を想定する。この場合、図５のフロ
ーチャートに示すように、データ転送アダプタＤＴＡ側
で、マイクロプロセッサＭＰの障害検出を契機として、
ＰＣＩのＩ／Ｏ空間にマッピングするアドレスを共有メ
モリ１３０に自動的に変更する（Ｓ２００→Ｓ２１
０）。そして、共有メモリ１３０に転送パラメータのリ
ストが格納されると、この共有メモリ１３０に転送パラ
メータのリストに基づきデータ転送を実行する（Ｓ２２
０）。このことにより、故障中のマイクロプロセッサＭ
Ｐの障害が修復されるまでの間、このマイクロプロセッ
サＭＰを含むチャネルアダプタ１１０及びディスクアダ
プタ１４０を通じたデータ転送については、他のチャネ
ルアダプタ１１０及びディスクアダプタ１４０の正常な
マイクロプロセッサＭＰでもって代行させることができ
る。
【００２９】本実施の形態にあっては、次の効果を奏す
る。プロセッサは、転送パラメータの格納先を、データ
転送アダプタ側のレジスタではなく、プロセッサ内部の
ローカルメモリ又は共有メモリとすることができる。こ
のため、プロセッサにとっては、転送パラメータの設定
の高速化が図れ、その分、他の演算や論理等の他の処理
に集中できる。つまり、プロセッサの負荷分散により、
プロセッサが行う処理全般に関する性能を向上させるこ
とができる。
る。プロセッサは、転送パラメータの格納先を、データ
転送アダプタ側のレジスタではなく、プロセッサ内部の
ローカルメモリ又は共有メモリとすることができる。こ
のため、プロセッサにとっては、転送パラメータの設定
の高速化が図れ、その分、他の演算や論理等の他の処理
に集中できる。つまり、プロセッサの負荷分散により、
プロセッサが行う処理全般に関する性能を向上させるこ
とができる。
【００３０】また、プロセッサが行う転送パラメータの
設定とは独立して非同期に、データ転送アダプタが主体
的にデータ転送を司ることができる。
設定とは独立して非同期に、データ転送アダプタが主体
的にデータ転送を司ることができる。
【００３１】また、転送パラメータを設定するローカル
メモリに故障が発生しても、他のメモリバンクに転送パ
ラメータの格納先を変更する。このことで、データ転送
を１継続できる。さらに、プロセッサが故障しても、転
送パラメータの格納先を共用メモリに変更する。このこ
とで、他のチャネルアダプタ及びディスクアダプタの正
常なマイクロプロセッサがデータ伝送を代行して継続で
きる。したがって、障害発生時のデータ保全性を高める
ことができる。
メモリに故障が発生しても、他のメモリバンクに転送パ
ラメータの格納先を変更する。このことで、データ転送
を１継続できる。さらに、プロセッサが故障しても、転
送パラメータの格納先を共用メモリに変更する。このこ
とで、他のチャネルアダプタ及びディスクアダプタの正
常なマイクロプロセッサがデータ伝送を代行して継続で
きる。したがって、障害発生時のデータ保全性を高める
ことができる。
【００３２】
【発明の効果】プロセッサによるデータ転送のパラメー
タ設定の高速化が図れる。
タ設定の高速化が図れる。
【図１】 本発明の一実施の形態に係るディスク制御装
置の特徴を端的に示す機能ブロック図である。
置の特徴を端的に示す機能ブロック図である。
【図２】 本発明の一実施の形態に係るマイクロプロセ
ッサのハードウエアの構成例を示すブロック図である。
ッサのハードウエアの構成例を示すブロック図である。
【図３】 本発明の一実施の形態に係るデータの転送処
理を示すフローチャートである。
理を示すフローチャートである。
【図４】 本発明の一実施の形態に係るローカルメモリ
ＬＭに障害が発生した場合の対策を示すフローチャート
である。
ＬＭに障害が発生した場合の対策を示すフローチャート
である。
【図５】 本発明の一実施の形態に係るマイクロプロセ
ッサＭＰに障害が発生した場合の対策を示すフローチャ
ートである。
ッサＭＰに障害が発生した場合の対策を示すフローチャ
ートである。
【図６】 従来のディスク制御装置のブロック図であ
る。
る。
１００ ディスク制御装置
１１０ チャネルアダプタ（チャネルアダプタ部）
１１１ データバッファ
１２０ キャッシュメモリ
１３０ 共有メモリ
１４０ ディスクアダプタ（ディスクアダプタ部）
１４１ データバッファ
２００ ディスクアレイ
２１０ ディスク装置
３００ ホスト
ＭＰ マイクロプロセッサ（プロセッサ）
ＬＭ ローカルメモリ（メモリ）
ＤＴＡ データ転送アダプタ（データ転送アダプタ手
段）
段）
フロントページの続き
Ｆターム(参考） 5B014 EB03 EB05 GC01
5B018 GA06 KA15 MA05
5B061 DD01
5B065 BA01 CA02 CA15 CE01 CE12
CH01
Claims (12)
- 【請求項１】 データを記憶するディスク装置への入出
力データを一時的に格納するキャッシュメモリと、ホス
トと前記キャッシュメモリとの間のデータの転送を制御
するプロセッサ及びデータ転送アダプタ手段を有するチ
ャネルアダプタ部と、前記ディスク装置と前記キャッシ
ュメモリとの間のデータの転送を制御するプロセッサ及
びデータ転送アダプタ手段を有するディスクアダプタ部
とを備えたディスク制御装置において、 前記チャネルアダプタ部又は前記ディスクアダプタ部の
前記プロセッサは、前記データの転送を制御するための
パラメータを前記プロセッサ内のメモリに格納し、 前記チャネルアダプタ部又は前記ディスクアダプタ部の
前記データ転送アダプタ手段は、前記メモリに格納され
た前記パラメータを読み出し、読み出した前記パラメー
タに基づいて前記データの転送を実行することを特徴と
するディスク制御装置。 - 【請求項２】 前記プロセッサは、前記メモリに格納さ
れる前記パラメータのアドレスを変更可能であることを
特徴とするディスク制御装置。 - 【請求項３】 前記プロセッサ内の前記メモリに障害が
発生した場合には、前記パラメータを該メモリにおける
別のバンクに格納すべく、前記プロセッサは、該パラメ
ータのアドレスを変更することを特徴とする請求項２に
記載のディスク制御装置。 - 【請求項４】 前記チャネルアダプタ部及び前記ディス
クアダプタ部に接続された共有メモリを更に備え、 前記プロセッサに障害が発生した場合には、前記パラメ
ータを前記共有メモリに格納すべく、該パラメータのア
ドレスを前記共有メモリに変更し、 他の正常な前記プロセッサが、前記パラメータを前記共
有メモリに格納することを特徴とする請求項２に記載の
ディスク制御装置。 - 【請求項５】 データを記憶するディスク装置と、前記
ディスク装置への入出力データを一時的に格納するキャ
ッシュメモリと、ホストと前記キャッシュメモリとの間
のデータの転送を制御するプロセッサ及びデータ転送ア
ダプタ手段を有するチャネルアダプタ部と、前記ディス
ク装置と前記キャッシュメモリとの間のデータの転送を
制御するプロセッサ及びデータ転送アダプタ手段を有す
るディスクアダプタ部とを備えたストレージシステムに
おいて、 前記チャネルアダプタ部又は前記ディスクアダプタ部の
前記プロセッサは、前記データの転送を制御するための
パラメータを前記プロセッサ内のメモリに格納し、 前記チャネルアダプタ部又は前記ディスクアダプタ部の
前記データ転送アダプタ手段は、前記メモリに格納され
た前記パラメータを読み出し、読み出した前記パラメー
タに基づいて前記データの転送を実行することを特徴と
するストレージシステム。 - 【請求項６】 前記プロセッサは、前記メモリに格納さ
れる前記パラメータのアドレスを変更可能であることを
特徴とするストレージシステム。 - 【請求項７】 前記プロセッサ内の前記メモリに障害が
発生した場合には、前記パラメータを該メモリにおける
別のバンクに格納すべく、該パラメータのアドレスを変
更することを特徴とする請求項６に記載のストレージシ
ステム。 - 【請求項８】 前記チャネルアダプタ部及び前記ディス
クアダプタ部に接続された共有メモリを更に備え、 前記プロセッサに障害が発生した場合には、前記パラメ
ータを前記共有メモリに格納すべく、該パラメータのア
ドレスを前記共有メモリに変更し、 他の正常な前記プロセッサが、前記パラメータを前記共
有メモリに格納することを特徴とする請求項６に記載の
ストレージシステム。 - 【請求項９】 データを記憶するディスク装置への入出
力データを一時的に格納するキャッシュメモリと、ホス
トと前記キャッシュメモリとの間のデータの転送を制御
するプロセッサ及びデータ転送アダプタ手段を有するチ
ャネルアダプタ部と、前記ディスク装置と前記キャッシ
ュメモリとの間のデータの転送を制御するプロセッサ及
びデータ転送アダプタ手段を有するディスクアダプタ部
とを備えたディスク制御装置の制御方法であって、 前記チャネルアダプタ部又は前記ディスクアダプタ部の
前記プロセッサは、前記データの転送を制御するための
パラメータを前記プロセッサ内のメモリに格納し、 前記チャネルアダプタ部又は前記ディスクアダプタ部の
前記データ転送アダプタ手段は、前記メモリに格納され
た前記パラメータを読み出し、読み出した前記パラメー
タに基づいて前記データの転送を実行することを特徴と
するディスク制御装置の制御方法。 - 【請求項１０】 前記プロセッサは、前記メモリに格納
される前記パラメータのアドレスを変更可能であること
を特徴とするディスク制御装置の制御方法。 - 【請求項１１】 前記プロセッサ内の前記メモリに障害
が発生した場合には、前記パラメータを該メモリにおけ
る別のバンクに格納すべく、該パラメータのアドレスを
変更することを特徴とする請求項１０に記載のディスク
制御装置の制御方法。 - 【請求項１２】 前記ディスク制御装置は、前記チャネ
ルアダプタ部及び前記ディスクアダプタ部に接続された
共有メモリを更に備え、 前記プロセッサに障害が発生した場合には、前記パラメ
ータを前記共有メモリに格納すべく、該パラメータのア
ドレスを前記共有メモリに変更し、 他の正常な前記プロセッサが、前記パラメータを前記共
有メモリに格納することを特徴とする請求項１０に記載
のディスク制御装置の制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002152864A JP2003345515A (ja) | 2002-05-27 | 2002-05-27 | ディスク制御装置、ストレージシステム、及びその制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002152864A JP2003345515A (ja) | 2002-05-27 | 2002-05-27 | ディスク制御装置、ストレージシステム、及びその制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003345515A true JP2003345515A (ja) | 2003-12-05 |
| JP2003345515A5 JP2003345515A5 (ja) | 2005-06-02 |
Family
ID=29770095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002152864A Pending JP2003345515A (ja) | 2002-05-27 | 2002-05-27 | ディスク制御装置、ストレージシステム、及びその制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003345515A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007207007A (ja) * | 2006-02-02 | 2007-08-16 | Hitachi Ltd | ストレージシステム、ストレージコントローラ及び計算機システム |
| US7284086B2 (en) | 2003-10-29 | 2007-10-16 | Hitachi, Ltd. | Storage device controlling device and control method for storage device controlling device |
-
2002
- 2002-05-27 JP JP2002152864A patent/JP2003345515A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7284086B2 (en) | 2003-10-29 | 2007-10-16 | Hitachi, Ltd. | Storage device controlling device and control method for storage device controlling device |
| JP2007207007A (ja) * | 2006-02-02 | 2007-08-16 | Hitachi Ltd | ストレージシステム、ストレージコントローラ及び計算機システム |
| US8127077B2 (en) | 2006-02-02 | 2012-02-28 | Hitachi, Ltd. | Virtual path storage system and control method for the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100555257C (zh) | 处理页面复制期间的dma操作的存储控制器和方法 | |
| US5951685A (en) | Computer system with system ROM including serial-access PROM coupled to an auto-configuring memory controller and method of shadowing BIOS code from PROM | |
| JPH06314205A (ja) | 割り込み源間の優先順位確立方法及びデータ処理システム | |
| JPH08161279A (ja) | マルチプロセッサシステム | |
| CA2530013A1 (en) | A fault tolerant computer system and a synchronization method for the same | |
| US20150100776A1 (en) | Non-disruptive code update of a single processor in a multi-processor computing system | |
| KR20110097447A (ko) | 인터럽트 프록시 기능을 구비한 시스템 온 칩 및 그에 따른 인터럽트 프록시 처리방법 | |
| JP2963426B2 (ja) | バスブリッジ装置及びトランザクションフォワード方法 | |
| JPS6126702B2 (ja) | ||
| JPH1173365A (ja) | データ移動操作を最適化する方法 | |
| US20080016296A1 (en) | Data processing system | |
| JP2003345515A (ja) | ディスク制御装置、ストレージシステム、及びその制御方法 | |
| JP3615219B2 (ja) | システムコントローラ、コントロールシステムおよびシステムコントロール方法 | |
| JP3111052B2 (ja) | 複数のプロセッサに接続されたバスにデータを供給する方法およびシステム | |
| EP0851352B1 (en) | Input/output control device and method applied to fault-resilient computer system | |
| JP2568017B2 (ja) | マイクロプロセッサ及びそれを使用したデータ処理システム | |
| KR100246864B1 (ko) | 제2캐시 메모리를 위한 캐시 플러시 방법 및 캐시 메모리를 갖춘 컴퓨터 메모리 시스템 | |
| JPH11232213A (ja) | 入出力装置におけるデータ転送方式 | |
| JP4431492B2 (ja) | 複数のコヒーレンシー・グラニュールをサポートするデータ転送ユニット | |
| US5201052A (en) | System for transferring first and second ring information from program status word register and store buffer | |
| JP3940701B2 (ja) | ディスクアレイ装置及び同装置に適用されるキャッシュ一致化制御方法 | |
| JPH0973370A (ja) | 情報処理システム | |
| JP2924962B1 (ja) | ディスクアレイ装置 | |
| JP3161422B2 (ja) | マイクロコンピュータ | |
| JPS60142450A (ja) | 記憶システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040809 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040809 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040809 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040928 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070301 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070306 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070417 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070417 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071113 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071221 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080304 |