JP2003345515A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2003345515A5 JP2003345515A5 JP2002152864A JP2002152864A JP2003345515A5 JP 2003345515 A5 JP2003345515 A5 JP 2003345515A5 JP 2002152864 A JP2002152864 A JP 2002152864A JP 2002152864 A JP2002152864 A JP 2002152864A JP 2003345515 A5 JP2003345515 A5 JP 2003345515A5
- Authority
- JP
- Japan
- Prior art keywords
- processor
- memory
- disk
- adapter unit
- parameter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Description
ところで、ローカルメモリLMに障害が発生した場合(S100:YES)には、図4のフローチャートに示すように、所定の割り込み信号でマイクロプロセッサMPに通知する。そして、マイクロプロセッサMPは、PCIのI/O空間にマッピングするアドレスを変更する(S110)ことにより、ローカルメモリLMが備える複数のバンクのうち正常なバンクに転送パラメータのリストの格納をする(S120)。
Claims (13)
- データを記憶するディスク装置への入出力データを一時的に格納するキャッシュメモリと、ホストと前記キャッシュメモリとの間のデータの転送を制御するプロセッサ及びデータ転送アダプタ手段を有するチャネルアダプタ部と、前記ディスク装置と前記キャッシュメモリとの間のデータの転送を制御するプロセッサ及びデータ転送アダプタ手段を有するディスクアダプタ部とを備えたディスク制御装置において、
前記チャネルアダプタ部又は前記ディスクアダプタ部の前記プロセッサは、前記データの転送を制御するためのパラメータを前記プロセッサ内のメモリに格納し、
前記チャネルアダプタ部又は前記ディスクアダプタ部の前記データ転送アダプタ手段は、前記メモリに格納された前記パラメータを読み出し、読み出した前記パラメータに基づいて前記データの転送を実行することを特徴とするディスク制御装置。 - 前記プロセッサは、前記メモリに格納される前記パラメータのアドレスを変更可能であることを特徴とする請求項1に記載のディスク制御装置。
- 前記プロセッサ内の前記メモリに障害が発生した場合には、前記パラメータを該メモリにおける別のバンクに格納すべく、前記プロセッサは、該パラメータのアドレスを変更することを特徴とする請求項2に記載のディスク制御装置。
- 前記チャネルアダプタ部及び前記ディスクアダプタ部に接続された共有メモリを更に備え、
前記プロセッサに障害が発生した場合には、前記パラメータを前記共有メモリに格納すべく、該パラメータのアドレスを前記共有メモリに変更し、
他の正常な前記プロセッサが、前記パラメータを前記共有メモリに格納することを特徴とする請求項2に記載のディスク制御装置。 - データを記憶するディスク装置と、前記ディスク装置への入出力データを一時的に格納するキャッシュメモリと、ホストと前記キャッシュメモリとの間のデータの転送を制御するプロセッサ及びデータ転送アダプタ手段を有するチャネルアダプタ部と、前記ディスク装置と前記キャッシュメモリとの間のデータの転送を制御するプロセッサ及びデータ転送アダプタ手段を有するディスクアダプタ部とを備えたストレージシステムにおいて、
前記チャネルアダプタ部又は前記ディスクアダプタ部の前記プロセッサは、前記データの転送を制御するためのパラメータを前記プロセッサ内のメモリに格納し、
前記チャネルアダプタ部又は前記ディスクアダプタ部の前記データ転送アダプタ手段は、前記メモリに格納された前記パラメータを読み出し、読み出した前記パラメータに基づいて前記データの転送を実行することを特徴とするストレージシステム。 - 前記プロセッサは、前記メモリに格納される前記パラメータのアドレスを変更可能であることを特徴とする請求項5に記載のストレージシステム。
- 前記プロセッサ内の前記メモリに障害が発生した場合には、前記パラメータを該メモリにおける別のバンクに格納すべく、該パラメータのアドレスを変更することを特徴とする請求項6に記載のストレージシステム。
- 前記チャネルアダプタ部及び前記ディスクアダプタ部に接続された共有メモリを更に備え、
前記プロセッサに障害が発生した場合には、前記パラメータを前記共有メモリに格納すべく、該パラメータのアドレスを前記共有メモリに変更し、
他の正常な前記プロセッサが、前記パラメータを前記共有メモリに格納することを特徴とする請求項6に記載のストレージシステム。 - データを記憶するディスク装置への入出力データを一時的に格納するキャッシュメモリと、ホストと前記キャッシュメモリとの間のデータの転送を制御するプロセッサ及びデータ転送アダプタ手段を有するチャネルアダプタ部と、前記ディスク装置と前記キャッシュメモリとの間のデータの転送を制御するプロセッサ及びデータ転送アダプタ手段を有するディスクアダプタ部とを備えたディスク制御装置の制御方法であって、
前記チャネルアダプタ部又は前記ディスクアダプタ部の前記プロセッサは、前記データの転送を制御するためのパラメータを前記プロセッサ内のメモリに格納し、
前記チャネルアダプタ部又は前記ディスクアダプタ部の前記データ転送アダプタ手段は、前記メモリに格納された前記パラメータを読み出し、読み出した前記パラメータに基づいて前記データの転送を実行することを特徴とするディスク制御装置の制御方法。 - 前記プロセッサは、前記メモリに格納される前記パラメータのアドレスを変更可能であることを特徴とする請求項9に記載のディスク制御装置の制御方法。
- 前記プロセッサ内の前記メモリに障害が発生した場合には、前記パラメータを該メモリにおける別のバンクに格納すべく、該パラメータのアドレスを変更することを特徴とする請求項10に記載のディスク制御装置の制御方法。
- 前記ディスク制御装置は、前記チャネルアダプタ部及び前記ディスクアダプタ部に接続された共有メモリを更に備え、
前記プロセッサに障害が発生した場合には、前記パラメータを前記共有メモリに格納すべく、該パラメータのアドレスを前記共有メモリに変更し、
他の正常な前記プロセッサが、前記パラメータを前記共有メモリに格納することを特徴とする請求項10に記載のディスク制御装置の制御方法。 - データを記憶するディスク装置への入出力データを一時的に格納するキャッシュメモリと、
メモリを備えるプロセッサ、当該プロセッサと通信可能に接続されているアドレス変換回路、及び当該アドレス変換回路とPCIバスを介して通信可能に接続されているDMA機構を有する、ホストと前記キャッシュメモリとの間のデータの転送を制御するチャネルアダプタ部と、
メモリを備えるプロセッサ、当該プロセッサと通信可能に接続されているアドレス変換回路、及び当該アドレス変換回路とPCIバスを介して通信可能に接続されているDMA機構を有する、前記ディスク装置と前記キャッシュメモリとの間のデータの転送を制御するディスクアダプタ部と、
を備え、
前記チャネルアダプタ部又は前記ディスクアダプタ部の前記プロセッサは、前記データの転送を制御するためのパラメータを前記メモリの所定のアドレスに格納し、
前記チャネルアダプタ部又は前記ディスクアダプタ部の前記アドレス変換回路は、
前記メモリの前記所定のアドレスに格納されている前記パラメータを読み出し、
前記所定のアドレスをPCIバスにおける所定のI/Oアドレスに変換し、
読み出した前記パラメータを当該所定のI/Oアドレスを用いて前記PCIバス経由で前記DMA機構に送信し、
前記チャネルアダプタ部又は前記ディスクアダプタ部の前記DMA機構は、
前記アドレス変換回路から送信されてくる前記パラメータを受信し、
受信した当該パラメータに基づいて前記データの転送を実行すること、
を特徴とするディスク制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002152864A JP2003345515A (ja) | 2002-05-27 | 2002-05-27 | ディスク制御装置、ストレージシステム、及びその制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002152864A JP2003345515A (ja) | 2002-05-27 | 2002-05-27 | ディスク制御装置、ストレージシステム、及びその制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003345515A JP2003345515A (ja) | 2003-12-05 |
JP2003345515A5 true JP2003345515A5 (ja) | 2005-06-02 |
Family
ID=29770095
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002152864A Pending JP2003345515A (ja) | 2002-05-27 | 2002-05-27 | ディスク制御装置、ストレージシステム、及びその制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003345515A (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005135065A (ja) | 2003-10-29 | 2005-05-26 | Hitachi Ltd | 記憶デバイス制御装置、及び記憶デバイス制御装置の制御方法 |
JP4859471B2 (ja) * | 2006-02-02 | 2012-01-25 | 株式会社日立製作所 | ストレージシステム及びストレージコントローラ |
-
2002
- 2002-05-27 JP JP2002152864A patent/JP2003345515A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100708128B1 (ko) | 낸드 플래시 메모리 제어 장치 및 방법 | |
KR101035225B1 (ko) | 개량 데이터 전송을 위한 제어기 장치 및 방법 | |
CN102646446B (zh) | 硬件动态高速缓存电源管理 | |
JP4768697B2 (ja) | 記憶システム、およびデータ転送方法 | |
JPWO2020243098A5 (ja) | ||
EP3049938B1 (en) | Data management on memory modules | |
TW202143052A (zh) | 用於固態硬碟的緩衝區最佳化 | |
US20080162788A1 (en) | Memory Controller with Automatic Command Processing Unit and Memory System Including the Same | |
US7925819B2 (en) | Non-volatile memory storage system and method for reading an expansion read only memory image thereof | |
JP2006092521A (ja) | インターフェース選択スイッチを含む不揮発性メモリ保存装置及びそれを利用した方法 | |
JP2007188428A (ja) | 半導体ストレージ装置およびストレージシステム | |
EP3040867B1 (en) | A method for addressing a memory card, a system using a memory card, and a memory card | |
JP2003345515A5 (ja) | ||
WO1998028679A1 (en) | Data transfer with mirroring | |
JP2005258719A (ja) | データ処理システム及びスレーブデバイス | |
KR980007181A (ko) | 비동기 전송 모드 교환기의 메인 프로세서 이중화 장치 및 방법 | |
EP1506488B1 (en) | Data transfer unit with support for multiple coherency granules | |
JP4826873B2 (ja) | ホットルーチンメモリを有するマイクロプロセッサシステム | |
JP4622422B2 (ja) | 記憶装置 | |
TW394887B (en) | ATAPI interface control circuit and DVD player for this interfere control circuit | |
JP5211537B2 (ja) | インターフェース回路 | |
JPH0863396A (ja) | ディスクキャッシュ装置 | |
JPH0652056A (ja) | キャシュメモリシステム | |
JP2009059155A (ja) | Usbホストコントローラ装置 | |
JP3299147B2 (ja) | キャッシュ制御回路 |