JP2003345515A5 - - Google Patents

Description

ところで、ローカルメモリＬＭに障害が発生した場合（Ｓ１００：ＹＥＳ）には、図４のフローチャートに示すように、所定の割り込み信号でマイクロプロセッサＭＰに通知する。そして、マイクロプロセッサＭＰは、ＰＣＩのＩ／Ｏ空間にマッピングするアドレスを変更する（Ｓ１１０）ことにより、ローカルメモリＬＭが備える複数のバンクのうち正常なバンクに転送パラメータのリストの格納をする（Ｓ１２０）。

Claims (13)

1. データを記憶するディスク装置への入出力データを一時的に格納するキャッシュメモリと、ホストと前記キャッシュメモリとの間のデータの転送を制御するプロセッサ及びデータ転送アダプタ手段を有するチャネルアダプタ部と、前記ディスク装置と前記キャッシュメモリとの間のデータの転送を制御するプロセッサ及びデータ転送アダプタ手段を有するディスクアダプタ部とを備えたディスク制御装置において、
   前記チャネルアダプタ部又は前記ディスクアダプタ部の前記プロセッサは、前記データの転送を制御するためのパラメータを前記プロセッサ内のメモリに格納し、
   前記チャネルアダプタ部又は前記ディスクアダプタ部の前記データ転送アダプタ手段は、前記メモリに格納された前記パラメータを読み出し、読み出した前記パラメータに基づいて前記データの転送を実行することを特徴とするディスク制御装置。
2. 前記プロセッサは、前記メモリに格納される前記パラメータのアドレスを変更可能であることを特徴とする請求項１に記載のディスク制御装置。
3. 前記プロセッサ内の前記メモリに障害が発生した場合には、前記パラメータを該メモリにおける別のバンクに格納すべく、前記プロセッサは、該パラメータのアドレスを変更することを特徴とする請求項２に記載のディスク制御装置。
4. 前記チャネルアダプタ部及び前記ディスクアダプタ部に接続された共有メモリを更に備え、
   前記プロセッサに障害が発生した場合には、前記パラメータを前記共有メモリに格納すべく、該パラメータのアドレスを前記共有メモリに変更し、
   他の正常な前記プロセッサが、前記パラメータを前記共有メモリに格納することを特徴とする請求項２に記載のディスク制御装置。
5. データを記憶するディスク装置と、前記ディスク装置への入出力データを一時的に格納するキャッシュメモリと、ホストと前記キャッシュメモリとの間のデータの転送を制御するプロセッサ及びデータ転送アダプタ手段を有するチャネルアダプタ部と、前記ディスク装置と前記キャッシュメモリとの間のデータの転送を制御するプロセッサ及びデータ転送アダプタ手段を有するディスクアダプタ部とを備えたストレージシステムにおいて、
   前記チャネルアダプタ部又は前記ディスクアダプタ部の前記プロセッサは、前記データの転送を制御するためのパラメータを前記プロセッサ内のメモリに格納し、
   前記チャネルアダプタ部又は前記ディスクアダプタ部の前記データ転送アダプタ手段は、前記メモリに格納された前記パラメータを読み出し、読み出した前記パラメータに基づいて前記データの転送を実行することを特徴とするストレージシステム。
6. 前記プロセッサは、前記メモリに格納される前記パラメータのアドレスを変更可能であることを特徴とする請求項５に記載のストレージシステム。
7. 前記プロセッサ内の前記メモリに障害が発生した場合には、前記パラメータを該メモリにおける別のバンクに格納すべく、該パラメータのアドレスを変更することを特徴とする請求項６に記載のストレージシステム。
8. 前記チャネルアダプタ部及び前記ディスクアダプタ部に接続された共有メモリを更に備え、
   前記プロセッサに障害が発生した場合には、前記パラメータを前記共有メモリに格納すべく、該パラメータのアドレスを前記共有メモリに変更し、
   他の正常な前記プロセッサが、前記パラメータを前記共有メモリに格納することを特徴とする請求項６に記載のストレージシステム。
9. データを記憶するディスク装置への入出力データを一時的に格納するキャッシュメモリと、ホストと前記キャッシュメモリとの間のデータの転送を制御するプロセッサ及びデータ転送アダプタ手段を有するチャネルアダプタ部と、前記ディスク装置と前記キャッシュメモリとの間のデータの転送を制御するプロセッサ及びデータ転送アダプタ手段を有するディスクアダプタ部とを備えたディスク制御装置の制御方法であって、
   前記チャネルアダプタ部又は前記ディスクアダプタ部の前記プロセッサは、前記データの転送を制御するためのパラメータを前記プロセッサ内のメモリに格納し、
   前記チャネルアダプタ部又は前記ディスクアダプタ部の前記データ転送アダプタ手段は、前記メモリに格納された前記パラメータを読み出し、読み出した前記パラメータに基づいて前記データの転送を実行することを特徴とするディスク制御装置の制御方法。
10. 前記プロセッサは、前記メモリに格納される前記パラメータのアドレスを変更可能であることを特徴とする請求項９に記載のディスク制御装置の制御方法。
11. 前記プロセッサ内の前記メモリに障害が発生した場合には、前記パラメータを該メモリにおける別のバンクに格納すべく、該パラメータのアドレスを変更することを特徴とする請求項１０に記載のディスク制御装置の制御方法。
12. 前記ディスク制御装置は、前記チャネルアダプタ部及び前記ディスクアダプタ部に接続された共有メモリを更に備え、
    前記プロセッサに障害が発生した場合には、前記パラメータを前記共有メモリに格納すべく、該パラメータのアドレスを前記共有メモリに変更し、
    他の正常な前記プロセッサが、前記パラメータを前記共有メモリに格納することを特徴とする請求項１０に記載のディスク制御装置の制御方法。
13. データを記憶するディスク装置への入出力データを一時的に格納するキャッシュメモリと、
    メモリを備えるプロセッサ、当該プロセッサと通信可能に接続されているアドレス変換回路、及び当該アドレス変換回路とＰＣＩバスを介して通信可能に接続されているＤＭＡ機構を有する、ホストと前記キャッシュメモリとの間のデータの転送を制御するチャネルアダプタ部と、
    メモリを備えるプロセッサ、当該プロセッサと通信可能に接続されているアドレス変換回路、及び当該アドレス変換回路とＰＣＩバスを介して通信可能に接続されているＤＭＡ機構を有する、前記ディスク装置と前記キャッシュメモリとの間のデータの転送を制御するディスクアダプタ部と、
    を備え、
    前記チャネルアダプタ部又は前記ディスクアダプタ部の前記プロセッサは、前記データの転送を制御するためのパラメータを前記メモリの所定のアドレスに格納し、
    前記チャネルアダプタ部又は前記ディスクアダプタ部の前記アドレス変換回路は、
    前記メモリの前記所定のアドレスに格納されている前記パラメータを読み出し、
    前記所定のアドレスをＰＣＩバスにおける所定のＩ／Ｏアドレスに変換し、
    読み出した前記パラメータを当該所定のＩ／Ｏアドレスを用いて前記ＰＣＩバス経由で前記ＤＭＡ機構に送信し、
    前記チャネルアダプタ部又は前記ディスクアダプタ部の前記ＤＭＡ機構は、
    前記アドレス変換回路から送信されてくる前記パラメータを受信し、
    受信した当該パラメータに基づいて前記データの転送を実行すること、
    を特徴とするディスク制御装置。