KR980007181A - 비동기 전송 모드 교환기의 메인 프로세서 이중화 장치 및 방법 - Google Patents

비동기 전송 모드 교환기의 메인 프로세서 이중화 장치 및 방법 Download PDF

Info

Publication number
KR980007181A
KR980007181A KR1019970024296A KR19970024296A KR980007181A KR 980007181 A KR980007181 A KR 980007181A KR 1019970024296 A KR1019970024296 A KR 1019970024296A KR 19970024296 A KR19970024296 A KR 19970024296A KR 980007181 A KR980007181 A KR 980007181A
Authority
KR
South Korea
Prior art keywords
bus
mode
main processor
read
buffer
Prior art date
Application number
KR1019970024296A
Other languages
English (en)
Other versions
KR100233087B1 (ko
Inventor
강성대
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Publication of KR980007181A publication Critical patent/KR980007181A/ko
Application granted granted Critical
Publication of KR100233087B1 publication Critical patent/KR100233087B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/42—Loop networks
    • H04L12/427—Loop networks with decentralised control
    • H04L12/433—Loop networks with decentralised control with asynchronous transmission, e.g. token ring, register insertion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/15—Interconnection of switching modules
    • H04L49/1515—Non-blocking multistage, e.g. Clos
    • H04L49/153—ATM switching fabrics having parallel switch planes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478—Provisions for broadband connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5625—Operations, administration and maintenance [OAM]
    • H04L2012/5627—Fault tolerance and recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Multi Processors (AREA)
  • Hardware Redundancy (AREA)

Abstract

동작모드 및 대기모드의 이중화 제어부들이 각각 해당 모드들의 메모리와 엠버스를 통해 연결되는 구조를 가지는 비동기 전송모드 교환기의 메인 프로세서에서 데이터를 전송하기 위한 이중화 제어부가, 피포와, 동작모드 엠-버스와 피포 사이에 연결되는 쓰기버퍼와, 쓰기버퍼에 저장된 데이터를 피포에 저장하는 쓰기제어기와, 피포와 대기모드 엠-버스 사이에 연결되는 읽기버퍼와, 피포에 저장된 데이터를 읽기버퍼에 저장하는 동시에 대기 엠-버스의 상태를 확인하여 읽기버퍼에 저장된 데이터를 대기모드의 엠-버스에 출력하는 읽기제어기로 구성된다.

Description

비동기 전송 모드 교환기의 메인 프로세서 이중화 장치 및 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
도 3은 비동기 전송모드 교환기에서 본 발명의 실시예에 따라 이중화 구성을 갖는 메인프로세서의 구성을 도시하는 도면.
도 4는 도 3과 같은 메인 프로세서 구조에서 각 버스 들의 구조를 도시하는 도면.
도 5는 본 발명의 실시예에 따른 메인프로세서의 이중화 구조에서 동작 중인 메인 프로세서의 데이터를 대기 중인 메인프로세서에 전송하는 장치의 구성을 도시하는 도면.
도 6은 도 5와 같은 데이터 전송장치의 동작 특성을 도시하는 도면.

Claims (2)

  1. 비동기 전송모드 교환기의 메인 프로세서 이중화 장치에 있어서, 동작모드 및 대기모드의 이중화 제어부들이 각각 해당 모드들의 메모리와 엠버스를 통해 연결되는 구조를 가지며, 상기 이중화 제어부가 피포와, 상기 동작모드 엠-버스와 피포 사이에 연결되는 쓰기버퍼와, 상기 쓰기버퍼에 저장된 데이터를 상기 피포에 저장하는 쓰기제어기와, 상기 피포와 대기모드 엠-버스 사이에 연결되는 읽기버퍼와, 상기 피포에 저장된 데이터를 상기 읽기버퍼에 저장하는 동시에 상기 대기 엠-버스의 상태를 확인하여 상기 읽기버퍼에 저장된 데이터를 대기모드의 엠-버스에 출력하는 읽기제어기로 구성된 것을 특징으로 하는 비동기 전송모드 교환기에 이중화 구조를 메인 프로세서의 데이터 전송 장치.
  2. 비동기 전송모드 교환기들에서 각 서브시스템들의 메인 프로세서가 각각 해당 모드들의 메모리와 엠버스를 통해 연결되는 동작모드 및 대기모드의 이중화 제어부들을 구비하며, 상기 이중화 제어부들이 쓰기버퍼, 피포 및 읽기버퍼들을 구비하는 비동기 전송모드 교환기의메인 프로세서의 데이터 전송 방법에 있어서, 상기 쓰기버퍼를 제어하여 동작모드 엠-버스의 데이터를 상기 피포에 저장하는 과정과, 상기 피포에서 데이터 저장신호 발생시 상기 피포로부터 데이터를 읽어 상기 읽기버퍼에 저장하는 과정과, 상기 대기모드 엠-버스의 상태를 확인하여 비사용 상태일 시 상기 읽기버퍼에 저장된 데이터를 상기 대기모드 엠-버스에 전송하는 과정으로 이루어짐을 특징으로 하는 비동기 전송모드 교환기에서 이중화 구조를 갖는 메인 프로세서의 데이터 전송 방법.
KR1019970024296A 1996-06-29 1997-06-12 비동기 전송 모드 교환기의 메인 프로세서 이중화장치 및 방법 KR100233087B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR19960026407 1996-06-29
KR26407 1996-06-29
KR1019960026407 1996-06-29

Publications (2)

Publication Number Publication Date
KR980007181A true KR980007181A (ko) 1998-03-30
KR100233087B1 KR100233087B1 (ko) 1999-12-01

Family

ID=19465117

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970024296A KR100233087B1 (ko) 1996-06-29 1997-06-12 비동기 전송 모드 교환기의 메인 프로세서 이중화장치 및 방법

Country Status (2)

Country Link
US (1) US6012108A (ko)
KR (1) KR100233087B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6249524B1 (en) * 1997-03-19 2001-06-19 Hitachi, Ltd. Cell buffer memory for a large capacity and high throughput ATM switch
KR100295746B1 (ko) * 1998-12-30 2001-11-26 서평원 에이티엠교환시스템에서데이터저장부의이중화장치및방법
US6397297B1 (en) * 1999-12-30 2002-05-28 Intel Corp. Dual cache with multiple interconnection operation modes
US6807593B1 (en) * 2001-11-01 2004-10-19 Lsi Logic Corporation Enhanced bus architecture for posted read operation between masters and slaves
KR20050075480A (ko) * 2004-01-15 2005-07-21 유티스타콤코리아 유한회사 Ｃｄｍａ2000 시스템에서 ａｔｍ 라우터의 이중화 장치 및이중화 방법
US20060067356A1 (en) * 2004-08-23 2006-03-30 Han-Gyoo Kim Method and apparatus for network direct attached storage
EP2302560B1 (en) * 2009-09-24 2016-06-22 BlackBerry Limited System and associated nfc tag using plurality of nfc tags associated with location or devices to communicate with communications device
US9769300B2 (en) * 2009-09-24 2017-09-19 Blackberry Limited System and associated NFC tag using plurality of NFC tags associated with location or devices to communicate with communications device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2514208B2 (ja) * 1987-07-15 1996-07-10 富士通株式会社 ホットスタンドバイメモリ−コピ−方式
US4935894A (en) * 1987-08-31 1990-06-19 Motorola, Inc. Multi-processor, multi-bus system with bus interface comprising FIFO register stocks for receiving and transmitting data and control information
US5072440A (en) * 1989-03-01 1991-12-10 Fujitsu Limited Self-routing switching system having dual self-routing switch module network structure
JP2677418B2 (ja) * 1989-06-22 1997-11-17 富士通株式会社 Ａｔｍスイッチの系切換方式
US5450547A (en) * 1992-10-01 1995-09-12 Xerox Corporation Bus interface using pending channel information stored in single circular queue for controlling channels of data transfer within multiple FIFO devices

Also Published As

Publication number Publication date
KR100233087B1 (ko) 1999-12-01
US6012108A (en) 2000-01-04

Similar Documents

Publication Publication Date Title
KR930016888A (ko) 컴퓨터 시스템 및 시스템 메모리 액세스 제어방법
KR940012147A (ko) 마이크로컴퓨터 시스템
KR980007181A (ko) 비동기 전송 모드 교환기의 메인 프로세서 이중화 장치 및 방법
KR850001572A (ko) 컴퓨터 계층 제어용 데이터 처리 시스템
JP2793517B2 (ja) データ転送制御装置
JP2002073537A (ja) バッファ制御装置
JPH0122653B2 (ko)
JPH02135562A (ja) キュー・バッファの制御方式
JPH06284453A (ja) Ａｔｍセルスイッチ
JP3162459B2 (ja) データ処理装置
KR20010102481A (ko) 데이터의 블록 전송을 위한 방법 및 장치
KR100404318B1 (ko) 프로세서 보드 이중화 장치에서의 데이터 읽기/쓰기 제어방법
JPH0115900B2 (ko)
JP2002116883A (ja) ディスクアレイ制御装置
KR20010028615A (ko) 교환기의 이중화 장치
JPH07253856A (ja) ディスクレス二重化制御装置
JP3743975B2 (ja) 記憶装置システム
JP2003345515A5 (ko)
JPS6218074B2 (ko)
JPS61233857A (ja) デ−タ転送装置
JPS6244352B2 (ko)
JPH05120210A (ja) マイクロコンピユータ
JP3797507B2 (ja) プリンタ制御装置及び制御方法
JPH0588787A (ja) 二重化データ処理装置
KR19990066122A (ko) 공유메모리구현장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080804

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee