JP3797507B2 - プリンタ制御装置及び制御方法 - Google Patents
プリンタ制御装置及び制御方法 Download PDFInfo
- Publication number
- JP3797507B2 JP3797507B2 JP13306997A JP13306997A JP3797507B2 JP 3797507 B2 JP3797507 B2 JP 3797507B2 JP 13306997 A JP13306997 A JP 13306997A JP 13306997 A JP13306997 A JP 13306997A JP 3797507 B2 JP3797507 B2 JP 3797507B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- check
- microprocessor
- engine
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Accessory Devices And Overall Control Thereof (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
【発明の属する技術分野】
本考案は、プリンタ制御装置に関するものである。
【0002】
【従来の技術】
図4に従来のエンジンI/F制御部を含んだプリンタ制御装置の概略ブロック図を示す。プリンタ制御装置全体を制御するマイクロプロセッサ1、マイクロプロセッサのワークエリア及びマイクロプログラム格納として使用するメインメモリ2、マイクロプロセッサとメインメモリ間のデータの読出し/書込みの制御を行うメモリコントローラ3、マイクロプロセッサのI/Oに対する読出し/書込みの制御を行うI/Oコントローラ4、ホストコンピュータ及びネットワークを介して送信される印刷データを受信する受信制御部5、マイクロプロセッサ1によってメインメモリ2に展開された画像データをビデオデータに変換して印刷機構部であるエンジンに送出するエンジンI/F制御部6から構成されている。プリンタ制御部に印刷データを送信するホストコンピュータ7、印刷機構部であるエンジン8とそれぞれ接続されている。次に、I/F制御部6の詳細構成について以下に示す。I/Oコントローラ4を介してマイクロプロセッサ1から指示されるアクセスを解析してエンジンI/F制御部内に指示を与えるI/Oアクセスデコーダ6a、6b1,6b2は印刷時にメインメモリ2から送られる画像データを一時的に格納する中間バッファで、特にこの中間バッファは、メインメモリ2から送られる画像データの受信とエンジン8への画像データの送信が同時に行えるように2面構成となっている。I/Oアクセスデコーダ6aからの信号で画像データが送られて来たことを認識し中間バッファ6b1,6b2へ画像データを書込むためのコントロール信号及びアドレス信号を生成する中間バッファ書込み制御部6c、エンジン8への画像データ送信指示に従い中間バッファ6b1,6b2から画像データを読出すためのコントロール信号及びアドレス信号を生成する中間バッファ読出し制御部6d、中間バッファ6b1,6b2に格納された画像データをビデオ形式のシリアルデータに変換するビデオデータ変換部6e、I/Oコントローラ4及びI/Oアクセスデコーダ6aを介してマイクロプロセッサ1から指示される印刷制御に関する指示を格納しエンジン8とのやり取りや画像データの送出制御を行うと同時にエンジンI/F制御部6全体を制御するエンジンI/Fメイン制御部6f、2面ある中間バッファ6b1,6b2のバス切り替えを行うバスチェンジスイッチ6g、装置の Power Onイニシャライズ時に行う中間バッファ6b1,6b2のメモリチェックにおいて、中間バッファ6b1,6b2に正しくデータが書かれ、また、正しく読出せるかをマイクロプロセッサ1が確認するために使用するデータバスの経路を構成するためのFIFOメモリ6iから構成されている。
【0003】
上記した構成において、従来のPower On時の中間バッファのメモリチェック方式の詳細を以下に示す。
【0004】
装置のPower On時、マイクロプロセッサ1が中間バッファ6b1,6b2のメモリチェックをする場合、まずI/Oコントローラ4及びI/Oアクセスデコーダ6aを介して中間バッファ6b1,6b2にデータを書込む。この時、中間バッファ6b1,6b2は、マイクロプロセッサ1から見てメモリ領域としてではなく一つのI/Oアドレスとしてマッピングされているため、マイクロプロセッサ1は、その一つのI/Oアドレスに順次データを書込んで行くことになる。実際には、中間バッファ6b1,6b2は、ある容量を持った揮発性メモリで構成されている。順次書き込まれたデータは、中間バッファ書込み制御部6cにより生成されたコントロール信号及びアドレス信号によって、中間バッファ6b1,6b2に書込まれていく。ここで、上記の如く中間バッファは、2面構成になっているため、例えば、チェックデータが中間バッファ6b1へ書込まれ、それが終了したならば、エンジンI/Fメイン制御部6fからの指示によりバスチェンジスイッチ6gが切り替えられる。それにより、いまデータが書込まれた中間バッファ6b1のバスは、ビデオデータ変換部6e側を向くことになる。次に、中間バッファ6b1に書込まれたデータは、中間バッファ読出し制御部6dからの指示により中間バッファ6b1から読み出さる。通常印刷時は、ビデオデータ変換部6eに印刷のための画像データとして送出されるが、Power On時のメモリチェック時には、FIFOメモリ6i側にデータが送出される。但し、上記中間バッファ6b1,6b2からのデータ読出しは、メモリチェック時も通常印刷時も同一方法で読出される。読出し方法は、ある単位のデータ量を1単位としたバースト読出しである。すなわち1度読出しの起動がかかると、ある単位のデータが一気にバーストで読出され、読出しが終了したならば次の起動が中間バッファ読出し制御部6dにかかるまで読出しは実行されない。この動作を利用し、中間バッファ6b1,6b2のメモリチェックをするための経路を構成するために設けられた FIFOメモリ6iは、ある単位のデータ量が入る深さの容量を持つものが使用さる。すなわち、中間バッファ6b1,6b2のメモリチェック時には、ある単位のデータ量が中間バッファ6b1,6b2から読出され、そのデータがFIFOメモリ6iに書込まれる。そのFIFOメモリ6iへの書き込みが終了したならば、終了報告がマイクロプロセッサ1に送られる。それにより、マイクロプロセッサ1は、 I/Oコントローラ4及びI/Oアクセスデコーダ6aを介して1バイトもしくは1ワード単位に FIFOメモリ6iからデータを読出してチェックを行う。FIFOメモリ6iに書き込まれたデータのチェックが終了したならば、次の読出しの起動をかける。この動作を中間バッファ6b1,6b2の全領域に対して行う。また、中間バッファ6b1,6b2は、2面構成になっているため2面とも同一方法でメモリチェックを行う。
【0005】
【発明が解決しようとする課題】
従来のプリンタ制御装置は、マイクロプロセッサからメモリ領域としてマッピングされていない構成で装置内に実装される揮発性メモリのPower Onチェックには、チェックするために、FIFOメモリとその信号線といった特別なデータ経路を設け、チェックに多くの時間を要していた。そのため、装置そのもののPower On時の立ち上がりに時間を要するという問題があった。
【0006】
本発明の目的は、装置の原価アップ、性能低下になるような特別な回路を追加することなく、Power On時のメモリチェックが効率よく実行され、装置立ち上げ時間を短縮することである。
【0007】
【課題を解決するための手段】
揮発性メモリのチェックに使用するデータは、通常55H及びAAHである。また、エンジン I/F制御部には、中間バッファに一時的に格納されたパラレル形式のデータをシリアル形式に変換するビデオデータ変換部がある。これより、中間バッファのチェック時にも印刷シーケンスを動作させ、メモリチェック用に中間バッファに書き込まれたデータをシリアルデータに変換し中間バッファに書き込まれたデータのチェックのために設けられたデータチェック回路部に送る。データチェック回路部は、送られてくるデータと基準となるデータをビット単位で比較し不一致が発生したらばエラーとする。このように、マイクロプロセッサは、従来のようにデータチェックのために特別な経路を使ってデータを読むようなことはしないで、上記の如く、エンジンI/F制御部内でメモリチェックを実施し結果だけをマイクロプロセッサに報告するようにすることにより達成することができる。
【0008】
【発明の実施の形態】
図1に、本発明の一実施例であるビット単位でデータをチェックするデータチェック部6hを設けたエンジンI/F制御部6を含んだプリンタ制御装置の概略ブロック図を示す。
【0009】
図2には、データチェック部6hの詳細回路図を示す。インバータ9と、Dタイプフリップフロップ10と、XORゲート11と、2ビットANDゲート12と、2ビットORゲート13とから構成されている。図3には上記データチェック部の詳細タイミングチャートを示す。
【0010】
次に、Power On時のメモリチェックの動作説明を図1、図2及び図3を用いて行う。
【0011】
マイクロプロセッサ1は、エンジンI/F制御部6内の中間バッファ6b1,6b2のチェックを行うため、まず中間バッファ6b1,6b2にチェックデータ(55HもしくはAAH)を書込む。ここで本実施例では、チェックデータに55Hが使われるものとする。中間バッファ全領域に、データの書込みが終了したならば、次に、擬似印刷シーケンスを実行させる。本擬似印刷シーケンスは、マイクロプロセッサ1が、エンジンI/Fメイン制御部6fに中間バッファ6b1,6b2のメモリチェック開始の起動をかけることにより始まる。初めに中間バッファ読出し制御部6dが、データを読出すためのコントロール信号及びアドレス信号を生成する。上記信号により読出されたデータはビデオデータ変換部6eに送られ、そこでビデオデータであるシリアル形式のデータに変換される。次に、シリアルに変換されたビデオデータは、チェックのためにデータチェック部6hに送られる。データチェック部6hに送られたビデオデータは、図2の回路を介して、図3に示すタイミングでチェックされる。以下に、データチェックの詳細な動きを説明する。パラレルデータのシリアル変換やデータのチェックというのは、すべて図2及び図3に出てくるCLKというビデオ同期信号に同期して実行される。そのため、データチェック部で使われるすべての信号がCLKに同期している。またデータチェック部は、ビデオデータをチェックする時に使う基準となるデータを生成するチェック基準データ生成部と、実際にデータをコンペアチェックするデータコンペアチェック部から成る。チェック基準データは、CHECK_ENB信号が"1"になった次のCLKの立ち上がりエッジから生成が始まる。ここで、CHECK_ENB信号は、VIDEO_DATAが送信される1CLK前に生成された信号である。実際のチェック基準データは、図2に示すXOR11aの出力信号Bであるが、基本的には、Dタイプフリップフロップ10aによって元となる信号Aが生成され、その信号Aが、55Hもしくは AAHのどちらのデータにも対応できるようにDATA55_MODE信号とXOR11aを介して演算されて信号Bとなる。実際のチェック開始は、図3のタイミングチャートの如くCHECK_ENBから 1CLK遅れて"1"になるMEM_TEST_STARTのタイミングでスタートする。データのコンペアチェックは、前記したタイミングで開始するが、それは、XOR11b,2ゲートAND12を介してDタイプフリップフロップ10bでチェックされる。図3のタイミングチャートに示す如く異常データが発生した場合には、通常"0"の信号Cが"1"になりVERIFY_ERRORが"1"になる。2ゲートOR13は、一度エラーが発生したならばその状態をホールドするためのゲートである。
【0012】
前述のように、本発明では、中間バッファ6b1,6b2にデータを書込み、次にチェックの起動をかけることにより、印刷シーケンスを利用して中間バッファ6b1,6b2のメモリチェックが開始されるので、マイクロプロセッサ1は、エンジンI/F制御部6からの結果報告だけを待てばよく従来の方法に比べチェック速度が高速となる。
【0013】
【発明の効果】
本発明によれば、データチェック部で、マイクロプロセッサからメモリ領域としてマッピングされていない中間バッファとして用いられる揮発性メモリに対して、その揮発性メモリが実装される回路内でマイクロプロセッサを介さずメモリチェックができるので、プリンタ制御装置のイニシャライズ時のマイクロプロセッサへの負荷が軽減され、Power On時の立ち上がり時間の短縮が図れる。
【図面の簡単な説明】
【図1】 本発明によるI/F制御部を含むプリンタ制御装置の概略ブロック図である。
【図2】 データチェック部の回路図である。
【図3】 データチェックのタイミングチャートである。
【図4】 従来のエンジンI/F制御部を含むプリンタ制御装置の概略ブロック図である。
【符号の説明】
1はマイクロプロセッサ、2はメモリコントローラ、3はメインメモリ、4はI/Oコントローラ、5は受信制御部、6はエンジン制御部、6aはI/Oアクセスデコーダ、6b1,6b2は中間バッファ、6cは中間バッファ書込み制御部、6dは中間バッファ読出し制御部、6eはビデオデータ変換部、6fはエンジンI/Fメイン制御部、6gはバススイッチ、6hはデータチェック部、7はホストコンピュータ、8はエンジン、9はインバータ、10はDタイプフリップフロップ、11はXOR、12は2ゲートAND、13は2ゲートORである。
Claims (2)
- 装置全体の制御を行うマイクロプロセッサと、マイクロプロセッサのワークエリア及びマイクロプログラムの格納エリアとして使用するメインメモリと、マイクロプロセッサとメインメモリ間のデータの読み出し/書き込みの制御を行うメモリコントローラと、マイクロプロセッサのI/Oに対する読み出し/書き込みの制御を行うI/Oコントローラと、ホストコンピュータ及びネットワークを介して送信される印刷データを受信する受信制御部と、前記マイクロプロセッサによってメインメモリ上に展開された画像データを印刷機構部であるエンジンに送出するエンジンI/F制御部とを有し、更に、
前記エンジンI/F制御部が、画像データの一時的な格納のための中間バッファとして使用される揮発性メモリ、前記マイクロプロセッサからの印刷制御に関する指示により印刷シーケンスを実行するエンジンI/Fメイン制御部、前記揮発性メモリのメモリチェックを行うデータチェック部、前記中間バッファからのデータをビデオデータに変換するビデオデータ変換部、を有するプリンタ制御装置において、
前記マイクロプロセッサは、前記揮発性メモリにチェックデータを格納し、その後、前記エンジンI/Fメイン制御部に、前記中間バッファである揮発性メモリチェックの起動をかけ、
前記エンジンI/Fメイン制御部は、前記メモリチェックの起動がかかると、前記チェックデータを、前記ビデオデータ変換部に送信して、前記チェックデータをシリアル形式のビデオデータに変換し、該ビデオデータを前記データチェック部に送信してチェックする、ことを特徴とするプリンタ制御装置。 - 装置全体の制御を行うマイクロプロセッサと、マイクロプロセッサのワークエリア及びマイクロプログラムの格納エリアとして使用するメインメモリと、マイクロプロセッサとメインメモリ間のデータの読み出し/書き込みの制御を行うメモリコントローラと、マイクロプロセッサのI/Oに対する読み出し/書き込みの制御を行うI/Oコントローラと、ホストコンピュータ及びネットワークを介して送信される印刷データを受信する受信制御部と、前記マイクロプロセッサによってメインメモリ上に展開された画像データを印刷機構部であるエンジンに送出するエンジンI/F制御部とを有し、更に、
前記エンジンI/F制御部が、画像データの一時的な格納のための中間バッファとして使用される揮発性メモリ、前記マイクロプロセッサからの印刷制御に関する指示により印刷シーケンスを実行するエンジンI/Fメイン制御部、前記揮発性メモリのメモリチェックを行うデータチェック部、前記中間バッファからのデータをビデオデータに変換するビデオデータ変換部、を有するプリンタ制御装置の制御方法において、
前記マイクロプロセッサは、前記揮発性メモリにチェックデータを格納し、その後、前記エンジンI/Fメイン制御部に、前記中間バッファである揮発性メモリチェックの起動をかけ、前記チェックデータは前記ビデオデータ変換部に送信されてシリアル形式のビデオデータに変換され、該ビデオデータが前記データチェック部に送られてチェックされることを特徴とするプリンタ制御装置の制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13306997A JP3797507B2 (ja) | 1997-05-23 | 1997-05-23 | プリンタ制御装置及び制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13306997A JP3797507B2 (ja) | 1997-05-23 | 1997-05-23 | プリンタ制御装置及び制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10320303A JPH10320303A (ja) | 1998-12-04 |
JP3797507B2 true JP3797507B2 (ja) | 2006-07-19 |
Family
ID=15096121
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13306997A Expired - Fee Related JP3797507B2 (ja) | 1997-05-23 | 1997-05-23 | プリンタ制御装置及び制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3797507B2 (ja) |
-
1997
- 1997-05-23 JP JP13306997A patent/JP3797507B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10320303A (ja) | 1998-12-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7725621B2 (en) | Semiconductor device and data transfer method | |
JP3797507B2 (ja) | プリンタ制御装置及び制御方法 | |
KR980007181A (ko) | 비동기 전송 모드 교환기의 메인 프로세서 이중화 장치 및 방법 | |
JPS60534A (ja) | 印字制御方式 | |
JPS6111845A (ja) | 印字デ−タ制御装置 | |
JPH08202677A (ja) | マイクロコントローラ | |
KR100404318B1 (ko) | 프로세서 보드 이중화 장치에서의 데이터 읽기/쓰기 제어방법 | |
KR100337296B1 (ko) | 이중화 회로보드간의 데이터 복사장치 및 방법 | |
KR960009789B1 (ko) | 일반 용지 프린팅 회로 | |
KR20010005149A (ko) | 플래쉬메모리의 인터페이스 방법 | |
KR100339653B1 (ko) | 전전자 교환기 내 제어 보드의 이중화 장치 | |
JP4206524B2 (ja) | プリンタ制御装置 | |
JP2650416B2 (ja) | ラスタスキャン方式の両面印刷装置 | |
JP3615306B2 (ja) | 記憶装置アクセスシステム | |
KR100865990B1 (ko) | 인터페이스 카드의 양방향 에뮬레이터 | |
JP2895514B2 (ja) | ページプリンタの画像データ転送制御方法 | |
JPS6218074B2 (ja) | ||
JP3177990B2 (ja) | 二重化メモリの診断装置 | |
JP2008102609A (ja) | バス・ブリッジ | |
JPH06243049A (ja) | パリティ制御回路 | |
JPH0939342A (ja) | テスト印字機能を有するプリンタ | |
JPH07228013A (ja) | 画像記憶制御装置 | |
KR950020231A (ko) | 프로세서 보드 이중화를 위한 듀얼 쓰기 방법 및 장치 | |
JPH1139072A (ja) | インターフェース回路及び前記回路を有する周辺装置 | |
JPH07281999A (ja) | データ転送方法及び受信回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050617 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050622 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050812 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060203 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060310 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060331 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060413 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110428 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120428 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130428 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |