JP2002116883A - ディスクアレイ制御装置 - Google Patents

Abstract

(57)【要約】 【課題】 スイッチングハブを用いて各部をシリアルデ
ータでインタフェースして転送データを高速化し、さら
にバスの信号数を削減したディスクアレイ制御装置を提
供する。 【解決手段】 ホストコンピュータ１０１からライト命
令／リード命令が出されると、ホストアダプタ部１３３
は、高速スイッチングハブ１１７を介してキャッシュメ
モリ部１３１へアクセスし、一時的な書き込み／読み出
しを行う。ディスクアダプタ部１３５は、ライト命令／
リード命令に基づきキャッシュメモリ部１３１と磁気デ
ィスク装置（ＨＤＤ）１０３にアクセスしてデータの書
き込み／読み出しを行う。高速スイッチングハブ１１７
〜１２０とキャッシュメモリ部１３１，１３２、ホスト
アダプタ部１３３，１３４あるいはディスクアダプタ部
１３５，１３６間のデータ転送は、シリアルデータで行
われる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、スイッチングハ
ブを用いて磁気ディスク装置へ転送するデータを高速化
し、また、転送するデータを冗長化することにより信頼
性を向上させるディスクアレイ制御装置に関する。

【０００２】

【従来の技術】磁気ディスク装置の一層の性能向上が求
められ、並列アレイを構成する複数の磁気ディスク装置
を備え、ホストコンピュータからのデータをこれらの磁
気ディスク装置へ分散して格納することにより高性能化
を図ったディスクアレイ装置が用いられている。ディス
クアレイ制御装置は、ディスクアレイ装置に設けられ、
ホストコンピュータから磁気ディスク装置への並列アク
セスを制御する。図４は、従来のディスクアレイ制御装
置の構成を示すブロック図である。ディスクアレイ制御
装置４００は、ホストコンピュータ４０１，４０２とデ
ータ転送を実行するホストアダプタ部４２９，４３０
と、磁気ディスク装置（ＨＤＤ）４０３，４０４とデー
タ転送を行うディスクアダプタ部４３１，４３２と、メ
モリコントロール部４２５を備えたキャッシュメモリ部
４２７と、メモリコントロール部４２６を備えたキャッ
シュメモリ部４２８から構成される。

【０００３】メモリコントロール部４２５は、バススイ
ッチ４１１、データのライト／リードを制御するメモリ
コントローラ４１３，４１４、データを一時的に格納す
るメモリ４１７〜４２０からなる。メモリコントロール
部４２８は、バススイッチ４１２、メモリコントローラ
４１５，４１６、メモリ４２１〜４２４からなる。キャ
ッシュメモリ部４２７，４２８によって２重化されたキ
ャッシュメモリ部は、バススイッチ４１１，４１２によ
ってホストアダプタ部４２９，４３０およびディスクア
ダプタ部４３１，４３２と１対１で接続されている。バ
ススイッチ４１１は、メモリコントローラ４１３，４１
４と接続されており，ホストアダプタ４０７，４０８、
ディスクアダプタ４０９，４１０およびメモリコントロ
ーラ４１３，４１４間のデータ転送の制御を行う。バス
スイッチ４１２は、メモリコントローラ４１５，４１６
と接続されており，ホストアダプタ４０７，４０８、デ
ィスクアダプタ４０９，４１０およびメモリコントロー
ラ４１５，４１６間のデータ転送の制御を行う。

【０００４】

【発明が解決しようとする課題】ディスクアレイ装置の
更なる高性能化、高信頼性の要求に対応するために、磁
気ディスク装置の高速、高性能化、マルチプロセッサに
よる並列化、キャッシュメモリの大容量化、内部転送バ
ス幅の拡大などにより、装置のデータ転送能力を向上さ
せてきた。しかしながら、このような対策では、パッケ
ージ間のコネクタネック、ＬＳＩのピンネック、あるい
は、配線の複雑化により、構成要素の冗長化、並列化に
よる転送速度などの性能や信頼性の向上が難しいという
問題があった。

【０００５】この発明は、上記の点に鑑みてなされたも
ので、その目的は、スイッチングハブを用いて当該スイ
ッチングハブとホストアダプタ、キャッシュメモリ、デ
ィスクアダプタ間をシリアルデータによって転送するこ
とにより、磁気ディスク装置へ転送するデータを高速化
するディスクアレイ制御装置を提供することにある。ま
た、他の目的は、ディスクアレイ制御装置内のホストア
ダプタ、キャッシュメモリおよびディスクアダプタ間を
接続するハブの信号数を削減することによって配線を容
易にし、各部の多重化を可能にするディスクアレイ制御
装置を提供することにある。

【０００６】

【課題を解決するための手段】上記の課題を解決するた
めに、請求項１に記載の発明は、１つまたは複数のホス
トコンピュータとのインターフェース機能を有するホス
トアダプタ部と、複数の磁気ディスク装置とのインター
フェース機能を有するディスクアダプタ部と、前記ホス
トアダプタ部を介して前記ホストコンピュータから入力
されたデータ、または前記ディスクアダプタ部を介して
前記磁気ディスク装置から入力されたデータを一時的に
格納するキャッシュメモリ部と、前記ホストアダプタ部
と前記キャッシュメモリ部との間に接続されデータ転送
を制御する第１の高速スイッチングハブと、前記ディス
クアダプタ部と前記キャッシュメモリ部との間に接続さ
れデータ転送を制御する第２の高速スイッチングハブと
を具備することを特徴とするディスクアレイ制御装置で
ある。

【０００７】また、請求項２に記載の発明は、請求項１
に記載のディスクアレイ制御装置において、前記ホスト
アダプタ部は、転送されるデータをパラレル／シリアル
変換する変換手段を有し、当該ホストアダプタ部と前記
第１の高速スイッチングハブ間をシリアルデータで転送
することを特徴とする。

【０００８】また、請求項３に記載の発明は、請求項１
および請求項２に記載のディスクアレイ制御装置におい
て、前記ディスクアダプタ部は、転送されるデータをパ
ラレル／シリアル変換する変換手段を有し、当該ディス
クアダプタ部と前記第２の高速スイッチングハブ間をシ
リアルデータで転送することを特徴とする。

【０００９】また、請求項４に記載の発明は、請求項１
ないし請求項３のいずれかに記載のディスクアレイ制御
装置において、前記キャッシュメモリ部は、転送される
データをパラレル／シリアル変換する変換手段を有し、
当該キャッシュメモリ部と前記第１または第２の高速ス
イッチングハブ間をシリアルデータで転送することを特
徴とする。

【００１０】また、請求項５に記載の発明は、１つまた
は複数のホストコンピュータとのインターフェース機能
を有する第１のホストアダプタ部と、前記第１のホスト
アダプタ部と２重化の構成を成し、前記ホストコンピュ
ータと１対１に接続された第２のホストアダプタ部と、
複数の磁気ディスク装置とのインターフェース機能を有
する第１のディスクアダプタ部と、前記第１のディスク
アダプタ部と２重化の構成を成し、前記磁気ディスク装
置と１対１に接続された第２のディスクアダプタ部と、
前記第１あるいは第２のホストアダプタ部を介して前記
ホストコンピュータから入力されたデータ、または前記
第１あるいは第２のディスクアダプタ部を介して前記磁
気ディスク装置から入力されたデータを一時的に格納す
る第１のキャッシュメモリ部と、前記第１のキャッシュ
メモリ部と２重化された第２のキャッシュメモリ部と、
前記第１、第２のホストアダプタ部と前記第１、第２の
キャッシュメモリ部との間に接続されデータ転送を制御
する第１の高速スイッチングハブと、前記第１の高速ス
イッチングハブと２重化の構成を成す第３の高速スイッ
チングハブと、前記第１、第２のディスクアダプタ部と
前記第１、第２のキャッシュメモリ部との間に接続され
データ転送を制御する第２の高速スイッチングハブと、
前記第２の高速スイッチングハブと２重化の構成を成す
第４の高速スイッチングハブとを具備することを特徴と
するディスクアレイ制御装置である。

【００１１】また、請求項６に記載の発明は、請求項５
に記載のディスクアレイ制御装置において、前記第１と
第３の高速スイッチングハブは、前記第１と第２のホス
トアダプタ部および第１と第２のキャッシュメモリ部の
いずれか１つから転送要求が出されたとき、他の転送要
求があるか否かを判断して他の転送要求があるときはデ
ータ転送を調停する調停手段を有することを特徴とす
る。

【００１２】また、請求項７に記載の発明は、請求項５
および請求項６に記載のディスクアレイ制御装置におい
て、前記第２と第４の高速スイッチングハブは、前記第
１と第２のディスクアダプタ部および第１と第２のキャ
ッシュメモリ部のいずれか１つから転送要求が出された
とき、他の転送要求があるか否かを判断して他の転送要
求があるときはデータ転送を調停する調停手段を有する
ことを特徴とする。

【００１３】

【発明の実施の形態】以下、図面を参照してこの発明の
一実施の形態について説明する。図１は、同実施形態に
よるディスクアレイ制御装置１００の構成を示すブロッ
ク図である。同図において、１３３，１３４は、２重化
の構成を成し、ホストコンピュータ１０１，１０２と１
対１で接続されるホストアダプタ部である。１３５，１
３６は、２重化の構成を成し、磁気ディスク装置（ＨＤ
Ｄ）１０３，１０４と１対１で接続されるディスクアダ
プタ部である。１３１，１３２は、２重化の構成を成
し、データを一時的に格納するキャッシュメモリ部であ
る。１１７，１１８は、ホストアダプタ部１３３，１３
４とキャッシュメモリ部１３１，１３２間のデータ転送
を制御する高速スイッチングハブであり、１１９，１２
０は、ディスクアダプタ部１３５，１３６とキャッシュ
メモリ部１３１，１３２間のデータ転送を制御する高速
スイッチングハブである。なお、ディスクアレイ装置１
００に接続されるホストコンピュータと磁気ディスク装
置は、図１に示す２つに限るものではなく、２つ以上接
続して用いることができる。

【００１４】図２は、ホストアダプタ部１３３の構成を
示すブロック図である。なお、ホストアダプタ部１３４
も同様に構成される。ホストアダプタ部１３３は、ホス
トコンピュータ１０１，１０２に接続されたホストアダ
プタ１０５と、ホストアダプタ１０５と高速スイッチン
グハブ１１７，１１８間で転送されるデータをパラレル
／シリアル変換するＴｘＰ／Ｓ（パラレル／シリアル）
・ＲｘＳ／Ｐ（シリアル／パラレル）１０９，１１０を
有する。ホストアダプタ１０５は，ホストコンピュータ
１０１，１０２間の制御信号またはデータの処理と制御
を行うコントロール部２０２，２０３と、制御信号また
はデータを一時的に格納するバッファ２０４，２０５
と、スイッチング部２０６，２０７を有する．スイッチ
ング部２０６，２０７は、ホストアダプタ１０６および
高速スイッチングハブ１１７，１１８からの同時アクセ
スに対する調停、管理スイッチングを行う。

【００１５】図３は、ディスクアダプタ部１３５の構成
を示すブロック図である。なお、ディスクアダプタ部１
３６も同様に構成される。ディスクアダプタ部１３５
は、磁気ディスク装置１０３，１０４に接続されたディ
スクアダプタ１０７と、磁気ディスク装置１０３，１０
４と高速スイッチングハブ１１９，１２０間で転送され
るデータをパラレル／シリアル変換するＴｘＰ／Ｓ・Ｒ
ｘＳ／Ｐ：１１３，１１４を有する。ディスクアダプタ
１０７は，磁気ディスク装置１０３，１０４間の制御信
号またはデータの処理と制御を行うコントロール部２５
２，２５３と、制御信号、またはデータを一時的に格納
するバッファ２５４，２５５と、スイッチング部２５
６，２５７を有する。スイッチング部２５６，２５７
は、ディスクアダプタ１０８および高速スイッチングハ
ブ１１９，１２０からの同時アクセスに対する調停、管
理スイッチングを行う。

【００１６】図４は、キャッシュメモリ部１３１の構成
を示すブロック図である。なお、キャッシュメモリ部１
３２も同様に構成される。キャッシュメモリ部１３１
は，高速スイッチングハブ１１７〜１２０とキャッシュ
メモリ部１３１間で転送されるデータをシリアル／パラ
レル変換するＴｘＰ／Ｓ・ＲｘＳ／Ｐ：１２１〜１２
４、物理的に２重化されたメモリコントロール部３０
５，３０６およびデータを一時的に格納する２重化され
たメモリ部３１３，３１４と３１５，３１６を有する。
この構成により、メモリコントロール部３０５，３０
６、メモリ部３１３，３１４または３１５，３１６の一
方に障害が発生しても他方の転送ラインにより処理を中
断することなくデータ転送することが可能になる。

【００１７】高速スイッチングハブ１１７，１１８は、
ホストアダプタ部１３３，１３４と２重化されたキャッ
シュメモリ部１３１，１３２に接続される。高速スイッ
チングハブ１１９，１２０は、ディスクアダプタ部１３
５，１３６とキャッシュメモリ部１３１，１３２に接続
される。このように、ディスクアレイ制御装置１００
は、ホストアダプタ部１３３，１３４のいずれか一方、
ディスクアダプタ部１３５，１３６のいずれか一方、キ
ャッシュメモリ部１３１，１３２のいずれか一方、高速
スイッチングハブ１１７，１１８または高速スイッチン
グハブ１１９，１２０のいずれか一方に障害が発生して
も他方の正常に動作しているユニットが選択されること
により、ホストコンピュータと磁気ディスク装置間のデ
ータ転送が保証されるように構成される。

【００１８】次に、図１〜図４を参照して上記構成によ
るディスクアレイ制御装置１００の動作を説明する。先
ず、ホストコンピュータ１０１からライト命令が出され
た場合について説明する。ホストコンピュータ１０１か
らのライト命令に対し、ホストアダプタ部１３３では、
その命令をコントロール部２０２でバッファ２０４に複
数個バッファリングしながら，制御信号およびデータを
処理、加工する。そして、高速スイッチングハブ１１
７，１１８のいずれか一つを選択し、ライトデータ転送
要求を行う。ここで、高速スイッチングハブ１１７が選
択された場合を説明する。転送要求を受けた高速スイッ
チングハブ１１７では、制御コードをデコードしてキャ
ッシュメモリ部１３１，１３２のいずれに対する転送要
求かを判別する。

【００１９】次に、高速スイッチングハブ１１７に接続
されたホストアダプタ部１３４、あるいはデータを転送
するキャッシュメモリ部１３１または１３２からの転送
要求があるか否かを判断し、転送要求がなければ、転送
を許可する。ホストアダプタ部１３４あるいはデータを
転送するキャッシュメモリ部１３１または１３２からの
転送要求があった場合、転送許可の調停を行い、ホスト
アダプタ部１３３，１３４あるいはキャッシュメモリ部
１３１，１３２のいずれか１つに対してのみ転送を許可
する。ホストアダプタ部１３３では許可がおりると、ホ
ストアダプタ１０５から出力されたパラレルデータをＴ
ｘＰ／Ｓ・ＲｘＳ／Ｐ：１０９によってシリアルデータ
に変換して高速スイッチングハブ１１７に送出する。こ
のとき，ホストアダプタ１０５側の動作周波数をｎと
し、ｍビット（ｎ，ｍは正の数）のパラレル／シリアル
変換を行うものとすると、ＴｘＰ／Ｓ・ＲｘＳ／Ｐ：１
０９の出力シリアルデータは、ｎｘｍ以上の動作周波数
で送出される。転送されたシリアルデータは，高速スイ
ッチングハブ１１７を介し選択されたキャッシュメモリ
部１３１に転送される。ＴｘＰ／Ｓ・ＲｘＳ／Ｐ：１２
１は、入力されたシリアルデータをパラレルデータに変
換する。メモリコントロール部３０５のコントロール部
３０７は、変換されたパラレルデータをバッファ３０
９，３１０にバッファリングしながら、メモリ部３１
３，３１４に一時的に書き込む。

【００２０】次に、ホストアダプタ部１３３から磁気デ
ィスク装置１０３へのライト命令が出され、ディスクア
ダプタ部１３５ではキャッシュメモリ部１３１または１
３２からライトデータを読み出し、磁気ディスク装置１
０３にライトデータを書き込む。そのために、先ず、デ
ィスクアダプタ１０７は、ライト命令をコントロール部
２５２，２５３によってバッファ２５４，２５５に複数
個バッファリングしながら、制御信号およびアドレスを
処理、加工する。そして、高速スイッチングハブ１１
９，１２０のいずれか一方を選択し、キャッシュメモリ
部１３１または１３２に対するリード要求を送出する。
ここで、高速スイッチングハブ１１９が選択されたもの
とする。

【００２１】リード要求を受けた高速スイッチングハブ
１１９では、高速スイッチングハブ１１９と接続された
ディスクアダプタ部１３６あるいは転送するキャッシュ
メモリ部１３１からの転送要求があるか否かを判断し、
転送要求がなければ転送を許可する。ディスクアダプタ
部１３６あるいはキャッシュメモリ部１３１からの転送
要求があった場合、転送許可の調停を行い、ディスクア
ダプタ１０７，１０８あるいはキャッシュメモリ部１３
１いずれか１つに対してのみ転送を許可する。ディスク
アダプタ部１３５では転送許可がおりると、ディスクア
ダプタ１０７から出力されたパラレルデータをＴｘＰ／
Ｓ・ＲｘＳ／Ｐ：１１３でシリアルデータに変換して高
速スイッチングハブ１１９に送出する。このとき、ディ
スクアダプタ部１３５側の動作周波数をｎとし、ｍビッ
トのパラレル／シリアル変換を行うものとすると、シリ
アルデータは、動作周波数ｎｘｍ以上で転送される。

【００２２】転送されたシリアルデータは、高速スイッ
チングハブ１１９を介して選択されたキャッシュメモリ
部１３１または１３２に転送される。キャッシュメモリ
部１３１が選択された場合、キャッシュメモリ部１３１
でＴｘＰ／Ｓ・ＲｘＳ／Ｐ：１２３によってシリアルデ
ータからパラレルデータに変換される。メモリコントロ
ール部３０５のコントロール部３０７は、変換されたパ
ラレルデータをバッファ３０９，３１０にバッファリン
グすると共に、メモリ部３１３，３１４に対してリード
指示を行う。メモリ部３１３，３１４からデータが読み
出されると、バッファ３０９，３１０にバッファリング
した後、コントロール部３０７では高速スイッチングハ
ブ１１９に対し、リードデータ転送要求を送出する。

【００２３】高速スイッチングハブ１１９では、このリ
ードデータ転送要求の制御コードをデコードして、ディ
スクアダプタ部１３５，１３６のいずれに対する転送要
求かを判別する。当該高速スイッチングハブ１１９と接
続されたキャッシュメモリ部１３２あるいは転送するデ
ィスクアダプタ部１３５からの転送要求があるか否かを
判断して転送要求がなければ転送を許可する。転送要求
がある場合は、転送許可の調停を行い、キャッシュメモ
リ部１３１あるいはディスクアダプタ部１３５のいずれ
か１つに対してのみ転送を許可する。キャッシュメモリ
部１３１では許可がおりると、コントロール部３０７か
ら出力されたパラレルデータをＴｘＰ／Ｓ・ＲｘＳ／
Ｐ：１２３でシリアルデータに変換して高速スイッチン
グハブ１１９に送出する。このとき、キャッシュメモリ
部１３１側の動作周波数をｎとし、ｍビットのパラレル
／シリアル変換を行うものとすると、シリアルデータは
ｎｘｍ以上の動作周波数で転送される。

【００２４】転送されたシリアルデータは，高速スイッ
チングハブ１１９を介し選択されたディスクアダプタ部
１３５に転送され、ディスクアダプタ部１３５のＴｘＰ
／Ｓ・ＲｘＳ／Ｐ：１１３でシリアルデータからパラレ
ルデータに変換される。変換されたパラレルデータは、
ディスクアダプタ部１３５のコントロール部２５２で転
送を許可するとリードデータをバッファ２５４，２０５
に格納するとともに、転送許可に基づいてバッファ２０
４、２０５のリードデータを磁気ディスク装置１０３に
転送してライト命令が終了する。

【００２５】次に、ホストコンピュータ１０１からリー
ド命令が送出された場合について説明する。ホストコン
ピュータ１０１からリード命令が出されると、ホストア
ダプタ部１３３では，その命令をコントロール部２０２
でバッファ２０４に複数個バッファリングしながら、制
御信号およびリードアドレスを処理、加工する。そし
て、高速スイッチングハブ１１７，１１８のいずれか一
方を選択し、リード要求を出力する。以下、高速スイッ
チングハブ１１７が選択された場合を説明する。リード
要求を受けた高速スイッチングハブ１１７では，高速ス
イッチングハブ１１７に接続されたホストアダプタ部１
３４、あるいは転送するキャッシュメモリ部１３１また
は１３２からの転送要求が出されているか否かを判断
し、転送要求がなければ転送を許可する。

【００２６】ホストアダプタ部１３４あるいは転送する
キャッシュメモリ部１３１または１３２から転送要求が
あった場合、転送許可の調停を行い、ホストアダプタ部
１３４あるいはキャッシュメモリ部１３１または１３２
のいずれか１つに対してのみ転送を許可する。転送許可
がおりると、ホストアダプタ部１３３では、ホストアダ
プタ１０５から出力されたパラレルデータをＴｘＰ／Ｓ
・ＲｘＳ／Ｐ：１０９でシリアルデータに変換して高速
スイッチングハブ１１７に転送する。

【００２７】ホストアダプタ部１３３から高速スイッチ
ングハブ１１７を介して磁気ディスク装置１０３へのリ
ード命令が出されると、ディスクアダプタ部１３５によ
って磁気ディスク装置１０３からリードデータが読み出
され、キャッシュメモリ部１３１または１３２にデータ
が書き込まれる。先ず、ディスクアダプタ部１３５で
は、コントロール部２５２が磁気ディスク装置１０３に
リード要求を送出し、リードデータをバッファ２５４に
複数個バッファリングしながら、制御信号およびデータ
を処理、加工する。そして、高速スイッチングハブ１１
９，１２０のいずれか一方を選択し、ライトデータ転送
要求を行う。高速スイッチングハブ１１９が選択される
と、転送要求を受けた高速スイッチングハブ１１９で
は、制御コードをデコードしてキャッシュメモリ部１３
１，１３２のいずれに対する転送要求かを判別する。

【００２８】次いで、キャッシュメモリ部１３１に対す
る転送要求の場合、高速スイッチングハブ１１９と接続
されたディスクアダプタ部１３６、あるいは転送するキ
ャッシュメモリ部１３１から転送要求があるか否かを判
断し、転送要求がなければ、キャッシュメモリ部１３１
へのデータの転送を許可する。ディスクアダプタ部１３
６あるいはキャッシュメモリ部１３１から転送要求があ
る場合、転送許可の調停を行い、ディスクアダプタ１０
７あるいはキャッシュメモリ部１３１のいずれか１つに
対してのみ転送を許可する。ディスクアダプタ部１３５
では許可がおりると、ディスクアダプタ１０７から出力
されたパラレルデータをＴｘＰ／Ｓ・ＲｘＳ／Ｐ・１１
３でシリアルデータに変換して高速スイッチングハブ１
１９に送出する。

【００２９】転送されたシリアルデータは，高速スイッ
チングハブ１１９を介し、選択されたキャッシュメモリ
部１３１に転送され、キャッシュメモリ部１３１のＴｘ
Ｐ／Ｓ・ＲｘＳ／Ｐ：１２３でシリアルデータからパラ
レルデータに変換される。メモリコントロール部３０５
内のコントロール部３０７は、変換されたパラレルデー
タをバッファ３０９，３１０にバッファリングしなが
ら、メモリ部３１３，３１４に一時的に書き込む。

【００３０】ホストアダプタ部１３３から高速スイッチ
ングハブ１１７を介し、転送されたリード要求は、選択
されたキャッシュメモリ部１３１または１３２に転送さ
れる。ここで、キャッシュメモリ部１３１が選択された
ものとする。キャッシュメモリ部１３１では、入力され
たシリアルデータをパラレルデータに変換する。変換さ
れたパラレルデータはメモリコントロール部３０５のコ
ントロール部３０７でバッファ３０９，３１０にバッフ
ァリングすると共に、メモリ部３１３，３１４に対して
リード指示を行う。メモリ部３１３，３１４からデータ
が返却されると、バッファ３０９，３１０にバッファリ
ングした後、コントロール部３０７では高速スイッチン
グハブ１１７に対し、リードデータ転送要求を送出す
る。

【００３１】高速スイッチングハブ１１７では、リード
データ転送要求の制御コードをデコードしてホストアダ
プタ部１３３，１３４のいずれに対する転送要求かを判
別する。そして、高速スイッチングハブ１１７と接続さ
れたキャッシュメモリ部１３２あるいは転送するホスト
アダプタ部１３３からの転送要求があるか否かを判断し
て、転送要求がなければ転送を許可する。キャッシュメ
モリ部１３２、あるいは転送するホストアダプタ部１３
３からの転送要求があるときは、転送許可の調停を行
い、キャッシュメモリ部１３１あるいはホストアダプタ
部１３３のいずれか１つに対してのみ転送を許可する。
キャッシュメモリ部１３１では許可がおりると、ＴｘＰ
／Ｓ・ＲｘＳ／Ｐ：１２１でパラレルデータをシリアル
データに変換して高速スイッチングハブ１１７に送出す
る。このとき，キャッシュメモリ１２９側の動作周波数
をｎとし、ｍビットのパラレル／シリアル変換を行うも
のとすると、シリアルデータはｎｘｍ以上の動作周波数
で送出される。

【００３２】転送されたシリアルデータは、高速スイッ
チングハブ１１７を介し選択されたホストアダプタ部１
３３に転送され、ホストアダプタ部１３３のＴｘＰ／Ｓ
・ＲｘＳ／Ｐ：１０９でシリアルデータからパラレルデ
ータに変換される。変換されたパラレルデータは、コン
トロール部２０２で転送を許可するとリードデータをバ
ッファ２０４に格納するとともに、転送許可に基づいて
ホストアダプタ１０５から出力され、リード命令が終了
する。なお、上述の動作は、高速スイッチングハブ１１
７および１１９が選択された場合について説明したが、
高速スイッチングハブ１１８または１２０が選択された
場合も同様に動作する。

【００３３】

【発明の効果】以上説明したように、本発明によれば、
スイッチングハブを用いて当該スイッチングハブとホス
トアダプタ、キャッシュメモリ、ディスクアダプタ間を
シリアルデータによって転送しているので磁気ディスク
装置へ転送するデータを高速化でき、ディスクアレイ制
御装置の性能を一層向上させることができる。また、デ
ィスクアレイ制御装置内のホストアダプタ、キャッシュ
メモリおよびディスクアダプタ間を接続するハブの信号
数を大幅に削減するので配線が容易になり、各部の多重
化が可能になるめ、ディスクアレイ制御装置の信頼性を
高めることができるという効果が得られる。

【図面の簡単な説明】

【図１】 この発明の一実施の形態の構成を示すブロッ
ク図である。

【図２】 ホストアダプタ部の構成を示すブロック図で
ある。

【図３】 ディスクアダプタ部の構成を示すブロック図
である。

【図４】 キャッシュメモリ部の構成を示すブロック図
である。

【図５】 従来のディスクアレイ制御装置の構成を示す
ブロック図である。

【符号の説明】

１００ ディスクアレイ制御装置 １０５，１０６ ホストアダプタ １０７，１０８ ディスクアダプタ １０９〜１１６，１２１〜１２８ ＴｘＰ／Ｓ（パラレ
ル／シリアル）・ＲｘＳ／Ｐ（シリアル／パラレル） １１７〜１２０ 高速スイッチングハブ １２９，１３０ キャッシュメモリ １３１，１３２ キャッシュメモリ部 １３３，１３４ ホストアダプタ部 １３５，１３６ ディスクアダプタ部

Claims (7)

【特許請求の範囲】
1. 【請求項１】 １つまたは複数のホストコンピュータと
   のインターフェース機能を有するホストアダプタ部と、 複数の磁気ディスク装置とのインターフェース機能を有
   するディスクアダプタ部と、 前記ホストアダプタ部を介して前記ホストコンピュータ
   から入力されたデータ、または前記ディスクアダプタ部
   を介して前記磁気ディスク装置から入力されたデータを
   一時的に格納するキャッシュメモリ部と、 前記ホストアダプタ部と前記キャッシュメモリ部との間
   に接続されデータ転送を制御する第１の高速スイッチン
   グハブと、 前記ディスクアダプタ部と前記キャッシュメモリ部との
   間に接続されデータ転送を制御する第２の高速スイッチ
   ングハブと、 を具備することを特徴とするディスクアレイ制御装置。
2. 【請求項２】 前記ホストアダプタ部は、転送されるデ
   ータをパラレル／シリアル変換する変換手段を有し、当
   該ホストアダプタ部と前記第１の高速スイッチングハブ
   間をシリアルデータで転送することを特徴とする請求項
   １に記載のディスクアレイ制御装置。
3. 【請求項３】 前記ディスクアダプタ部は、転送される
   データをパラレル／シリアル変換する変換手段を有し、
   当該ディスクアダプタ部と前記第２の高速スイッチング
   ハブ間をシリアルデータで転送することを特徴とする請
   求項１および請求項２に記載のディスクアレイ制御装
   置。
4. 【請求項４】 前記キャッシュメモリ部は、転送される
   データをパラレル／シリアル変換する変換手段を有し、
   当該キャッシュメモリ部と前記第１または第２の高速ス
   イッチングハブ間をシリアルデータで転送することを特
   徴とする請求項１ないし請求項３のいずれかに記載のデ
   ィスクアレイ制御装置。
5. 【請求項５】 １つまたは複数のホストコンピュータと
   のインターフェース機能を有する第１のホストアダプタ
   部と、 前記第１のホストアダプタ部と２重化の構成を成し、前
   記ホストコンピュータと１対１に接続された第２のホス
   トアダプタ部と、 複数の磁気ディスク装置とのインターフェース機能を有
   する第１のディスクアダプタ部と、 前記第１のディスクアダプタ部と２重化の構成を成し、
   前記磁気ディスク装置と１対１に接続された第２のディ
   スクアダプタ部と、 前記第１あるいは第２のホストアダプタ部を介して前記
   ホストコンピュータから入力されたデータ、または前記
   第１あるいは第２のディスクアダプタ部を介して前記磁
   気ディスク装置から入力されたデータを一時的に格納す
   る第１のキャッシュメモリ部と、 前記第１のキャッシュメモリ部と２重化された第２のキ
   ャッシュメモリ部と、 前記第１、第２のホストアダプタ部と前記第１、第２の
   キャッシュメモリ部との間に接続されデータ転送を制御
   する第１の高速スイッチングハブと、 前記第１の高速スイッチングハブと２重化の構成を成す
   第３の高速スイッチングハブと、 前記第１、第２のディスクアダプタ部と前記第１、第２
   のキャッシュメモリ部との間に接続されデータ転送を制
   御する第２の高速スイッチングハブと、 前記第２の高速スイッチングハブと２重化の構成を成す
   第４の高速スイッチングハブと、 を具備することを特徴とするディスクアレイ制御装置。
6. 【請求項６】 前記第１と第３の高速スイッチングハブ
   は、前記第１と第２のホストアダプタ部および第１と第
   ２のキャッシュメモリ部のいずれか１つから転送要求が
   出されたとき、他の転送要求があるか否かを判断して他
   の転送要求があるときはデータ転送を調停する調停手段
   を有することを特徴とする請求項５に記載のディスクア
   レイ制御装置。
7. 【請求項７】 前記第２と第４の高速スイッチングハブ
   は、前記第１と第２のディスクアダプタ部および第１と
   第２のキャッシュメモリ部のいずれか１つから転送要求
   が出されたとき、他の転送要求があるか否かを判断して
   他の転送要求があるときはデータ転送を調停する調停手
   段を有することを特徴とする請求項５および請求項６に
   記載のディスクアレイ制御装置。