JPH07295762A - ディスクアレイ装置 - Google Patents

Abstract

(57)【要約】 【目的】 ホストバスと各ディスクとのデータパスを減
らすことができ、これによって安価で高性能なＲＡＩＤ
−５仕様のディスクアレイ装置を提供する。 【構成】 データマッピング貯蔵装置１４、パリティマ
ッピング貯蔵装置１６に、それぞれ予めＮ台の単体ディ
スク装置８のデータマッピング情報、パリティマッピン
グ情報を貯蔵しておき、各貯蔵装置１４，１６でマイク
ロプロセッサ制御回路１０から与えられる書き込みまた
は読み取りスタートアドレス及び読み取りデータセクタ
数から、対応するデータマッピング情報、パリティマッ
ピング情報を割り出してマイクロプロセッサ制御回路１
０に送出させ、マイクロプロセッサ制御回路１０にてそ
れぞれのマッピング情報に基づきリードデータ命令、ラ
イトデータ命令に応じた制御を実行させることで、デー
タの分配方法を変更できるようにした。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、小型で安価な単体ディ
スク装置を複数台使用し、同期並列処理させることによ
り、信頼性が高く高性能な１台の論理ディスクを実現す
るディスクアレイ装置に関する。

【０００２】

【従来の技術】ディスクアレイ装置の制御方式について
は、“A Case for Redandant Array of Inexpensive Di
sks (=RAID) ”(Technical Report UCB/CSD 87/391, De
cember1987)（“ア・ケース・フォー・リダンダント・
アレイ・オブ・イネクスペンシブ・ディスク（＝ＲＡＩ
Ｄ）”（テクニカル・レポート・ＵＳＢ／ＣＳＤ・８７
／３９１，１９８７年１２月））でＲＡＩＤ１〜５が提
案されている。

【０００３】このＲＡＩＤ１〜５の中でも、ＲＡＩＤ−
３は全ディスクを同時にアクセスすることにより高い転
送レートが得られることから、スーパーコンピュータ等
の一度に大量のデータを処理する場合に適している。と
ころが、逆に小容量のデータをアクセスする際には、わ
ずかなデータ転送のためにも全てのディスクを巻き込む
こととなり、効率が悪い。

【０００４】そこで、ＲＡＩＤ−５において、パリティ
データを各ディスクに分散し、リード／ライト処理の多
重化を目指している。最近になって、各社からトランザ
クションアプリケーションをターゲットとしたＲＡＩＤ
−５仕様のディスクアレイ装置が発表され出しているの
が現状である。

【０００５】しかしながら、従来のＲＡＩＤ−５仕様の
ディスクアレイ装置では、パリティデータを各ディスク
に分散し、リード／ライト処理の多重化を目指している
ため、ホストバスと各ディスク装置とのデータパスが複
雑を極め、安い小型ディスクを使用し、安価で高性能な
装置を目指すという本来の目的に反して、コントロール
ボードが複雑で、しかも高価な製品になってしまってい
る。

【０００６】ここで、先行技術として、例えば特開平２
−５８１６７号公報（以下、先行技術１と称する）に
は、画像データもしくは文書データの登録順序に関係な
く、それらのデータに付加されたインデックスデータを
適宜並べ替えることにより、利用頻度の高いデータの検
索を容易にし、光ディスクファイル装置の実用性の向上
を図る「光ディスクファイル装置」が開示されている。

【０００７】また、特開昭６３−５９６５１号公報（以
下、先行技術２と称する）には、行列を複数の区画にサ
ブ分別するためと、データをこの区画内の素子を介して
循環して移動するために各区画内の最初と最後の素子を
連結するためとのスイッチを設けることにより、相異な
るデータマッピング間の転送を容易にする「データ処理
装置」が開示されている。

【０００８】また、特開昭６１−１６３４３０号公報
（以下、先行技術３と称する）には、物理データ及びそ
れを論理データにマッピングするための情報を格納する
と共に、論理データを格納しマッピング処理を行って、
必要なデータだけを必要な形式で自由に取り出すことを
可能にする「データマッピング装置」が開示されてい
る。

【０００９】また、特開昭６０−４１３８４号公報（以
下、先行技術４と称する）には、各パスごとの応答時間
を監視し、これをパス選択論理にフィードバックするこ
とにより、負荷の配分が均等化するようにパス選択順序
を動的に変更する「入出力制御方式」が開示されてい
る。

【００１０】

【発明が解決しようとする課題】以上述べたように、従
来のＲＡＩＤ−５仕様のディスクアレイ装置は、パリテ
ィデータを各ディスクに分散し、リード／ライト処理の
多重化を目指しているため、ホストバスと各ディスク装
置とのデータパスが複雑を極め、安い小型ディスクを使
用し、安価で高性能な装置を目指すという本来の目的に
反して、コントロールボードが複雑で、しかも高価な製
品になってしまうという欠点があった。

【００１１】本発明は上記の課題を解決するためになさ
れたもので、ホストバスと各ディスク装置とのデータパ
スを減らすことができ、これによって安価で高性能な装
置を構築できるＲＡＩＤ−５仕様のディスクアレイ装置
を提供することを目的とする。

【００１２】ここで、上記先行技術１は、利用頻度の高
いデータの検索を容易にし、光ディスクファイル装置の
実用性の向上を図る光ディスクファイル装置を示すもの
であって、ＲＡＩＤ−５仕様のディスクアレイ装置にお
いて、ホストバスと各ディスク装置とのデータパスを減
らすようにした本発明の技術思想を示唆する具体的な記
載がなく、本発明とは全く異なる技術思想に立脚するも
のである。

【００１３】また、上記先行技術２は、相異なるデータ
マッピング間の転送を容易にするデータ処理装置を示す
ものであって、先行技術１と同様に、ＲＡＩＤ−５仕様
のディスクアレイ装置において、ホストバスと各ディス
ク装置とのデータパスを減らすようにした本発明の技術
思想を示唆する具体的な記載がなく、本発明とは全く異
なる技術思想に立脚するものである。

【００１４】また、上記先行技術３は、物理データ及び
それを論理データにマッピングするための情報を格納す
ると共に、論理データを格納しマッピング処理を行っ
て、必要なデータだけを必要な形式で自由に取り出すこ
とを可能にするデータマッピング装置を示すものであっ
て、先行技術１と同様に、ＲＡＩＤ−５仕様のディスク
アレイ装置において、ホストバスと各ディスク装置との
データパスを減らすようにした本発明の技術思想を示唆
する具体的な記載がなく、本発明とは全く異なる技術思
想に立脚するものである。

【００１５】また、上記先行技術４は、負荷の配分が均
等化するようにパス選択順序を動的に変更する入出力制
御装置を示すものであって、先行技術１と同様に、ＲＡ
ＩＤ−５仕様のディスクアレイ装置において、ホストバ
スと各ディスク装置とのデータパスを減らすようにした
本発明の技術思想を示唆する具体的な記載がなく、本発
明とは全く異なる技術思想に立脚するものである。

【００１６】

【課題を解決するための手段】上記目的を達成するため
に本発明は、ホストコンピュータに接続されるホストイ
ンタフェースと、前記ホストインタフェースの命令、デ
ータの入出力を制御するホストインタフェース制御回路
と、前記ホストインタフェース制御回路に接続されるホ
ストデータバスと、論理ディスク装置を構成するＮ台
（Ｎは２以上の整数）の単体ディスク装置と、前記Ｎ台
の単体ディスク装置のそれぞれに接続されるＮ個のディ
スクインタフェースと、前記Ｎ個のディスクインタフェ
ースのそれぞれに接続され、ディスクインタフェースの
単体ディスク装置に対するデータの入出力を制御するＮ
個のディスクインタフェース制御回路と、前記Ｎ個のデ
ィスクインタフェース制御回路のそれぞれに接続される
Ｎ個のアレイデータバスと、前記ホストデータバス、前
記Ｎ個のアレイデータバスが接続され、リードデータを
一時格納するリードデータバッファ、ライトデータを一
時格納するライトデータバッファ、リードパリティを一
時格納するリードパリティバッファを備え、データ変換
を実施するアレイデータ制御回路と、予め前記Ｎ台の単
体ディスク装置のデータマッピング情報が貯蔵され、与
えられる書き込みまたは読み取りスタートアドレス及び
読み取りデータセクタ数から、対応するデータマッピン
グ情報を割り出し出力するデータマッピング貯蔵手段
と、予め前記Ｎ台の単体ディスク装置のパリティマッピ
ング情報が貯蔵され、与えられる書き込みまたは読み取
りスタートアドレス及び読み取りデータセクタ数から対
応するパリティマッピング情報を割り出し出力するパリ
ティマッピング貯蔵手段と、前記各制御回路と制御信号
線を介して接続され、前記ホストインタフェース制御回
路を監視してホストコンピュータからのデータリード命
令、データライト命令を検出し、命令に応じて前記デー
タマッピング貯蔵手段または前記パリティマッピング貯
蔵手段に読み取りまたは書き込みスタートアドレス及び
読み取りデータセクタ数を与えて、前記データマッピン
グ貯蔵手段または前記パリティマッピング貯蔵手段から
データマッピング情報またはパリティマッピング情報を
受け取り、受け取った情報を基に前記ホストインタフェ
ース制御回路、Ｎ個のディスクインタフェース制御回
路、アレイデータ制御回路に対してホストコンピュータ
からの命令に応じた制御を行うマイクロプロセッサ制御
回路とを具備して構成される。

【００１７】

【作用】上記構成によるディスクアレイ装置では、パリ
ティデータを各ディスクに分散し、リード／ライト処理
を多重化する場合に、データマッピング貯蔵手段、パリ
ティマッピング貯蔵手段に、それぞれ予めＮ台の単体デ
ィスク装置のデータマッピング情報、パリティマッピン
グ情報を貯蔵しておき、各貯蔵手段でマイクロプロセッ
サ制御回路から与えられる書き込みまたは読み取りスタ
ートアドレス及び読み取りデータセクタ数から、対応す
るデータマッピング情報、パリティマッピング情報を割
り出してマイクロプロセッサ制御回路に送出させ、マイ
クロプロセッサ制御回路にてそれぞれのマッピング情報
に基づきリードデータ命令、ライトデータ命令に応じた
制御を実行させることで、データの分配方法を変更でき
るようにしている。

【００１８】

【実施例】以下、図面を参照して本発明の一実施例を詳
細に説明する。

【００１９】図１は本発明に係るディスクアレイ装置の
構成を示すブロック図であり、小型で安価な単体ディス
ク装置５台（＝データディスク４台＋パリティディスク
１台）を使用し、同期並列処理させることにより、信頼
性が高く高性能な１台の論理ディスクを実現したＲＡＩ
Ｄ−５仕様ディスクアレイ装置の例である。

【００２０】図１において、ホストインタフェース１は
ホストコンピュータ（図示せず）に接続され、ホストイ
ンタフェース制御回路２によって制御される。このホス
トインタフェース制御回路２はホストデータバス３を介
してアレイデータ制御回路４に接続される。

【００２１】このアレイデータ制御回路４は、リードデ
ータバッファ１８、ライトデータバッファ１９及びリー
ドパリティバッファ２０にデータを貯蔵すると同時に、
そのデータを処理するもので、このアレイデータ制御回
路４にはＮ（図１ではＮ＝５）個のアレイデータバス５
を介してＮ個のディスクインタフェース制御回路６が接
続される。

【００２２】このＮ個のディスクインタフェース制御回
路６にはそれぞれＮ個のディスクインタフェース７を介
してＮ台の単体ディスク装置８が接続される。Ｎ台の単
体ディスク装置８は一台のディスク装置としてまとめら
れ、論理ディスク装置９を構成する。

【００２３】上記ホストインタフェース制御回路２、ア
レイデータ制御回路４、Ｎ個のディスクインタフェース
制御回路６はいずれもマイクロプロセッサ制御回路１０
によって制御される。ここで、１１はマイクロプロセッ
サ制御回路１０とホストインタフェース制御回路２との
間の制御信号線、１２はマイクロプロセッサ制御回路１
０とアレイデータ制御回路４との間の制御信号線、１３
はマイクロプロセッサ制御回路１０とＮ個のディスクイ
ンタフェース制御回路６との間の制御信号線である。

【００２４】上記構成によるＲＡＩＤ−５仕様のディス
クアレイ装置において、本発明はデータマッピング貯蔵
装置１４及びパリティマッピング貯蔵装置１６を備える
ことを特徴とする。これらの貯蔵装置１４および１６は
それぞれ制御信号線１５，１７を介してマイクロプロセ
ッサ制御回路１０と接続され、このマイクロプロセッサ
制御回路１０によって制御される。

【００２５】データマッピング貯蔵装置１４は、予め全
単体ディスク装置８のデータマッピング情報が貯蔵さ
れ、ホストインタフェース１を通じてホストコンピュー
タから書き込みまたは読取り命令が送られてきた場合
に、マイクロプロセッサ制御回路１０から書き込みまた
は読取りスタートアドレス及び読取りデータセクタ数が
与えられると、対応するデータマッピング情報を割り出
してマイクロプロセッサ制御回路１０に送る機能を有す
る。

【００２６】パリティマッピング貯蔵装置１６は、予め
全単体ディスク装置８のパリティマッピング情報が貯蔵
され、マイクロプロセッサ制御回路１０から書き込みま
たは読取りスタートアドレス及び読取りデータセクタ数
が与えられると、対応するパリティマッピング情報を割
り出してマイクロプロセッサ制御回路１０に送る機能を
有する。

【００２７】以上のような装置構成を持つ本発明のＲＡ
ＩＤ−５仕様ディスクアレイ装置のリード動作及びライ
ト動作について説明する。

【００２８】まず、リード動作について説明する。

【００２９】ホストコンピュータがホストインタフェー
ス１を通じてディスクアレイ装置に対してデータリード
命令を発行すると、ホストインタフェース制御回路２を
監視しているマイクロプロセッサ制御回路１０はデータ
リード命令が転送されてきたことを検出し、データマッ
ピング貯蔵装置１４に読み取りスタートアドレス及び読
み取りデータセクタ数を与える。

【００３０】このとき、マイクロプロセッサ制御回路１
０は、データマッピング貯蔵装置１４から単体ディスク
装置番号と読み取り単体ディスクアドレスを受け取り、
受け取った単体ディスク装置番号に基づいて、アレイデ
ータバス５とホストデータバス３との間のリードデータ
パスの確立をアレイデータ制御回路４に指示する。

【００３１】次に、マイクロプロセッサ制御回路１０
は、ディスクインタフェース制御回路６から制御信号線
１３を通じて送られてくるステータス情報により、デー
タマッピング貯蔵装置１４から受け取った単体ディスク
装置番号に対応する単体ディスク装置８がアクセス可能
であるかを判断する。

【００３２】アクセス可能であると判断すると、マイク
ロプロセッサ制御回路１０は、制御信号線１３を通じて
ディスクインタフェース制御回路６から単体ディスク装
置８に対して、読み取りスタートアドレス及び読み取り
データセクタ数を読み取り単体ディスクアドレスと共に
与える。このとき、ディスクインタフェース制御回路６
は、送られてきた読み取り単体ディスクアドレスに基づ
いて単体ディスク装置８からアレイデータ制御回路４内
のリードデータバッファ１８へのリード動作を行い、さ
らにリードデータバッファ１８からホストコンピュータ
へのリード動作を行う。

【００３３】この動作中にディスクインタフェース制御
回路６に対してマイクロプロセッサ制御回路１０から命
令が送られてきた場合には、マイクロプロセッサ制御回
路１０からの命令が受け付けられないという意味のステ
ータス情報が制御信号線１３を通じてマイクロプロセッ
サ制御回路１０に送られる。

【００３４】単体ディスク装置８がリード動作を終了す
ると、ディスクインタフェース制御回路６は制御信号線
１３を通じてマイクロプロセッサ制御回路１０にアクセ
ス可能という意味の制御情報を送り、データリード命令
動作を終了する。

【００３５】続いて、本発明のディスクアレイ装置のラ
イト動作について説明する。

【００３６】ライト動作は（１）単体ディスク装置８か
らアレイデータ制御回路４内のリードパリティバッファ
２０への旧パリティデータの読み取り動作、（２）単体
ディスク装置８からアレイデータ制御回路４内のリード
データバッファ１８及びライトデータバッファ１９への
旧データの読み取り動作、（３）ホストコンピュータか
らアレイデータ制御回路４内のライトデータバッファ１
９への新データの書き込み動作、（４）上記（１）〜
（３）の旧パリティデータと旧データと新データとの排
他的論理和を単体ディスク装置８に書き込む動作、の４
つの動作に分解できる。

【００３７】そこで、まず、（１）の旧パリティデータ
の読み取り動作について詳細に説明する。

【００３８】ホストコンピュータがホストインタフェー
ス１を通じてディスクアレイ装置に対してデータライト
命令を発行すると、ホストインタフェース制御回路２を
監視しているマイクロプロセッサ制御回路１０はデータ
ライト命令が転送されてきたことを検出し、パリティマ
ッピング貯蔵装置１６に書き込みスタートアドレス及び
書き込みデータセクタ数を与える。

【００３９】このとき、マイクロプロセッサ制御回路１
０は、パリティマッピング貯蔵装置１６から単体ディス
ク装置番号と読み取り単体ディスクアドレスを受け取
り、ディスクインタフェース制御回路６からの制御信号
線１３を通じて送られてくるステータス情報を基に、受
け取った単体ディスク装置番号に対応する単体ディスク
装置８がアクセス可能であるかを判断する。

【００４０】アクセス可能であると判断すると、マイク
ロプロセッサ制御回路１０は、制御信号線１３を通じて
ディスクインタフェース制御回路６から単体ディスク装
置８に対して、読み取りスタートアドレス及び読み取り
データセクタ数を読み取り単体ディスクアドレスと共に
与える。このとき、ディスクインタフェース制御回路６
は、送られてきた読み取り単体ディスクアドレスに基づ
いて単体ディスク装置８からアレイデータ制御回路４内
のリードパリティバッファ２０へのリード動作を行う。

【００４１】この動作中にディスクインタフェース制御
回路６に対してマイクロプロセッサ制御回路１０から命
令が送られてきた場合には、マイクロプロセッサ制御回
路１０からの命令が受け付けられないという意味のステ
ータス情報が制御信号線１３を通じてマイクロプロセッ
サ制御回路１０に送られる。

【００４２】単体ディスク装置８がリード動作を終了す
ると、ディスクインタフェース制御回路６は制御信号線
１３を通じてマイクロプロセッサ制御回路１０にアクセ
ス可能という意味の制御情報を送り、旧パリティリード
動作を終了する。

【００４３】次に、（２）の旧データの読み取り動作に
ついて詳細に説明する。

【００４４】マイクロプロセッサ制御回路１０はデータ
マッピング貯蔵装置１４にスタートアドレス及びデータ
セクタ数を与える。このとき、マイクロプロセッサ制御
回路１０はデータマッピング貯蔵装置１４から単体ディ
スク装置番号と読み取り単体ディスクアドレスを受け取
り、ディスクインタフェース制御回路６からの制御信号
線１３を通じて送られてくるステータス情報を基に、受
け取った単体ディスク装置番号に対応する単体ディスク
装置８がアクセス可能であるかを判断する。

【００４５】アクセス可能であると判断すると、マイク
ロプロセッサ制御回路１０は、制御信号線１３を通じて
ディスクインタフェース制御回路６から単体ディスク装
置８に対して、読み取りスタートアドレス及び読み取り
データセクタ数を読み取り単体ディスクアドレスと共に
与える。このとき、ディスクインタフェース制御回路６
は、送られてきた読み取り単体ディスクアドレスに基づ
いて、単体ディスク装置８からアレイデータ制御回路４
内のリードデータバッファ１８及びライトデータバッフ
ァ１９へのリード動作を行う。

【００４６】この動作中にディスクインタフェース制御
回路６に対してマイクロプロセッサ制御回路１０から命
令が送られてきた場合には、マイクロプロセッサ制御回
路１０からの命令が受け付けられないという意味のステ
ータス情報が制御信号線１３を通じてマイクロプロセッ
サ制御回路１０に送られる。

【００４７】単体ディスク装置８がリード動作を終了す
ると、ディスクインタフェース制御回路６は制御信号線
１３を通じてマイクロプロセッサ制御回路１０にアクセ
ス可能という意味の制御情報を送り、旧データリード動
作を終了する。

【００４８】さらに、（３）のホストコンピュータから
アレイデータ制御回路４内のライトデータバッファ１９
への新データの書き込み動作について詳細に説明する。

【００４９】マイクロプロセッサ１０は、ホストデータ
バス３とアレイデータ制御回路４との間のライトデータ
パスの確立をアレイデータ制御回路４に指示すると同時
に、ホストインタフェース制御回路２にホストコンピュ
ータからのライトデータの受け取りを指示する。

【００５０】このとき、ホストインタフェース制御回路
２は、指示されたデータがホストコンピュータからライ
トデータバッファに転送されたことを確認した後、マイ
クロプロセッサ制御回路１０に対して制御信号線１１を
通じてライトデータバッファ１９への新データの書き込
み動作の終了報告を行う。

【００５１】最後に、（４）の旧パリティデータと旧デ
ータと新データとの排他的論理和を単体ディスク装置８
に書き込む動作について詳細に説明する。

【００５２】マイクロプロセッサ制御回路１０はパリテ
ィマッピング貯蔵装置１６に書き込みスタートアドレス
及び書き込みデータセクタ数を与える。このとき、マイ
クロプロセッサ制御回路１０は、パリティマッピング貯
蔵装置１６から単体ディスク装置番号と書き込み単体デ
ィスクアドレスを受け取り、ディスクインタフェース制
御回路６からの制御信号線１３を通じて送られてくるス
テータス情報を基に、受け取った単体ディスク装置番号
に対応する単体ディスク装置８がアクセス可能であるか
を判断する。

【００５３】アクセス可能であると判断すると、マイク
ロプロセッサ制御回路１０は、制御信号線１３を通じて
ディスクインタフェース制御回路６に書き込み単体ディ
スクアドレスを転送する。ディスクインタフェース制御
回路６は、送られてきた書き込み単体ディスクアドレス
に基づいて単体ディスク装置８へのライト動作を行う。

【００５４】この動作中にディスクインタフェース制御
回路６に対してマイクロプロセッサ制御回路１０から命
令が送られてきた場合には、マイクロプロセッサ制御回
路１０からの命令が受け付けられないという意味のステ
ータス情報が制御信号線１３を通じてマイクロプロセッ
サ制御回路１０に送られる。

【００５５】単体ディスク装置８がライト動作を終了す
ると、ディスクインタフェース制御回路６は制御信号線
１３を通じてマイクロプロセッサ制御回路１０にアクセ
ス可能という意味の制御情報を送り、旧パリティデータ
と旧データと新データとの排他的論理和を単体ディスク
装置８に書き込む動作を終了する。

【００５６】以上、単体ディスク装置８からリードパリ
ティバッファ２０への旧パリティデータの読み取り動
作、単体ディスク装置８からリードデータバッファ１８
へ及びライトデータバッファ１９への旧データの読み取
り動作、ホストコンピュータからライトデータバッファ
１９への新データの書き込み動作、及び上記旧パリティ
データと旧データと新データとの排他的論理和を単体デ
ィスク装置８に書き込む動作の合計４つの動作を順次実
行することにより、データライト命令動作を終了する。

【００５７】次に、本発明のディスクアレイ装置の特徴
であるデータマッピング貯蔵装置１４及びパリティマッ
ピング貯蔵装置１６について、図２及び図３を用いて詳
細に説明する。

【００５８】尚、図２及び図３において、０−０，０−
１，０−２，０−３，０−Ｐ，１−０，１−１，…はス
トライピングユニットを示す。ホストシステムから送ら
れてくるデータの順序は０−０，０−１，０−２，０−
３，１−０，１−１，１−２，１−３，…である。０−
Ｐは０−０，０−１，０−２，０−３に対するパリティ
データ、１−Ｐは１−１，１−２，１−３に対するパリ
ティデータを示す。左側のＸＸＸＨは単体ディスク装置
内のバイトアドレスを示す。例はストライピングユニッ
ト＝５１２ＢＹＴＥの場合である。ストライピングユニ
ット番号（＝Ａ−Ｂ）の下側はディスクアレイ装置に対
する論理アドレスを示す。

【００５９】本発明のディスクアレイ装置は、既にのべ
た通り、データリード命令は、（１）単体ディスク装置
８からリードデータバッファ１８へのデータの読み取り
動作、（２）リードデータバッファ１８からホストコン
ピュータへのデータの読み取り動作の２つの動作に分解
できる。

【００６０】また、データライト命令は、（１）単体デ
ィスク装置８からリードパリティバッファ２０への旧パ
リティデータの読み取り動作、（２）単体ディスク装置
８からリードデータバッファ１８及びライトデータバッ
ファ１９への旧データの読み取り動作、（３）ホストコ
ンピュータからライトデータバッファ１９への新データ
の書き込み動作、（４）旧パリティデータと旧データと
新データとの排他的論理和を単体ディスク装置８に書き
込む動作の４つの動作に分解できる。

【００６１】これら合計６つの動作のうち、単体ディス
ク装置８との間の読み取りまたは書き込み動作において
は、マイクロプロセッサ制御回路１０はデータマッピン
グ貯蔵装置１４またはパリティマッピング貯蔵装置１６
にスタートアドレス（ＳＳＳＳＨ）及びデータセクタ数
（ＤＤＤＤＨ）を与える。

【００６２】一方、データマッピング貯蔵装置１４また
はパリティマッピング貯蔵装置１６は、与えられたスタ
ートアドレス（ＳＳＳＳＨ）及びデータセクタ数（ＤＤ
ＤＤＨ）から単体ディスク装置番号（０〜４）、読み取
りまたは書き込みスタートアドレス（ｓｓｓｓＨ）及び
読み取りまたは書き込みデータセクタ数（ｄｄｄｄＨ）
を割り出し、マイクロプロセッサ制御回路１０に通知す
る。

【００６３】例えば、図２において、マイクロプロセッ
サ制御回路１０からデータマッピング貯蔵装置１４また
はパリティマッピング貯蔵装置１６にスタートアドレス
（０Ｃ６０Ｈ）及びデータセクタ数（０３００Ｈ）が与
えられたとする。

【００６４】このとき、データマッピング貯蔵装置１４
またはパリティマッピング貯蔵装置１６は、スタートア
ドレス（０Ｃ６０Ｈ）及びデータセクタ数（０３００
Ｈ）から、単体ディスク装置番号（１）、読み取りまた
は書き込みスタートアドレス（０２６０Ｈ）及び読み取
りまたは書き込みデータセクタ数（０１Ａ０Ｈ）を割り
出すと共に、単体ディスク装置番号（２）、読み取りま
たは書き込みセクタ数（０１６０Ｈ）を割り出し、各デ
ータをマイクロプロセッサ制御回路１０に通知する。

【００６５】この例では、単体ディスク装置番号が
（１）と（２）にまたがるため、各単体ディスク装置８
ごとに上の実施例で述べた処理が繰り返し実行される。

【００６６】また、データマッピング貯蔵装置１４また
はパリティマッピング貯蔵装置１６に内蔵されたマッピ
ングが、図２と異なって、図３の通りになっていた場合
には、マイクロプロセッサ制御回路１０が与えるスター
トアドレス（０Ｃ６０Ｈ）及びデータセクタ数（０３０
０Ｈ）に対して、データマッピング貯蔵装置１４または
パリティマッピング貯蔵装置１６は、与えられたスター
トアドレス（０Ｃ６０Ｈ）及びデータセクタ数（０３０
０Ｈ）から、単体ディスク装置番号（２）、読み取りま
たは書き込みスタートアドレス（０２６０Ｈ）及び読み
取りまたは書き込みセクタ数（０１Ａ０Ｈ）を割り出す
と共に、単体ディスク装置番号（４）、読み取りまたは
書き込みスタートアドレス（０２００Ｈ）及び読み取り
または書き込みデータセクタ数（０１６０Ｈ）を割り出
し、各データをマイクロプロセッサ制御回路１０に通知
する。

【００６７】この例の場合も、図２と同様に、単体ディ
スク装置番号が（２）と（４）にまたがるため、各単体
ディスク装置８ごとに上の実施例で述べた処理が繰り返
し実行される。

【００６８】ここで、図３を図２と比較すると、図３に
おいては単体ディスク装置番号＃０〜＃３のストライピ
ングユニット名（＝Ａ−Ｂ）の中のＢは自分自身の装置
番号＃とパリティしか出てこない。このことは、コント
ロールボード内のホストバスと各単体ディスク装置８と
のデータパス接続が、図２においては５×５＝２５本あ
るのに対して、図３の通りの接続にすると、２×４＋５
＝１３本と非常に単純になることを示している。

【００６９】したがって、上記構成によるＲＡＩＤ−５
仕様のディスクアレイ装置は、データの分配方法を変更
可能であるため、ホストバスと各単体ディスク装置との
データパスを、従来装置と比較して約半分に減らすこと
ができる。よって、より安価で信頼性の高い高性能なデ
ィスクアレイ装置を提供することができる。

【００７０】尚、本発明は上述した実施例に限定される
ものではなく、本発明の要旨を逸脱しない範囲で種々変
形しても同様に実施可能であることはいうまでもない。

【００７１】

【発明の効果】以上述べたように本発明によれば、ホス
トバスと各ディスク装置とのデータパスを減らすことが
でき、これによって安価で高性能な装置を構築できるＲ
ＡＩＤ−５仕様のディスクアレイ装置を提供することが
できる。

【図面の簡単な説明】

【図１】この発明の一実施例に係るＲＡＩＤ−５仕様の
ディスクアレイ装置の構成を示すブロック図である。

【図２】同実施例におけるデータマッピング貯蔵装置に
貯蔵されたデータマッピング情報の第１の例を示す図で
ある。

【図３】同実施例におけるデータマッピング貯蔵装置に
貯蔵されたデータマッピング情報の第１の例を示す図で
ある。

【符号の説明】

１ ホストインタフェース ２ ホストインタフェース制御回路 ３ ホストデータバス ４ アレイデータ制御回路 ５ アレイデータバス ６ ディスクインタフェース制御回路 ７ ディスクインタフェース ８ 単体ディスク装置 ９ 論理ディスク装置 １０ マイクロプロセッサ制御回路 １１ 制御信号線 １２ 制御信号線 １３ 制御信号線 １４ データマッピング貯蔵装置 １５ 制御信号線 １６ パリティマッピング貯蔵装置 １７ 制御信号線 １８ リードデータバッファ １９ ライトデータバッファ ２０ リードパリティバッファ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 ホストコンピュータに接続されるホスト
   インタフェースと、 前記ホストインタフェースの命令、データの入出力を制
   御するホストインタフェース制御回路と、 前記ホストインタフェース制御回路に接続されるホスト
   データバスと、 論理ディスク装置を構成するＮ台（Ｎは２以上の整数）
   の単体ディスク装置と、 前記Ｎ台の単体ディスク装置のそれぞれに接続されるＮ
   個のディスクインタフェースと、 前記Ｎ個のディスクインタフェースのそれぞれに接続さ
   れ、ディスクインタフェースの単体ディスク装置に対す
   るデータの入出力を制御するＮ個のディスクインタフェ
   ース制御回路と、 前記Ｎ個のディスクインタフェース制御回路のそれぞれ
   に接続されるＮ個のアレイデータバスと、 前記ホストデータバス、前記Ｎ個のアレイデータバスが
   接続され、リードデータを一時格納するリードデータバ
   ッファ、ライトデータを一時格納するライトデータバッ
   ファ、リードパリティを一時格納するリードパリティバ
   ッファを備え、データ変換を実施するアレイデータ制御
   回路と、 予め前記Ｎ台の単体ディスク装置のデータマッピング情
   報が貯蔵され、与えられる書き込みまたは読み取りスタ
   ートアドレス及び読み取りデータセクタ数から、対応す
   るデータマッピング情報を割り出し出力するデータマッ
   ピング貯蔵手段と、 予め前記Ｎ台の単体ディスク装置のパリティマッピング
   情報が貯蔵され、与えられる書き込みまたは読み取りス
   タートアドレス及び読み取りデータセクタ数から対応す
   るパリティマッピング情報を割り出し出力するパリティ
   マッピング貯蔵手段と、 前記各制御回路と制御信号線を介して接続され、前記ホ
   ストインタフェース制御回路を監視してホストコンピュ
   ータからのデータリード命令、データライト命令を検出
   し、命令に応じて前記データマッピング貯蔵手段または
   前記パリティマッピング貯蔵手段に読み取りまたは書き
   込みスタートアドレス及び読み取りデータセクタ数を与
   えて、前記データマッピング貯蔵手段または前記パリテ
   ィマッピング貯蔵手段からデータマッピング情報または
   パリティマッピング情報を受け取り、受け取った情報を
   基に前記ホストインタフェース制御回路、Ｎ個のディス
   クインタフェース制御回路、アレイデータ制御回路に対
   してホストコンピュータからの命令に応じた制御を行う
   マイクロプロセッサ制御回路とを具備することを特徴と
   するディスクアレイ装置。
2. 【請求項２】 前記アレイデータ制御回路は、前記マイ
   クロプロセッサ制御回路からの命令に応じたデータ変換
   処理を行い、その処理動作中に前記マイクロプロセッサ
   制御回路から命令を受けたときは命令を受け取れない旨
   のステータス情報を前記マイクロプロセッサ制御回路に
   送り、処理動作終了後にアクセス可能である旨のステー
   タス情報を前記マイクロプロセッサ制御回路に送るよう
   にしたことを特徴とする請求項１記載のディスクアレイ
   装置。