JP2912299B2 - ディスクアレイ制御装置 - Google Patents
ディスクアレイ制御装置Info
- Publication number
- JP2912299B2 JP2912299B2 JP9152472A JP15247297A JP2912299B2 JP 2912299 B2 JP2912299 B2 JP 2912299B2 JP 9152472 A JP9152472 A JP 9152472A JP 15247297 A JP15247297 A JP 15247297A JP 2912299 B2 JP2912299 B2 JP 2912299B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- output
- selector
- bus
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0604—Improving or facilitating administration, e.g. storage management
- G06F3/0607—Improving or facilitating administration, e.g. storage management by facilitating the process of upgrading existing storage systems, e.g. for improving compatibility between host and storage device
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0656—Data buffering arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
- G06F3/0689—Disk arrays, e.g. RAID, JBOD
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Detection And Correction Of Errors (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、大容量磁気ディス
クストレージや大容量光ディスクストレージ等のディス
クアレイ制御装置に関し、特にコンピュータシステム用
の多数のディスク装置のアレイ入出力制御装置を備えた
ディスクアレイ制御装置に関する。
クストレージや大容量光ディスクストレージ等のディス
クアレイ制御装置に関し、特にコンピュータシステム用
の多数のディスク装置のアレイ入出力制御装置を備えた
ディスクアレイ制御装置に関する。
【０００２】
【従来の技術】従来、この種のディスクアレイ制御装置
は、巨大で高価な一台のディスク装置を、ホスト側から
は一台の大型で高速のディスク装置に見える、並列アレ
イに相互接続した複数の小さくて廉価なディスク装置に
置き換えることで、性能とコスト面の改良を目的として
用いられている。
は、巨大で高価な一台のディスク装置を、ホスト側から
は一台の大型で高速のディスク装置に見える、並列アレ
イに相互接続した複数の小さくて廉価なディスク装置に
置き換えることで、性能とコスト面の改良を目的として
用いられている。
【０００３】ディスクアレイ設計法の幾つかは、デビッ
ト・Ａ・パターソン（Devid A.Patterson）、ガース・
ギブソン（Garth Gibson）、ランディ・Ｈ・カッツ（Ra
ndyH.Katz）らによる「安価なディスクによる冗長性ア
レイの例（A Case for Redundant Arrays of Inexpensi
ve Disks）」１９８７年１２月カリフォルニア大学報告
書番号UCB/CSD 87/391号に示されている。
ト・Ａ・パターソン（Devid A.Patterson）、ガース・
ギブソン（Garth Gibson）、ランディ・Ｈ・カッツ（Ra
ndyH.Katz）らによる「安価なディスクによる冗長性ア
レイの例（A Case for Redundant Arrays of Inexpensi
ve Disks）」１９８７年１２月カリフォルニア大学報告
書番号UCB/CSD 87/391号に示されている。
【０００４】この論文では、冗長性を含むディスクの構
成法を分類したもので、ＲＡＩＤ（Redundant Arrays o
f Inexpensive Disks：複数の小型ハード・ディスク装
置（ＨＤＤ）を使って、単独のＨＤＤよりも高い信頼性
と性能を実現する方式）レベルとして５つに分類され、
参照される例として５台のディスク装置によるアレイ構
成が解説されている。
成法を分類したもので、ＲＡＩＤ（Redundant Arrays o
f Inexpensive Disks：複数の小型ハード・ディスク装
置（ＨＤＤ）を使って、単独のＨＤＤよりも高い信頼性
と性能を実現する方式）レベルとして５つに分類され、
参照される例として５台のディスク装置によるアレイ構
成が解説されている。
【０００５】まず、ＲＡＩＤレベル１システムは、デー
タ保存用のディスク装置Ｎ台と、更に「ミラーリング」
用にＮ台のディスク装置を用いて、データディスク装置
に書き込まれた情報の二重書きによるコピーを保存す
る。
タ保存用のディスク装置Ｎ台と、更に「ミラーリング」
用にＮ台のディスク装置を用いて、データディスク装置
に書き込まれた情報の二重書きによるコピーを保存す
る。
【０００６】ＲＡＩＤレベル２システムは、エラー訂正
符号の一つであるハミングコードで冗長ディスクを構成
し、例えば４台のデータディスクに３台のＥＣＣディス
クとなっているが、冗長分が多いため殆ど実施されてい
ない。
符号の一つであるハミングコードで冗長ディスクを構成
し、例えば４台のデータディスクに３台のＥＣＣディス
クとなっているが、冗長分が多いため殆ど実施されてい
ない。
【０００７】ＲＡＩＤレベル３システムは、Ｎ＋１台の
ディスク装置によるグループ（ランク）からなり、各デ
ータブロックはＮ個の部分に分割されてＮ台のデータデ
ィスク装置の中に分散して保存し、これに対応するパリ
ティ情報を追加された１台のパリティ用ディスク装置に
保存し、グループ内の１台のディスクが故障してもデー
タを喪失することなく読み出すことができる。
ディスク装置によるグループ（ランク）からなり、各デ
ータブロックはＮ個の部分に分割されてＮ台のデータデ
ィスク装置の中に分散して保存し、これに対応するパリ
ティ情報を追加された１台のパリティ用ディスク装置に
保存し、グループ内の１台のディスクが故障してもデー
タを喪失することなく読み出すことができる。
【０００８】ＲＡＩＤレベル４システムも、Ｎ＋１台の
ディスク装置によるグループからなり、ＲＡＩＤレベル
３システムと異なる点は、保存するデータが一つまたは
それ以上のデータブロックからなる更に大きな部分に分
割されてディスク装置の中に保存される点である。読み
出し時には、１台のディスクだけが使用されるので、１
回のデータ転送が短ければアクセスが各ディスクに分か
れる分だけ全体のスループットが向上すると共に、ＲＡ
ＩＤレベル３システムと同じパリティディスクを有す
る。但し、書込み時には、パリティ情報更新のために４
ステップの動作が必要であり、データディスクの更新の
都度パリティデイスクがアクセスされるため、ネックに
なりやすく、実施例が少ない。
ディスク装置によるグループからなり、ＲＡＩＤレベル
３システムと異なる点は、保存するデータが一つまたは
それ以上のデータブロックからなる更に大きな部分に分
割されてディスク装置の中に保存される点である。読み
出し時には、１台のディスクだけが使用されるので、１
回のデータ転送が短ければアクセスが各ディスクに分か
れる分だけ全体のスループットが向上すると共に、ＲＡ
ＩＤレベル３システムと同じパリティディスクを有す
る。但し、書込み時には、パリティ情報更新のために４
ステップの動作が必要であり、データディスクの更新の
都度パリティデイスクがアクセスされるため、ネックに
なりやすく、実施例が少ない。
【０００９】ＲＡＩＤレベル５システムは、ＲＡＩＤレ
ベル４システムとほぼ同様だが、パリティ情報の扱いが
異なっており、パリティの集中がなく、パリティを各デ
ィスクに分散させて、データと同様に各グループ内のＮ
＋１台に分散される。但し、パリティ更新に４ステップ
かかるという欠点を有し、不揮発性メモリに書き込ん
で、ホストには書込み終了としておき、後に暇なときに
実際のパリティ更新を行う例が示されている。
ベル４システムとほぼ同様だが、パリティ情報の扱いが
異なっており、パリティの集中がなく、パリティを各デ
ィスクに分散させて、データと同様に各グループ内のＮ
＋１台に分散される。但し、パリティ更新に４ステップ
かかるという欠点を有し、不揮発性メモリに書き込ん
で、ホストには書込み終了としておき、後に暇なときに
実際のパリティ更新を行う例が示されている。
【００１０】上記ＲＡＩＤレベルに関して、例えば、特
開平６−１８０６２３号公報には、ディスクアレイ制御
装置用多重構成データパス構造が示されている。図２０
は、従来のディスクアレイ制御装置の一例を示すブロッ
ク図であり、ホストシステムとＲＡＩＤレベル１，３，
４または５のディスクアレイとして設定した複数のディ
スク装置の間でデータ転送動作を実行するように設定可
能なデータパス構造を含むディスクアレイ制御装置であ
る。
開平６−１８０６２３号公報には、ディスクアレイ制御
装置用多重構成データパス構造が示されている。図２０
は、従来のディスクアレイ制御装置の一例を示すブロッ
ク図であり、ホストシステムとＲＡＩＤレベル１，３，
４または５のディスクアレイとして設定した複数のディ
スク装置の間でデータ転送動作を実行するように設定可
能なデータパス構造を含むディスクアレイ制御装置であ
る。
【００１１】ホストに接続されたホスト装置システムデ
ータパス１４４とＳＣＳＩデータパス１４１，１４２を
インターフェイスするためのＤＭＡインターフェイスで
あるホストＳＣＳＩアダプタ１４３と二重レジスタ１１
０〜１１４を経由したホスト装置からのデータと、各デ
ィスク装置に接続されたＳＣＳＩバスインターフェイス
チップ１２８〜１３２を経由したディスク装置からのデ
ータと、ＳＲＡＭ１３３のデータは、マルチプレクサ１
３５〜１４０を経由してパリティ生成回路であるＸＯＲ
回路１３４に転送することができる。
ータパス１４４とＳＣＳＩデータパス１４１，１４２を
インターフェイスするためのＤＭＡインターフェイスで
あるホストＳＣＳＩアダプタ１４３と二重レジスタ１１
０〜１１４を経由したホスト装置からのデータと、各デ
ィスク装置に接続されたＳＣＳＩバスインターフェイス
チップ１２８〜１３２を経由したディスク装置からのデ
ータと、ＳＲＡＭ１３３のデータは、マルチプレクサ１
３５〜１４０を経由してパリティ生成回路であるＸＯＲ
回路１３４に転送することができる。
【００１２】また、ＸＯＲ回路１３４の出力は、二重レ
ジスタ１１０〜１１４とＳＣＳＩアダプタ１４３を経由
してホスト装置に、三状態バッファ１１５〜１１９とＳ
ＣＳＩバスインターフェイスチップ１２８〜１３２を経
由してディスク装置に、三状態バッファ１２０を経由し
てＳＲＡＭ１３３に転送することができる。これらの各
パスをそれぞれ使用するか否かを設定することにより、
ホスト装置からのディスク装置までの一連のデータパス
を提供する。
ジスタ１１０〜１１４とＳＣＳＩアダプタ１４３を経由
してホスト装置に、三状態バッファ１１５〜１１９とＳ
ＣＳＩバスインターフェイスチップ１２８〜１３２を経
由してディスク装置に、三状態バッファ１２０を経由し
てＳＲＡＭ１３３に転送することができる。これらの各
パスをそれぞれ使用するか否かを設定することにより、
ホスト装置からのディスク装置までの一連のデータパス
を提供する。
【００１３】図２０のディスクアレイ制御装置を用いた
例として、ＲＡＩＤレベル５システムでの書き込み動作
を説明する。ＲＡＩＤレベル５システムでの書き込み
は、読み出し手順と書き込み手順の両方が関与し、具体
的には、旧データと旧パリティを読み出し、新データと
新パリティを書き込む。ここでは、データがチャネル２
のディスク装置へ書き込まれ、パリティ情報がチャネル
１のディスク装置で更新されるものとする。まず、チャ
ネル１及びチャネル２のディスク装置から情報を読み出
す。この情報がマルチプレクサ１３５及び１３６経由で
パリティ生成回路のＸＯＲ回路１３４へ提供され、結果
がバス１２６、利用可能な三状態バッファ１２０、バス
１２７経由で外部ＳＲＡＭ１３３に保存される。このあ
と、二重レジスタ１１０によってホスト装置からの新し
いデータを受信し、バス１２２と利用可能なＳＣＳＩバ
スインターフェイスチップ１２９経由でチャネル２のデ
ィスク装置にデータが書き込まれる。新しいデータは、
マルチプレクサ１３５経由でパリティ生成回路のＸＯＲ
回路１３４へも提供される。先にＳＲＡＭ１３３へ書き
込まれている情報もマルチプレクサ１４０経由でパリテ
ィ生成回路１３４へ提供される。パリティ生成回路１３
４の出力は新しいパリティであり、利用可能な三状態バ
ッファ１１５、バス１２１、利用可能なＳＣＳＩバスイ
ンターフェイスチップ１２８経由でチャネル１のディス
ク装置へ提供される。
例として、ＲＡＩＤレベル５システムでの書き込み動作
を説明する。ＲＡＩＤレベル５システムでの書き込み
は、読み出し手順と書き込み手順の両方が関与し、具体
的には、旧データと旧パリティを読み出し、新データと
新パリティを書き込む。ここでは、データがチャネル２
のディスク装置へ書き込まれ、パリティ情報がチャネル
１のディスク装置で更新されるものとする。まず、チャ
ネル１及びチャネル２のディスク装置から情報を読み出
す。この情報がマルチプレクサ１３５及び１３６経由で
パリティ生成回路のＸＯＲ回路１３４へ提供され、結果
がバス１２６、利用可能な三状態バッファ１２０、バス
１２７経由で外部ＳＲＡＭ１３３に保存される。このあ
と、二重レジスタ１１０によってホスト装置からの新し
いデータを受信し、バス１２２と利用可能なＳＣＳＩバ
スインターフェイスチップ１２９経由でチャネル２のデ
ィスク装置にデータが書き込まれる。新しいデータは、
マルチプレクサ１３５経由でパリティ生成回路のＸＯＲ
回路１３４へも提供される。先にＳＲＡＭ１３３へ書き
込まれている情報もマルチプレクサ１４０経由でパリテ
ィ生成回路１３４へ提供される。パリティ生成回路１３
４の出力は新しいパリティであり、利用可能な三状態バ
ッファ１１５、バス１２１、利用可能なＳＣＳＩバスイ
ンターフェイスチップ１２８経由でチャネル１のディス
ク装置へ提供される。
【００１４】
【発明が解決しようとする課題】しかしながら、ここで
第１の問題点は、複数の異なる転送を並行に実行できな
いことである。すなわち、転送中には、二重レジスタ、
三状態バッファ、マルチプレクサなどの各設定を固定し
なければならないことにある。なぜならば、ディスク装
置とのデータ転送が切れ目なく実行されるため、転送中
に各設定を変えるとデータが正しく流れなくなってしま
うからである。特に、パリティ生成回路のＸＯＲ回路は
１個しか持っていないため、これを使用する転送が重な
ると順番待ちが発生する。
第１の問題点は、複数の異なる転送を並行に実行できな
いことである。すなわち、転送中には、二重レジスタ、
三状態バッファ、マルチプレクサなどの各設定を固定し
なければならないことにある。なぜならば、ディスク装
置とのデータ転送が切れ目なく実行されるため、転送中
に各設定を変えるとデータが正しく流れなくなってしま
うからである。特に、パリティ生成回路のＸＯＲ回路は
１個しか持っていないため、これを使用する転送が重な
ると順番待ちが発生する。
【００１５】また、第２の問題点は、パリティ生成回路
のＸＯＲ回路の入力数を超えるデータ数のＸＯＲ計算
を、１回の実行でできないことである。これは、グルー
プを構成するディスク装置の数が多い場合のデータ修復
などで必要な計算であり、２回に分けて実行すると処理
が遅くなってしまう。というのは、パリティ生成回路の
ＸＯＲ回路が１個であることと、そのＸＯＲ回路への入
力がディスク装置側ＳＣＳＩバスの本数＋ＳＲＡＭの本
数であることと、ＸＯＲ回路の出力をＸＯＲ回路の入力
にフィードバックすることができないことにある。フィ
ードバックできないのは、第１の問題点で指摘したよう
に転送中に各設定を変えられないため、ＸＯＲ回路の出
力をＸＯＲ回路の入力にフィードバックするように設定
すると、無限にフィードバックしてしまうからである。
のＸＯＲ回路の入力数を超えるデータ数のＸＯＲ計算
を、１回の実行でできないことである。これは、グルー
プを構成するディスク装置の数が多い場合のデータ修復
などで必要な計算であり、２回に分けて実行すると処理
が遅くなってしまう。というのは、パリティ生成回路の
ＸＯＲ回路が１個であることと、そのＸＯＲ回路への入
力がディスク装置側ＳＣＳＩバスの本数＋ＳＲＡＭの本
数であることと、ＸＯＲ回路の出力をＸＯＲ回路の入力
にフィードバックすることができないことにある。フィ
ードバックできないのは、第１の問題点で指摘したよう
に転送中に各設定を変えられないため、ＸＯＲ回路の出
力をＸＯＲ回路の入力にフィードバックするように設定
すると、無限にフィードバックしてしまうからである。
【００１６】［発明の目的］本発明の目的は、ホスト装
置とディスク装置のアレイを相互接続するためのデータ
転送構造を持った、ディスクアレイ制御装置を提供する
ことにある。
置とディスク装置のアレイを相互接続するためのデータ
転送構造を持った、ディスクアレイ制御装置を提供する
ことにある。
【００１７】本発明の他の目的は、各種の転送手順を設
定して異なるＲＡＩＤ設定に対応できるような、上記の
ディスクアレイ制御装置を提供することにある。
定して異なるＲＡＩＤ設定に対応できるような、上記の
ディスクアレイ制御装置を提供することにある。
【００１８】さらに、本発明の他の目的は、複数の転送
を並行に実行可能で、かつ、パリティ生成回路のＸＯＲ
回路の順番待ちが発生しないような、上記のディスクア
レイ制御装置を提供することにある。
を並行に実行可能で、かつ、パリティ生成回路のＸＯＲ
回路の順番待ちが発生しないような、上記のディスクア
レイ制御装置を提供することにある。
【００１９】また、本発明の他の目的は、パリティ生成
回路のＸＯＲ回路の入力数を超えるデータ数のＸＯＲ計
算を、１回の実行でできるような、上記のディスクアレ
イ制御装置を提供することにある。
回路のＸＯＲ回路の入力数を超えるデータ数のＸＯＲ計
算を、１回の実行でできるような、上記のディスクアレ
イ制御装置を提供することにある。
【００２０】
【課題を解決するための手段】本発明は、上記目的に鑑
みなされたもので、いずれのホスト装置及びディスク装
置からもアクセス可能なデータバッファと、排他的論理
和を計算するパリティ生成回路のＸＯＲ回路と、ＸＯＲ
回路の出力データがオール０なら正常と判断する冗長パ
リティのチェック回路と、前記ホスト装置または前記デ
ィスク装置からのデータと前記ＸＯＲ回路の出力データ
を選択して前記データバッファに転送するセレクタと、
前記各データバッファの出力データを前記ＸＯＲ回路に
転送するか否かを選択するセレクタと、前記ホスト装置
または前記ディスク装置からのデータを前記ＸＯＲ回路
に転送するか否かを選択するセレクタと、前記ＸＯＲ回
路の出力データを反転させるためにオール１を前記ＸＯ
Ｒ回路に転送するか否かを選択するセレクタと、前記Ｘ
ＯＲ回路の出力を前記ホスト装置または前記ディスク装
置に転送するパスとを有し、転送時にそれらを設定する
ことで転送パスを決定することを特徴とするディスクア
レイ制御装置である。
みなされたもので、いずれのホスト装置及びディスク装
置からもアクセス可能なデータバッファと、排他的論理
和を計算するパリティ生成回路のＸＯＲ回路と、ＸＯＲ
回路の出力データがオール０なら正常と判断する冗長パ
リティのチェック回路と、前記ホスト装置または前記デ
ィスク装置からのデータと前記ＸＯＲ回路の出力データ
を選択して前記データバッファに転送するセレクタと、
前記各データバッファの出力データを前記ＸＯＲ回路に
転送するか否かを選択するセレクタと、前記ホスト装置
または前記ディスク装置からのデータを前記ＸＯＲ回路
に転送するか否かを選択するセレクタと、前記ＸＯＲ回
路の出力データを反転させるためにオール１を前記ＸＯ
Ｒ回路に転送するか否かを選択するセレクタと、前記Ｘ
ＯＲ回路の出力を前記ホスト装置または前記ディスク装
置に転送するパスとを有し、転送時にそれらを設定する
ことで転送パスを決定することを特徴とするディスクア
レイ制御装置である。
【００２１】また、上記ディスクアレイ制御装置におい
て、転送毎に前記各データバッファのリードライト実行
信号と前記各セレクタのセレクト信号と前記冗長パリテ
ィのチェックを行うか否かを記憶する複数の設定レジス
タと、その設定の実行位置を記憶する実行カウンタを有
し、前記転送パスの設定を予めプログラムしておき、Ｐ
ＣＩバスに時分割で処理するローカルバスを採用して、
前記ローカルバスのバス使用権を獲得している間だけ前
記プログラムに従って前記転送パスを設定することを特
徴とする。
て、転送毎に前記各データバッファのリードライト実行
信号と前記各セレクタのセレクト信号と前記冗長パリテ
ィのチェックを行うか否かを記憶する複数の設定レジス
タと、その設定の実行位置を記憶する実行カウンタを有
し、前記転送パスの設定を予めプログラムしておき、Ｐ
ＣＩバスに時分割で処理するローカルバスを採用して、
前記ローカルバスのバス使用権を獲得している間だけ前
記プログラムに従って前記転送パスを設定することを特
徴とする。
【００２２】さらに、本発明は、ホスト装置と複数のデ
ィスク装置とを備えたディスクアレイ制御装置におい
て、前記ホスト装置に接続された第１のバスと、前記複
数のディスク装置に接続された第２のバスと、前記第１
のバスと前記第２のバスの間に入力セレクタ及び出力セ
レクタを介して接続された複数のデータバッファと、前
記出力セレクタの出力と前記第１のバスの出力と奇又は
偶を出力するセレクタの出力とを入力とする第１の排他
的論理和回路と、前記出力セレクタの出力と前記第２の
バスの出力と奇又は偶を出力するセレクタの出力とを入
力とする第２の排他的論理和回路と、前記入力セレクタ
及び出力セレクタの選択を制御する制御部とを備え、前
記第１及び第２の排他的論理和回路の出力を前記複数の
データバッファのいずれかに格納することを特徴とす
る。
ィスク装置とを備えたディスクアレイ制御装置におい
て、前記ホスト装置に接続された第１のバスと、前記複
数のディスク装置に接続された第２のバスと、前記第１
のバスと前記第２のバスの間に入力セレクタ及び出力セ
レクタを介して接続された複数のデータバッファと、前
記出力セレクタの出力と前記第１のバスの出力と奇又は
偶を出力するセレクタの出力とを入力とする第１の排他
的論理和回路と、前記出力セレクタの出力と前記第２の
バスの出力と奇又は偶を出力するセレクタの出力とを入
力とする第２の排他的論理和回路と、前記入力セレクタ
及び出力セレクタの選択を制御する制御部とを備え、前
記第１及び第２の排他的論理和回路の出力を前記複数の
データバッファのいずれかに格納することを特徴とす
る。
【００２３】また、上記ディスクアレイ制御装置におい
て、前記第１のバスと前記第１の排他的論理和回路の出
力に接続された前記入力セレクタは前記制御部の制御の
下で前記データバッファのいずれかにデータを出力し、
同時に、他のデータバッファの出力を前記制御部の制御
の下で前記出力セレクタに出力して前記第２の排他的論
理和回路に入力して前記第２のバスに出力して前記複数
のディスク装置のいずれかに格納することを特徴とす
る。
て、前記第１のバスと前記第１の排他的論理和回路の出
力に接続された前記入力セレクタは前記制御部の制御の
下で前記データバッファのいずれかにデータを出力し、
同時に、他のデータバッファの出力を前記制御部の制御
の下で前記出力セレクタに出力して前記第２の排他的論
理和回路に入力して前記第２のバスに出力して前記複数
のディスク装置のいずれかに格納することを特徴とす
る。
【００２４】より本発明を具体的に説明すると、図２を
参照して、本発明のディスクアレイ制御装置は、ホスト
装置側ＰＣＩバス（図２の１５）と、ディスク装置側Ｐ
ＣＩバス（図２の１８）と、それらＰＣＩバスの間に位
置していずれのホスト装置及びディスク装置からもアク
セス可能なデータバッファ（図２の７０〜７５）と、ホ
スト装置側ＰＣＩバスと各データバッファとを接続する
セレクタ（図２の４２〜５５）と、ディスク装置側ＰＣ
Ｉバスと各データバッファとを接続するセレクタ（図２
の５６〜６９）と、排他的論理和を計算するＸＯＲ回路
（図２の７８〜７９）と、冗長パリティのチェック回路
（図２の７６〜７７）と、各転送の設定レジスタ（図２
の３４０〜３９４）と、その設定の実行位置を記憶する
実行カウンタ（図２の３４〜３９）を有する。
参照して、本発明のディスクアレイ制御装置は、ホスト
装置側ＰＣＩバス（図２の１５）と、ディスク装置側Ｐ
ＣＩバス（図２の１８）と、それらＰＣＩバスの間に位
置していずれのホスト装置及びディスク装置からもアク
セス可能なデータバッファ（図２の７０〜７５）と、ホ
スト装置側ＰＣＩバスと各データバッファとを接続する
セレクタ（図２の４２〜５５）と、ディスク装置側ＰＣ
Ｉバスと各データバッファとを接続するセレクタ（図２
の５６〜６９）と、排他的論理和を計算するＸＯＲ回路
（図２の７８〜７９）と、冗長パリティのチェック回路
（図２の７６〜７７）と、各転送の設定レジスタ（図２
の３４０〜３９４）と、その設定の実行位置を記憶する
実行カウンタ（図２の３４〜３９）を有する。
【００２５】セレクタは、ホスト装置側とディスク装置
側は同じ構成をしており、ＰＣＩバスのデータとＸＯＲ
回路の出力データを選択してデータバッファに転送する
セレクタ（図２の４２〜４７、６４〜６９）と、各デー
タバッファの出力データをＸＯＲ回路に転送するか否か
を選択するセレクタ（図２の４８〜５３、５６〜６１）
と、ＰＣＩバスのデータをＸＯＲ回路に転送するか否か
を選択するセレクタ（図２の５４，６２）と、ＸＯＲ回
路の出力データを反転させるためにオール１をＸＯＲ回
路に転送するか否かを選択するセレクタ（図２の５５，
６３）とを有する。冗長パリティのチェック回路は、Ｘ
ＯＲ回路の出力データがオール０なら正常と判断する。
各転送の設定レジスタは、転送毎に、各データバッファ
のリードライト実行信号と、各セレクタのセレクト信号
と、冗長パリティのチェックを行うか否かを記憶する。
側は同じ構成をしており、ＰＣＩバスのデータとＸＯＲ
回路の出力データを選択してデータバッファに転送する
セレクタ（図２の４２〜４７、６４〜６９）と、各デー
タバッファの出力データをＸＯＲ回路に転送するか否か
を選択するセレクタ（図２の４８〜５３、５６〜６１）
と、ＰＣＩバスのデータをＸＯＲ回路に転送するか否か
を選択するセレクタ（図２の５４，６２）と、ＸＯＲ回
路の出力データを反転させるためにオール１をＸＯＲ回
路に転送するか否かを選択するセレクタ（図２の５５，
６３）とを有する。冗長パリティのチェック回路は、Ｘ
ＯＲ回路の出力データがオール０なら正常と判断する。
各転送の設定レジスタは、転送毎に、各データバッファ
のリードライト実行信号と、各セレクタのセレクト信号
と、冗長パリティのチェックを行うか否かを記憶する。
【００２６】［作用］ホスト装置及びディスク装置から
もアクセス可能なデータバッファを持っている。これに
より、ホスト装置とディスク装置のアレイを相互接続す
るためのデータ転送構造を提供する。
もアクセス可能なデータバッファを持っている。これに
より、ホスト装置とディスク装置のアレイを相互接続す
るためのデータ転送構造を提供する。
【００２７】各種セレクタと、ＸＯＲ回路と、パリティ
チェック回路を持ち、それらの設定を変えることで転送
パスが切り換わり、更にそれらの設定は、設定レジスタ
と実行カウンタによってプログラムすることができる。
これにより、各種の転送手順を設定して異なるＲＡＩＤ
レベルの設定に対応する。
チェック回路を持ち、それらの設定を変えることで転送
パスが切り換わり、更にそれらの設定は、設定レジスタ
と実行カウンタによってプログラムすることができる。
これにより、各種の転送手順を設定して異なるＲＡＩＤ
レベルの設定に対応する。
【００２８】ＰＣＩバスは、１本のバスに複数のデバイ
スが接続されて、それらはバス使用権を獲得しながら時
分割で転送を行うことにより、ある瞬間だけを見ればい
ずれかのデバイスがバスを占有しているが、全体で見れ
ば並行処理を行っているように見えるという特徴があ
る。これを利用して、設定レジスタと実行カウンタによ
るプログラムは、自分がＰＣＩのバス使用権を獲得した
時だけ、各種セレクタ、ＸＯＲ回路、パリティチェック
回路を自分の転送のための設定にし、ＰＣＩのバス使用
権を開放する時にそれらの設定も開放する。これによ
り、ある瞬間だけを見ればいずれかのプログラムがＰＣ
Ｉバス、各種セレクタ、ＸＯＲ回路、パリティチェック
回路を占有しているが、全体で見れば並列処理を行って
いるように見え、ＸＯＲ回路の順番待ちも発生しない。
スが接続されて、それらはバス使用権を獲得しながら時
分割で転送を行うことにより、ある瞬間だけを見ればい
ずれかのデバイスがバスを占有しているが、全体で見れ
ば並行処理を行っているように見えるという特徴があ
る。これを利用して、設定レジスタと実行カウンタによ
るプログラムは、自分がＰＣＩのバス使用権を獲得した
時だけ、各種セレクタ、ＸＯＲ回路、パリティチェック
回路を自分の転送のための設定にし、ＰＣＩのバス使用
権を開放する時にそれらの設定も開放する。これによ
り、ある瞬間だけを見ればいずれかのプログラムがＰＣ
Ｉバス、各種セレクタ、ＸＯＲ回路、パリティチェック
回路を占有しているが、全体で見れば並列処理を行って
いるように見え、ＸＯＲ回路の順番待ちも発生しない。
【００２９】各データバッファの出力は、ＰＣＩバスの
データとともにＸＯＲ回路を経由していずれのデータバ
ッファにも入力でき、またそれは、設定レジスタの数を
増やすことによって何度でも繰り返すことができる。こ
れにより、ＸＯＲ回路の入力数に関係なくＸＯＲ計算を
実行できる。
データとともにＸＯＲ回路を経由していずれのデータバ
ッファにも入力でき、またそれは、設定レジスタの数を
増やすことによって何度でも繰り返すことができる。こ
れにより、ＸＯＲ回路の入力数に関係なくＸＯＲ計算を
実行できる。
【００３０】
［第１の実施形態］次に、本発明の第１の実施形態につ
いて図面を参照して詳細に説明する。
いて図面を参照して詳細に説明する。
【００３１】［本発明の第１実施形態の構成］図１は、
本発明の実施形態を示すブロック図である。本発明のデ
ィスクアレイ制御装置１１は、ホスト装置１０とＳＣＳ
Ｉ（Small Computer System Interface）バス１２で接
続され、ディスク装置２９〜３３とＳＣＳＩバス２４〜
２８で接続される。内部には、ホスト装置側ＰＣＩバス
（Peripheral Component Interconnect Bus：パソコン
やＷＳに使う入出力バスの１つ）１５と、ディスク装置
側ＰＣＩバス１８の２本のローカルバスを有する。これ
らＰＣＩバス１５，１８は、標準化されたローカルバス
であり、１本のバスに複数のデバイスが接続されて、そ
れらはバス利用権を獲得しながら、時分割で転送を行う
ことにより、ある瞬間だけを見ればいずれかのデバイス
がバスを占有しているが、全体で見れば並列処理を行っ
ているように見えるという特徴がある。ホストＳＣＳＩ
バス１２とホスト装置側ＰＣＩバス１５は、ＳＣＳＩバ
スインターフェイスチップ１３で接続され、ディスクＳ
ＣＳＩバス２４〜２８とディスク装置側ＰＣＩバス１８
は、ＳＣＳＩバスインターフェイスチップ１９〜２３で
接続される。これらＳＣＳＩバスインターフェイスチッ
プ１３，１９〜２３は、商品として市場で入手可能な部
材であり、例えば、ＳＹＭＢＩＯＳ社製５３Ｃ８２５チ
ップを使用することができる。ホスト装置側ＰＣＩバス
１５とディスク装置側ＰＣＩバス１８は、バッファ部１
７を経由して接続され、その転送は制御部１６によって
制御される。また、ホスト装置側ＰＣＩバス１５には、
データを一時的に格納するメインメモリ１４が接続され
る。
本発明の実施形態を示すブロック図である。本発明のデ
ィスクアレイ制御装置１１は、ホスト装置１０とＳＣＳ
Ｉ（Small Computer System Interface）バス１２で接
続され、ディスク装置２９〜３３とＳＣＳＩバス２４〜
２８で接続される。内部には、ホスト装置側ＰＣＩバス
（Peripheral Component Interconnect Bus：パソコン
やＷＳに使う入出力バスの１つ）１５と、ディスク装置
側ＰＣＩバス１８の２本のローカルバスを有する。これ
らＰＣＩバス１５，１８は、標準化されたローカルバス
であり、１本のバスに複数のデバイスが接続されて、そ
れらはバス利用権を獲得しながら、時分割で転送を行う
ことにより、ある瞬間だけを見ればいずれかのデバイス
がバスを占有しているが、全体で見れば並列処理を行っ
ているように見えるという特徴がある。ホストＳＣＳＩ
バス１２とホスト装置側ＰＣＩバス１５は、ＳＣＳＩバ
スインターフェイスチップ１３で接続され、ディスクＳ
ＣＳＩバス２４〜２８とディスク装置側ＰＣＩバス１８
は、ＳＣＳＩバスインターフェイスチップ１９〜２３で
接続される。これらＳＣＳＩバスインターフェイスチッ
プ１３，１９〜２３は、商品として市場で入手可能な部
材であり、例えば、ＳＹＭＢＩＯＳ社製５３Ｃ８２５チ
ップを使用することができる。ホスト装置側ＰＣＩバス
１５とディスク装置側ＰＣＩバス１８は、バッファ部１
７を経由して接続され、その転送は制御部１６によって
制御される。また、ホスト装置側ＰＣＩバス１５には、
データを一時的に格納するメインメモリ１４が接続され
る。
【００３２】ＳＣＳＩバスインターフェイスチップ１
３，１９〜２３と制御部１６は全てマイクロプロセッサ
８０の制御により動作する。マイクロプロセッサ８０に
接続されたプロセッサバス８１とホスト装置側ＰＣＩバ
ス１５とは、バス変換アダプタ８２で接続され、マイク
ロプロセッサ８０はこれを経由してＳＣＳＩバスインタ
ーフェイスチップ１３を制御する。プロセッサバス８１
とディスク装置側ＰＣＩバス１８とはバス変換アダプタ
８３で接続され、マイクロプロセッサ８０はこれを経由
してＳＣＳＩバスインターフェイスチップ１９〜２３を
制御する。
３，１９〜２３と制御部１６は全てマイクロプロセッサ
８０の制御により動作する。マイクロプロセッサ８０に
接続されたプロセッサバス８１とホスト装置側ＰＣＩバ
ス１５とは、バス変換アダプタ８２で接続され、マイク
ロプロセッサ８０はこれを経由してＳＣＳＩバスインタ
ーフェイスチップ１３を制御する。プロセッサバス８１
とディスク装置側ＰＣＩバス１８とはバス変換アダプタ
８３で接続され、マイクロプロセッサ８０はこれを経由
してＳＣＳＩバスインターフェイスチップ１９〜２３を
制御する。
【００３３】［本発明のデータ転送部の構成］図２は、
図１のホスト装置側ＰＣＩバス１５とディスク装置側Ｐ
ＣＩバス１８の間に接続された制御部１６とバッファ部
１７の詳細なブロック図である。制御部１６は、実行カ
ウンタ３４〜３９と、設定レジスタ３４０〜３９４を有
し、バッファ部１７は、データバッファ７０〜７５と、
セレクタ４２〜６９と、ＸＯＲ回路７８〜７９と、パリ
ティチェック回路７６〜７７を有する。
図１のホスト装置側ＰＣＩバス１５とディスク装置側Ｐ
ＣＩバス１８の間に接続された制御部１６とバッファ部
１７の詳細なブロック図である。制御部１６は、実行カ
ウンタ３４〜３９と、設定レジスタ３４０〜３９４を有
し、バッファ部１７は、データバッファ７０〜７５と、
セレクタ４２〜６９と、ＸＯＲ回路７８〜７９と、パリ
ティチェック回路７６〜７７を有する。
【００３４】実行カウンタ３４と設定レジスタ３４０〜
３４４で１個の転送プログラムを構成する。実行カウン
タ３４は設定レジスタ３４０〜３４４の番号を記憶し、
設定レジスタ３４０〜３４４はそれぞれ、ホスト装置側
ＰＣＩバス１５とディスク装置側ＰＣＩバス１８のどち
らを使用するかと、ホスト装置側ＰＣＩバス１５を使用
する場合には、データバッファ７０〜７５のリードライ
ト実行信号と、セレクタ４２〜５５のセレクト信号と、
パリティチェック回路７６のパリティチェック実行信号
を記憶し、ディスク装置側ＰＣＩバス１８を使用する場
合には、データバッファ７０〜７５のリードライト実行
信号と、セレクタ５６〜６９のセレクト信号と、パリテ
ィチェック回路７７のパリティチェック実行信号を記憶
する。データ転送を起動する前に、マイクロプロセッサ
８０は、プロセッサバス８１を介して、設定レジスタ３
４０〜３４４のうち、設定レジスタ３４０から順に必要
数だけデータ転送の情報を書き込む。実行カウンタ３４
には最初３４０が格納されており、対応する設定レジス
タ３４０のリードライト実行信号とデータバッファ７０
〜７５の空き容量を比較して、実行可能であれば、ホス
ト装置側ＰＣＩバス１５またはディスク装置側ＰＣＩバ
ス１８のバス使用権を獲得して、設定レジスタ３４０の
内容をセレクタ４０〜４１に出力し、転送を１回実行す
る。実行が終了したら、実行カウンタ３４の内容を１加
算するが、実行した設定が最後の設定の場合は初期値３
４０を格納する。これらを繰り返すことによって、目的
のデータ数分の転送を行う。すなわち、実行カウンタは
対応する設定レジスタ３４０〜３４４を順繰りに設定指
定するためのリングカウンタ的な機能を有している。同
様に、実行カウンタ３５〜３９と設定レジスタ３５０〜
３９４で５個の転送プログラムを構成できる。
３４４で１個の転送プログラムを構成する。実行カウン
タ３４は設定レジスタ３４０〜３４４の番号を記憶し、
設定レジスタ３４０〜３４４はそれぞれ、ホスト装置側
ＰＣＩバス１５とディスク装置側ＰＣＩバス１８のどち
らを使用するかと、ホスト装置側ＰＣＩバス１５を使用
する場合には、データバッファ７０〜７５のリードライ
ト実行信号と、セレクタ４２〜５５のセレクト信号と、
パリティチェック回路７６のパリティチェック実行信号
を記憶し、ディスク装置側ＰＣＩバス１８を使用する場
合には、データバッファ７０〜７５のリードライト実行
信号と、セレクタ５６〜６９のセレクト信号と、パリテ
ィチェック回路７７のパリティチェック実行信号を記憶
する。データ転送を起動する前に、マイクロプロセッサ
８０は、プロセッサバス８１を介して、設定レジスタ３
４０〜３４４のうち、設定レジスタ３４０から順に必要
数だけデータ転送の情報を書き込む。実行カウンタ３４
には最初３４０が格納されており、対応する設定レジス
タ３４０のリードライト実行信号とデータバッファ７０
〜７５の空き容量を比較して、実行可能であれば、ホス
ト装置側ＰＣＩバス１５またはディスク装置側ＰＣＩバ
ス１８のバス使用権を獲得して、設定レジスタ３４０の
内容をセレクタ４０〜４１に出力し、転送を１回実行す
る。実行が終了したら、実行カウンタ３４の内容を１加
算するが、実行した設定が最後の設定の場合は初期値３
４０を格納する。これらを繰り返すことによって、目的
のデータ数分の転送を行う。すなわち、実行カウンタは
対応する設定レジスタ３４０〜３４４を順繰りに設定指
定するためのリングカウンタ的な機能を有している。同
様に、実行カウンタ３５〜３９と設定レジスタ３５０〜
３９４で５個の転送プログラムを構成できる。
【００３５】セレクタ４０は、実行カウンタ３４〜３９
のそれぞれに対応する設定に接続した第１〜６の入力
と、データバッファ部７０〜７５の各セレクタ４２〜５
５及び各データバッファ７０〜７５及びパリティチェッ
ク回路７６に接続した出力を有し、ＰＣＩバス１５のバ
ス使用権を獲得した実行カウンタ３４〜３９の設定を出
力する。
のそれぞれに対応する設定に接続した第１〜６の入力
と、データバッファ部７０〜７５の各セレクタ４２〜５
５及び各データバッファ７０〜７５及びパリティチェッ
ク回路７６に接続した出力を有し、ＰＣＩバス１５のバ
ス使用権を獲得した実行カウンタ３４〜３９の設定を出
力する。
【００３６】また、セレクタ４１は、実行カウンタ３４
〜３９のそれぞれに対応する設定に接続した第１〜６の
入力と、データバッファ部７０〜７５の各セレクタ５６
〜６９及び各データバッファ７０〜７５及びパリティチ
ェック回路７７に接続した出力を有し、ＰＣＩバス１８
のバス使用権を獲得した実行カウンタの設定を出力す
る。
〜３９のそれぞれに対応する設定に接続した第１〜６の
入力と、データバッファ部７０〜７５の各セレクタ５６
〜６９及び各データバッファ７０〜７５及びパリティチ
ェック回路７７に接続した出力を有し、ＰＣＩバス１８
のバス使用権を獲得した実行カウンタの設定を出力す
る。
【００３７】バッファ部１７の中で、データバッファ７
０〜７５は、ホスト装置側とディスク装置側の２個所に
記載されているが、それらは同一のデータバッファを示
している。バッファ部１７は、このデータバッファ７０
〜７５と、セレクタ４２〜４７に接続した第１の入力
と、セレクタ６４〜６９に接続した第２の入力と、セレ
クタ４８〜５３に接続した第１の出力と、セレクタ５６
〜６１に接続した第２の出力と、セレクタ４０からのリ
ードライト実行信号入力と、セレクタ４１からのリード
ライト実行信号入力とを有し、データバッファ７０〜７
５は、リードライト実行信号に応答してＦＩＦＯ（先入
れ先出し）の機能でデータを入出力する。
０〜７５は、ホスト装置側とディスク装置側の２個所に
記載されているが、それらは同一のデータバッファを示
している。バッファ部１７は、このデータバッファ７０
〜７５と、セレクタ４２〜４７に接続した第１の入力
と、セレクタ６４〜６９に接続した第２の入力と、セレ
クタ４８〜５３に接続した第１の出力と、セレクタ５６
〜６１に接続した第２の出力と、セレクタ４０からのリ
ードライト実行信号入力と、セレクタ４１からのリード
ライト実行信号入力とを有し、データバッファ７０〜７
５は、リードライト実行信号に応答してＦＩＦＯ（先入
れ先出し）の機能でデータを入出力する。
【００３８】セレクタ４２〜４７は、ＸＯＲ回路７８に
接続した第１の入力と、ＰＣＩバス１５に接続した第２
の入力と、データバッファ７０〜７５に接続した出力
と、セレクタ４０からのセレクト信号入力とを有し、セ
レクト信号に応答して接続を切り換える。
接続した第１の入力と、ＰＣＩバス１５に接続した第２
の入力と、データバッファ７０〜７５に接続した出力
と、セレクタ４０からのセレクト信号入力とを有し、セ
レクト信号に応答して接続を切り換える。
【００３９】また、セレクタ４８〜５３は、論理的０電
圧源に接続した第１の入力と、データバッファ７０〜７
５に接続した第２の入力と、ＸＯＲ回路７８に接続した
出力と、セレクタ４０からのセレクト信号入力を有し、
セレクト信号に応答して接続を切り換える。セレクタ５
４は、論理的０電圧源に接続した第１の入力と、ＰＣＩ
バス１５に接続した第２の入力と、ＸＯＲ回路７８に接
続した出力と、セレクタ４０からのセレクト信号入力と
を有し、セレクト信号に応答して接続を切り換える。ま
た、セレクタ５５は、論理的０電圧源に接続した第１の
入力と、論理的１電圧源に接続した第２の入力と、ＸＯ
Ｒ回路７８に接続した出力と、セレクタ４０からのセレ
クト信号入力とを有し、セレクト信号に応答して接続を
切り換える。
圧源に接続した第１の入力と、データバッファ７０〜７
５に接続した第２の入力と、ＸＯＲ回路７８に接続した
出力と、セレクタ４０からのセレクト信号入力を有し、
セレクト信号に応答して接続を切り換える。セレクタ５
４は、論理的０電圧源に接続した第１の入力と、ＰＣＩ
バス１５に接続した第２の入力と、ＸＯＲ回路７８に接
続した出力と、セレクタ４０からのセレクト信号入力と
を有し、セレクト信号に応答して接続を切り換える。ま
た、セレクタ５５は、論理的０電圧源に接続した第１の
入力と、論理的１電圧源に接続した第２の入力と、ＸＯ
Ｒ回路７８に接続した出力と、セレクタ４０からのセレ
クト信号入力とを有し、セレクト信号に応答して接続を
切り換える。
【００４０】一方、セレクタ５６〜６１は、論理的０電
圧源に接続した第１の入力と、データバッファ７０〜７
５に接続した第２の入力と、ＸＯＲ回路７９に接続した
出力と、セレクタ４１からのセレクト信号入力を有し、
セレクト信号に応答して接続を切り換える。セレクタ６
２は、論理的０電圧源に接続した第１の入力と、ＰＣＩ
バス１８に接続した第２の入力と、ＸＯＲ回路７９に接
続した出力と、セレクタ４１からのセレクト信号入力と
を有し、セレクト信号に応答して接続を切り換える。セ
レクタ６３は、論理的０電圧源に接続した第１の入力
と、論理的１電圧源に接続した第２の入力と、ＸＯＲ回
路７９に接続した出力と、セレクタ４１からのセレクト
信号入力とを有し、セレクト信号に応答して接続を切り
換える。
圧源に接続した第１の入力と、データバッファ７０〜７
５に接続した第２の入力と、ＸＯＲ回路７９に接続した
出力と、セレクタ４１からのセレクト信号入力を有し、
セレクト信号に応答して接続を切り換える。セレクタ６
２は、論理的０電圧源に接続した第１の入力と、ＰＣＩ
バス１８に接続した第２の入力と、ＸＯＲ回路７９に接
続した出力と、セレクタ４１からのセレクト信号入力と
を有し、セレクト信号に応答して接続を切り換える。セ
レクタ６３は、論理的０電圧源に接続した第１の入力
と、論理的１電圧源に接続した第２の入力と、ＸＯＲ回
路７９に接続した出力と、セレクタ４１からのセレクト
信号入力とを有し、セレクト信号に応答して接続を切り
換える。
【００４１】また、セレクタ６４〜６９は、ＸＯＲ回路
７９に接続した第１の入力と、ＰＣＩバス１８に接続し
た第２の入力と、データバッファ７０〜７５に接続した
出力と、セレクタ４１からのセレクト信号入力とを有
し、セレクト信号に応答して接続を切り換える。
７９に接続した第１の入力と、ＰＣＩバス１８に接続し
た第２の入力と、データバッファ７０〜７５に接続した
出力と、セレクタ４１からのセレクト信号入力とを有
し、セレクト信号に応答して接続を切り換える。
【００４２】ＸＯＲ回路７８は、セレクタ４８〜５５に
接続した第１〜８の８入力と、ＰＣＩバス１５またはセ
レクタ４２〜４７またはパリティチェック回路７６に接
続した出力とを有し、第１〜８の入力のＸＯＲ（排他的
論理和）を出力する。同様に、ＸＯＲ回路７９は、セレ
クタ５６〜６３に接続した第１〜８の８入力と、ＰＣＩ
バス１８またはセレクタ６４〜６９またはパリティチェ
ック回路７７に接続した出力を有し、第１〜８の入力の
ＸＯＲを出力する。
接続した第１〜８の８入力と、ＰＣＩバス１５またはセ
レクタ４２〜４７またはパリティチェック回路７６に接
続した出力とを有し、第１〜８の入力のＸＯＲ（排他的
論理和）を出力する。同様に、ＸＯＲ回路７９は、セレ
クタ５６〜６３に接続した第１〜８の８入力と、ＰＣＩ
バス１８またはセレクタ６４〜６９またはパリティチェ
ック回路７７に接続した出力を有し、第１〜８の入力の
ＸＯＲを出力する。
【００４３】パリティチェック回路７６は、ＸＯＲ回路
７８に接続した入力と、セレクタ４０からのパリティチ
ェック実行信号入力を有し、パリティチェック実行信号
に応答して、入力データがオール０なら正常、そうでな
いならエラーを検出する。同様に、パリティチェック回
路７７は、ＸＯＲ回路７９に接続した入力と、セレクタ
４１からのパリティチェック実行信号入力を有し、パリ
ティチェック実行信号に応答して、入力データがオール
０なら正常、そうでないならエラーを検出する。
７８に接続した入力と、セレクタ４０からのパリティチ
ェック実行信号入力を有し、パリティチェック実行信号
に応答して、入力データがオール０なら正常、そうでな
いならエラーを検出する。同様に、パリティチェック回
路７７は、ＸＯＲ回路７９に接続した入力と、セレクタ
４１からのパリティチェック実行信号入力を有し、パリ
ティチェック実行信号に応答して、入力データがオール
０なら正常、そうでないならエラーを検出する。
【００４４】［本発明の第１の動作］次に、本発明の実
施形態の動作について、図３〜５と図１５を参照して詳
細に説明する。本実施形態でのデータ転送では、ＲＡＩ
Ｄレベル５システムでの転送で度々使用される動作例と
して、図１に示すメインメモリ１４に格納されている２
個のデータのＸＯＲ（排他的論理和）をディスク装置に
書き込む動作を説明する。本データ転送では、１個のプ
ログラムと１個のデータバッファを使用して、メインメ
モリ１４に格納されているＡデータとデータＢをＸＯＲ
してディスク装置２９に書き込む。
施形態の動作について、図３〜５と図１５を参照して詳
細に説明する。本実施形態でのデータ転送では、ＲＡＩ
Ｄレベル５システムでの転送で度々使用される動作例と
して、図１に示すメインメモリ１４に格納されている２
個のデータのＸＯＲ（排他的論理和）をディスク装置に
書き込む動作を説明する。本データ転送では、１個のプ
ログラムと１個のデータバッファを使用して、メインメ
モリ１４に格納されているＡデータとデータＢをＸＯＲ
してディスク装置２９に書き込む。
【００４５】まず、データ転送を起動する前に、マイク
ロプロセッサ８０は、プロセッサバス８１を介して、制
御部１６の設定レジスタ３４０〜３４２に次のデータを
書き込む。
ロプロセッサ８０は、プロセッサバス８１を介して、制
御部１６の設定レジスタ３４０〜３４２に次のデータを
書き込む。
【００４６】 設定レジスタ３４０ ホスト装置側ＰＣＩバス１５の使用 セレクタ４２のセレクト信号＝１ データバッファ７０のライト実行 設定レジスタ３４１ ホスト装置側ＰＣＩバス１５の使用 セレクタ４８，５４のセレクト信号＝１ データバッファ７０のライト実行 データバッファ７０のリード実行 設定レジスタ３４２ ディスク装置側ＰＣＩバス１８の使用 セレクタ５６のセレクト信号＝１ データバッファ７０のリード実行 次に、図１５のタイムチャートに添って説明する。図１
５では、データの流れを示す図番と、実行カウンタ３４
の内容とセレクタの状態等が各図の太線と共に示されて
いる。時間１では、設定３４０が実行され、図３の太線
で示されるデータの流れによって、ホスト装置側ＰＣＩ
バス１５から入力したデータＡを、データバッファ７０
に書き込む。
５では、データの流れを示す図番と、実行カウンタ３４
の内容とセレクタの状態等が各図の太線と共に示されて
いる。時間１では、設定３４０が実行され、図３の太線
で示されるデータの流れによって、ホスト装置側ＰＣＩ
バス１５から入力したデータＡを、データバッファ７０
に書き込む。
【００４７】時間２では、設定３４１が実行され、図４
の太線でで示されるデータの流れによって、ホスト装置
側ＰＣＩバス１５から入力したデータＢと、同時にデー
タバッファ７０から読み出したデータＡをＸＯＲ回路７
８でＸＯＲして、データバッファ７０に書き込む。この
時、データＡとデータＢのＸＯＲデータをデータＡＢと
する。
の太線でで示されるデータの流れによって、ホスト装置
側ＰＣＩバス１５から入力したデータＢと、同時にデー
タバッファ７０から読み出したデータＡをＸＯＲ回路７
８でＸＯＲして、データバッファ７０に書き込む。この
時、データＡとデータＢのＸＯＲデータをデータＡＢと
する。
【００４８】時間３では、設定３４２が実行され、図５
で示されるデータの流れによって、データバッファ７０
から読み出したデータＡＢを、ディスク装置側ＰＣＩバ
ス１８に出力して、ＳＣＳＩチップ１９を経由してディ
スク装置２９に書き込む。
で示されるデータの流れによって、データバッファ７０
から読み出したデータＡＢを、ディスク装置側ＰＣＩバ
ス１８に出力して、ＳＣＳＩチップ１９を経由してディ
スク装置２９に書き込む。
【００４９】これらの時間１〜３の転送を繰り返すこと
によって、目的のデータ数分の転送を行う。尚、設定レ
ジスタの数を増やして、設定レジスタ３４１と同じ転送
を追加すれば、ＸＯＲ計算を何度でも繰り返すことが可
能である。
によって、目的のデータ数分の転送を行う。尚、設定レ
ジスタの数を増やして、設定レジスタ３４１と同じ転送
を追加すれば、ＸＯＲ計算を何度でも繰り返すことが可
能である。
【００５０】［本発明の第２の動作］次に、本発明の実
施形態の動作について、特に複数の転送を並行して実行
する実施形態の動作について、図３〜８と図１６を参照
して詳細に説明する。本データ転送では、先に説明した
２個のデータのＸＯＲをディスク装置に書き込む動作
を、２個並行して実行する動作を説明する。本データ転
送では、２個のプログラムと２個のデータバッファを使
用して、メインメモリ１４に格納されているデータＡと
データＢをＸＯＲしてディスク装置２９に書き込み、メ
インメモリ１４に格納されているデータＣとデータＤを
ＸＯＲしてディスク装置３０に書き込む。
施形態の動作について、特に複数の転送を並行して実行
する実施形態の動作について、図３〜８と図１６を参照
して詳細に説明する。本データ転送では、先に説明した
２個のデータのＸＯＲをディスク装置に書き込む動作
を、２個並行して実行する動作を説明する。本データ転
送では、２個のプログラムと２個のデータバッファを使
用して、メインメモリ１４に格納されているデータＡと
データＢをＸＯＲしてディスク装置２９に書き込み、メ
インメモリ１４に格納されているデータＣとデータＤを
ＸＯＲしてディスク装置３０に書き込む。
【００５１】まず、データ転送を起動する前に、マイク
ロプロセッサ８０は、プロセッサバス８１を介して、制
御部１６の設定レジスタ３４０〜３４２、３５０〜３５
２に次のデータを書き込む。
ロプロセッサ８０は、プロセッサバス８１を介して、制
御部１６の設定レジスタ３４０〜３４２、３５０〜３５
２に次のデータを書き込む。
【００５２】 設定レジスタ３４０ ホスト装置側ＰＣＩバス１５の使用 セレクタ４２のセレクト信号＝１ データバッファ７０のライト実行 設定レジスタ３４１ ホスト装置側ＰＣＩバス１５の使用 セレクタ４８，５４のセレクト信号＝１ データバッファ７０のライト実行 データバッファ７０のリード実行 設定レジスタ３４２ ディスク装置側ＰＣＩバス１８の使用 セレクタ５６のセレクト信号＝１ データバッファ７０のリード実行 設定レジスタ３５０ ホスト装置側ＰＣＩバス１５の使用 セレクタ４３のセレクト信号＝１ データバッファ７１のライト実行 設定レジスタ３５１ ホスト装置側ＰＣＩバス１５の使用 セレクタ４９，５４のセレクト信号＝１ データバッファ７１のライト実行 データバッファ７１のリード実行 設定レジスタ３５２ ディスク装置側ＰＣＩバス１８の使用 セレクタ５７のセレクト信号＝１ データバッファ７１のリード実行 次に、図１６のタイムチャートに添って説明する。時間
１では、設定３４０が実行され、図３で示されるデータ
の流れによって、ホスト装置側ＰＣＩバス１５から入力
したデータＡを、データバッファ７０に書き込む。
１では、設定３４０が実行され、図３で示されるデータ
の流れによって、ホスト装置側ＰＣＩバス１５から入力
したデータＡを、データバッファ７０に書き込む。
【００５３】時間２では、設定３５０が実行され、図６
で示されるデータの流れによって、ホスト装置側ＰＣＩ
バス１５から入力したデータＣを、データバッファ７１
に書き込む。
で示されるデータの流れによって、ホスト装置側ＰＣＩ
バス１５から入力したデータＣを、データバッファ７１
に書き込む。
【００５４】時間３では、設定３４１が実行され、図４
で示されるデータの流れによって、ホスト装置側ＰＣＩ
バス１５から入力したデータＢと、同時にデータバッフ
ァ７０から読み出したデータＡをＸＯＲ回路７８でＸＯ
Ｒして、データバッファ７０に書き込む。この時、デー
タＡとデータＢのＸＯＲデータをデータＡＢとする。
で示されるデータの流れによって、ホスト装置側ＰＣＩ
バス１５から入力したデータＢと、同時にデータバッフ
ァ７０から読み出したデータＡをＸＯＲ回路７８でＸＯ
Ｒして、データバッファ７０に書き込む。この時、デー
タＡとデータＢのＸＯＲデータをデータＡＢとする。
【００５５】時間４では、設定３５１が実行され、図７
で示されるデータの流れによって、ホスト装置側ＰＣＩ
バス１５から入力したデータＤと、同時にデータバッフ
ァ７１から読み出したデータＣをＸＯＲ回路７８でＸＯ
Ｒして、データバッファ７１に書き込む。この時、デー
タＣとデータＤのＸＯＲデータをデータＣＤとする。
で示されるデータの流れによって、ホスト装置側ＰＣＩ
バス１５から入力したデータＤと、同時にデータバッフ
ァ７１から読み出したデータＣをＸＯＲ回路７８でＸＯ
Ｒして、データバッファ７１に書き込む。この時、デー
タＣとデータＤのＸＯＲデータをデータＣＤとする。
【００５６】時間５では、設定３４２が実行され、図５
で示されるデータの流れによって、データバッファ７０
から読み出したデータＡＢを、ディスク装置側ＰＣＩバ
ス１８に出力して、ＳＣＳＩチップ１９を経由してディ
スク装置２９に書き込む。
で示されるデータの流れによって、データバッファ７０
から読み出したデータＡＢを、ディスク装置側ＰＣＩバ
ス１８に出力して、ＳＣＳＩチップ１９を経由してディ
スク装置２９に書き込む。
【００５７】時間６では、設定３５２が実行され、図８
で示されるデータの流れによって、データバッファ７１
から読み出したデータＣＤを、ディスク装置側ＰＣＩバ
ス１８に出力して、ＳＣＳＩチップ２０を経由してディ
スク装置３０に書き込む。
で示されるデータの流れによって、データバッファ７１
から読み出したデータＣＤを、ディスク装置側ＰＣＩバ
ス１８に出力して、ＳＣＳＩチップ２０を経由してディ
スク装置３０に書き込む。
【００５８】これらの時間１〜６の転送を繰り返すこと
によって、目的のデータ数分の転送を行う。尚、時間４
（図７）と時間５（図５）は、異なるＰＣＩバスを使用
しているので、並行に実行することが可能であり、その
場合のデータの流れを図９に示す。即ち、ＰＣＩバス１
５からセレクタ５４を介してデータＤを読み込みデータ
バッファ７１のデータＣとのＸＯＲをＸＯＲ回路７８で
演算し、データＣＤをデータバッファ７１に格納する。
と同時に、データバッファ７０に格納されているデータ
ＡＢをＸＯＲ７９を介してＰＣＩバス１８に出力してＳ
ＣＳＩチップ１９を介してディスク２９に格納する。
によって、目的のデータ数分の転送を行う。尚、時間４
（図７）と時間５（図５）は、異なるＰＣＩバスを使用
しているので、並行に実行することが可能であり、その
場合のデータの流れを図９に示す。即ち、ＰＣＩバス１
５からセレクタ５４を介してデータＤを読み込みデータ
バッファ７１のデータＣとのＸＯＲをＸＯＲ回路７８で
演算し、データＣＤをデータバッファ７１に格納する。
と同時に、データバッファ７０に格納されているデータ
ＡＢをＸＯＲ７９を介してＰＣＩバス１８に出力してＳ
ＣＳＩチップ１９を介してディスク２９に格納する。
【００５９】［本発明の第３の動作］次に、本発明の実
施形態の動作について、特にパリティチェック回路を用
いた実施形態の動作について、図１０〜１４と図１７を
参照して詳細に説明する。本転送では、ＲＡＩＤレベル
３システムでの転送で度々使用される動作例として、５
台のディスク装置からデータを読み込み、メインメモリ
に格納する動作を説明する。本転送では、２個のプログ
ラムと５個のデータバッファを使用して、ディスク装置
２９から読み出したデータＡと、ディスク装置３０から
読み出したデータＢと、ディスク装置３１から読み出し
たデータＣと、ディスク装置３２から読み出したデータ
Ｄをメインメモリ１４に順に格納し、それらのデータＡ
〜Ｄとディスク装置３３から読み出したデータＥをＸＯ
Ｒして冗長パリティのチェックを行う。
施形態の動作について、特にパリティチェック回路を用
いた実施形態の動作について、図１０〜１４と図１７を
参照して詳細に説明する。本転送では、ＲＡＩＤレベル
３システムでの転送で度々使用される動作例として、５
台のディスク装置からデータを読み込み、メインメモリ
に格納する動作を説明する。本転送では、２個のプログ
ラムと５個のデータバッファを使用して、ディスク装置
２９から読み出したデータＡと、ディスク装置３０から
読み出したデータＢと、ディスク装置３１から読み出し
たデータＣと、ディスク装置３２から読み出したデータ
Ｄをメインメモリ１４に順に格納し、それらのデータＡ
〜Ｄとディスク装置３３から読み出したデータＥをＸＯ
Ｒして冗長パリティのチェックを行う。
【００６０】まず、データ転送を起動する前に、マイク
ロプロセッサ８０は、プロセッサバス８１を介して、制
御部１６の設定レジスタ３４０〜３４４、３５０〜３５
３に次のデータを書き込む。
ロプロセッサ８０は、プロセッサバス８１を介して、制
御部１６の設定レジスタ３４０〜３４４、３５０〜３５
３に次のデータを書き込む。
【００６１】 設定レジスタ３４０ ディスク装置側ＰＣＩバス１８の使用 セレクタ６４，６９のセレクト信号＝１ データバッファ７０，７５のライト実行 設定レジスタ３４１ ディスク装置側ＰＣＩバス１８の使用 セレクタ６１，６２，６５，６９のセレクト信号＝１ データバッファ７１，７５のライト実行 データバッファ７５のリード実行 設定レジスタ３４２ ディスク装置側ＰＣＩバス１８の使用 セレクタ６１，６２，６６，６９のセレクト信号＝１ データバッファ７２，７５のライト実行 データバッファ７５のリード実行 設定レジスタ３４３ ディスク装置側ＰＣＩバス１８の使用 セレクタ６１，６２，６７，６９のセレクト信号＝１ データバッファ７３，７５のライト実行 データバッファ７５のリード実行 設定レジスタ３４４ ディスク装置側ＰＣＩバス１８の使用 セレクタ６１，６２，６３のセレクト信号＝１ データバッファ７５のリード実行 パリティチェック７７の実行 設定レジスタ３５０ ホスト装置側ＰＣＩバス１５の使用 セレクタ４８のセレクト信号＝１ データバッファ７０のリード実行 設定レジスタ３５１ ホスト装置側ＰＣＩバス１５の使用 セレクタ４９のセレクト信号＝１ データバッファ７１のリード実行 設定レジスタ３５２ ホスト装置側ＰＣＩバス１５の使用 セレクタ５０のセレクト信号＝１ データバッファ７２のリード実行 設定レジスタ３５３ ホスト装置側ＰＣＩバス１５の使用 セレクタ５１のセレクト信号＝１ データバッファ７３のリード実行 次に、図１７のタイムチャートに添って説明する。時間
１では、実行カウンタ３４の値に従って設定３４０が実
行され、図１０で示されるデータの流れによって、ディ
スク装置２９からＳＣＳＩチップ１９を経由してディス
ク装置側ＰＣＩバス１８から入力したデータＡを、デー
タバッファ７０と７５に書き込む。
１では、実行カウンタ３４の値に従って設定３４０が実
行され、図１０で示されるデータの流れによって、ディ
スク装置２９からＳＣＳＩチップ１９を経由してディス
ク装置側ＰＣＩバス１８から入力したデータＡを、デー
タバッファ７０と７５に書き込む。
【００６２】時間２では、実行カウンタ３４，３５の値
に従って設定３４１と３５０が並行に実行され、図１１
で示されるデータの流れによって、ディスク装置３０か
らＳＣＳＩチップ２０を経由してディスク装置側ＰＣＩ
バス１８から入力したデータＢを、データバッファ７１
に書き込み、同時にそのデータＢとデータバッファ７５
から読み出したデータＡをＸＯＲ回路７９でＸＯＲし
て、データバッファ７５に書き込む。この時、データＡ
とデータＢのＸＯＲデータをデータＡＢとする。また、
データバッファ７０から読み出したデータＡを、ホスト
装置側ＰＣＩバス１５に出力して、メインメモリ１４に
書き込む。
に従って設定３４１と３５０が並行に実行され、図１１
で示されるデータの流れによって、ディスク装置３０か
らＳＣＳＩチップ２０を経由してディスク装置側ＰＣＩ
バス１８から入力したデータＢを、データバッファ７１
に書き込み、同時にそのデータＢとデータバッファ７５
から読み出したデータＡをＸＯＲ回路７９でＸＯＲし
て、データバッファ７５に書き込む。この時、データＡ
とデータＢのＸＯＲデータをデータＡＢとする。また、
データバッファ７０から読み出したデータＡを、ホスト
装置側ＰＣＩバス１５に出力して、メインメモリ１４に
書き込む。
【００６３】時間３では、実行カウンタ３４，３５の値
に従って設定３４２と３５１が並行に実行され、図１２
で示されるデータの流れによって、ディスク装置３１か
らＳＣＳＩチップ２１を経由してディスク装置側ＰＣＩ
バス１８から入力したデータＣを、データバッファ７２
に書き込み、同時にそのデータＣとデータバッファ７５
から読み出したデータＡＢをＸＯＲ回路７９でＸＯＲし
て、データバッファ７５に書き込む。この時、データＡ
ＢとデータＣのＸＯＲデータをデータＡＢＣとする。ま
た、データバッファ７１から読み出したデータＢを、ホ
スト装置側ＰＣＩバス１５に出力して、メインメモリ１
４に書き込む。
に従って設定３４２と３５１が並行に実行され、図１２
で示されるデータの流れによって、ディスク装置３１か
らＳＣＳＩチップ２１を経由してディスク装置側ＰＣＩ
バス１８から入力したデータＣを、データバッファ７２
に書き込み、同時にそのデータＣとデータバッファ７５
から読み出したデータＡＢをＸＯＲ回路７９でＸＯＲし
て、データバッファ７５に書き込む。この時、データＡ
ＢとデータＣのＸＯＲデータをデータＡＢＣとする。ま
た、データバッファ７１から読み出したデータＢを、ホ
スト装置側ＰＣＩバス１５に出力して、メインメモリ１
４に書き込む。
【００６４】時間４では、実行カウンタ３４，３５の値
に従って設定３４３と３５２が並行に実行され、図１３
で示されるデータの流れによって、ディスク装置３２か
らＳＣＳＩチップ２２を経由してディスク装置側ＰＣＩ
バス１８から入力したデータＤを、データバッファ７３
に書き込み、同時にそのデータＤとデータバッファ７５
から読み出したデータＡＢＣをＸＯＲ回路７９でＸＯＲ
して、データバッファ７５に書き込む。この時、データ
ＡＢＣとデータＤのＸＯＲデータをデータＡＢＣＤとす
る。また、データバッファ７２から読み出したデータＣ
を、ホスト装置側ＰＣＩバス１５に出力して、メインメ
モリ１４に書き込む。
に従って設定３４３と３５２が並行に実行され、図１３
で示されるデータの流れによって、ディスク装置３２か
らＳＣＳＩチップ２２を経由してディスク装置側ＰＣＩ
バス１８から入力したデータＤを、データバッファ７３
に書き込み、同時にそのデータＤとデータバッファ７５
から読み出したデータＡＢＣをＸＯＲ回路７９でＸＯＲ
して、データバッファ７５に書き込む。この時、データ
ＡＢＣとデータＤのＸＯＲデータをデータＡＢＣＤとす
る。また、データバッファ７２から読み出したデータＣ
を、ホスト装置側ＰＣＩバス１５に出力して、メインメ
モリ１４に書き込む。
【００６５】時間５では、実行カウンタ３４，３５の値
に従って設定３４４と３５３が並行に実行され、図１４
で示されるデータの流れによって、ディスク装置３３か
らＳＣＳＩチップ２３を経由してディスク装置側ＰＣＩ
バス１８から入力したデータＥと、データバッファ７５
から読み出したデータＡＢＣＤと、セレクタ６３からの
反転データをＸＯＲ回路７９でＸＯＲして、パリティチ
ェック回路７７に転送して冗長パリティのチェックを行
う。尚、本説明では、冗長パリティが奇数の場合を示し
ており、偶数の場合には反転データは不要となる。ま
た、データバッファ７３から読み出したデータＤを、ホ
スト装置側ＰＣＩバス１５に出力して、メインメモリ１
４に書き込む。
に従って設定３４４と３５３が並行に実行され、図１４
で示されるデータの流れによって、ディスク装置３３か
らＳＣＳＩチップ２３を経由してディスク装置側ＰＣＩ
バス１８から入力したデータＥと、データバッファ７５
から読み出したデータＡＢＣＤと、セレクタ６３からの
反転データをＸＯＲ回路７９でＸＯＲして、パリティチ
ェック回路７７に転送して冗長パリティのチェックを行
う。尚、本説明では、冗長パリティが奇数の場合を示し
ており、偶数の場合には反転データは不要となる。ま
た、データバッファ７３から読み出したデータＤを、ホ
スト装置側ＰＣＩバス１５に出力して、メインメモリ１
４に書き込む。
【００６６】これらの時間１〜５の転送を繰り返すこと
によって、目的のデータ数分の転送を行う。
によって、目的のデータ数分の転送を行う。
【００６７】これまでの説明で、図１に示した本発明に
よって、ホスト装置１０とディスクアレイ装置２９から
３３の間のデータの流れを、制御部１６とバッファ部１
７とにより多目的データパス構造が提供されたことが理
解されよう。更に、本説明で詳述した以外の設定も可能
である。本発明が、これまでに詳述した特定の好適実施
形態に限定されることなく、数多くの変更や変化が本発
明の趣旨から逸脱することなしに可能であることは同業
者には理解されるものである。例えば、図１８で示すよ
うに、データバッファを２個、実行カウンタ３４，３５
と設定レジスタ３４０〜，３５０〜で構成するプログラ
ムを２個にした構成も可能である。また、第３のＰＣＩ
バスを追加して、共通のデータバッファと第３のＰＣＩ
バスを、第１及び第２のＰＣＩバスと同様に接続した構
成も可能である。ホストインターフェイス、ディスクイ
ンターフェイス、ＰＣＩバスは、添付の図面に図示した
以外の形式、また説明で詳述した以外の形式を用いても
よい。例えば、インターフェイスはＳＣＳＩでなくて
も、ＩＰＩ（Intelligent Peripheral Interface）、Ｅ
ＩＳＡ（Extended Industry Standard Architectur
e）、ファイバチャネルを用いて構築してもよい。
よって、ホスト装置１０とディスクアレイ装置２９から
３３の間のデータの流れを、制御部１６とバッファ部１
７とにより多目的データパス構造が提供されたことが理
解されよう。更に、本説明で詳述した以外の設定も可能
である。本発明が、これまでに詳述した特定の好適実施
形態に限定されることなく、数多くの変更や変化が本発
明の趣旨から逸脱することなしに可能であることは同業
者には理解されるものである。例えば、図１８で示すよ
うに、データバッファを２個、実行カウンタ３４，３５
と設定レジスタ３４０〜，３５０〜で構成するプログラ
ムを２個にした構成も可能である。また、第３のＰＣＩ
バスを追加して、共通のデータバッファと第３のＰＣＩ
バスを、第１及び第２のＰＣＩバスと同様に接続した構
成も可能である。ホストインターフェイス、ディスクイ
ンターフェイス、ＰＣＩバスは、添付の図面に図示した
以外の形式、また説明で詳述した以外の形式を用いても
よい。例えば、インターフェイスはＳＣＳＩでなくて
も、ＩＰＩ（Intelligent Peripheral Interface）、Ｅ
ＩＳＡ（Extended Industry Standard Architectur
e）、ファイバチャネルを用いて構築してもよい。
【００６８】［第２の実施形態］本発明の第２の実施形
態について説明する。本実施形態は、図１９に示す構成
を有する。ディスクアレイ制御装置のＲＡＩＤレベル５
では、データをセクタ単位に分割して複数のディスクに
書き込み、更にそれらのＸＯＲデータ（以下、パリテ
ィ）を作成してもう１台のディスクに書き込むことによ
り、１台のディスクが故障してもデータを復元できるよ
うにしている。このＲＡＩＤレベル５を実現するために
は、ディスクアレイ制御装置のハードウェアに、ＸＯＲ
回路と作業用メモリを有し、それらを使用してパリティ
作成やデータ復元を行う。
態について説明する。本実施形態は、図１９に示す構成
を有する。ディスクアレイ制御装置のＲＡＩＤレベル５
では、データをセクタ単位に分割して複数のディスクに
書き込み、更にそれらのＸＯＲデータ（以下、パリテ
ィ）を作成してもう１台のディスクに書き込むことによ
り、１台のディスクが故障してもデータを復元できるよ
うにしている。このＲＡＩＤレベル５を実現するために
は、ディスクアレイ制御装置のハードウェアに、ＸＯＲ
回路と作業用メモリを有し、それらを使用してパリティ
作成やデータ復元を行う。
【００６９】以降の説明では、５台のディスクでアレイ
を構成して、データを４台のディスクに、パリティを１
台のディスクに割り当てる場合を例にする。
を構成して、データを４台のディスクに、パリティを１
台のディスクに割り当てる場合を例にする。
【００７０】従来の技術では、作業用メモリとディスク
との間にパリティ発生回路としてＸＯＲ回路を持ってい
た。４個のデータをＸＯＲするためにＸＯＲ回路には４
個のバッファを持っており、作業用メモリからそれぞれ
のバッファにデータを転送し、４個のデータが準備でき
たらそれらをＸＯＲしてパリティを作成し、ディスクに
書き込む。この方法では、複数の書き込み処理を並行し
て行う場合、ＸＯＲ回路の順番待ちが発生するという問
題があった。
との間にパリティ発生回路としてＸＯＲ回路を持ってい
た。４個のデータをＸＯＲするためにＸＯＲ回路には４
個のバッファを持っており、作業用メモリからそれぞれ
のバッファにデータを転送し、４個のデータが準備でき
たらそれらをＸＯＲしてパリティを作成し、ディスクに
書き込む。この方法では、複数の書き込み処理を並行し
て行う場合、ＸＯＲ回路の順番待ちが発生するという問
題があった。
【００７１】この問題を回避するため、ＸＯＲ回路を複
数持つ案が考えられたが、その分だけＸＯＲ回路が持つ
バッファが増えることになり、ハードウェアが大規模に
なる。また、アレイを構成するディスクの数を増やす場
合は、ＸＯＲ回路が持つバッファの数も増やさなければ
ならないため、更にハードウェアが大規模になる。
数持つ案が考えられたが、その分だけＸＯＲ回路が持つ
バッファが増えることになり、ハードウェアが大規模に
なる。また、アレイを構成するディスクの数を増やす場
合は、ＸＯＲ回路が持つバッファの数も増やさなければ
ならないため、更にハードウェアが大規模になる。
【００７２】従来の別の技術では、作業用メモリが接続
されている内部バスにＸＯＲ回路が接続されていた。２
個のデータをＸＯＲするためにＸＯＲ回路には２個のバ
ッファを持っており、作業用メモリからそれぞれのバッ
ファにデータを転送し、２個のデータが準備できたらそ
れらをＸＯＲしたデータを作成し、作業用メモリの別の
場所に書き込む。同様にして、そのＸＯＲしたデータと
３個目のデータを、更にそのデータと４個目のデータを
ＸＯＲするとパリティが作成されるので、それをディス
クに書き込む。この方法でも、複数の書き込み処理を並
行して行う場合、ＸＯＲ回路の順番待ちが発生するとい
う問題があった。また、内部バスを何度も使用するた
め、内部バスの負荷が高くなるという問題もあった。
されている内部バスにＸＯＲ回路が接続されていた。２
個のデータをＸＯＲするためにＸＯＲ回路には２個のバ
ッファを持っており、作業用メモリからそれぞれのバッ
ファにデータを転送し、２個のデータが準備できたらそ
れらをＸＯＲしたデータを作成し、作業用メモリの別の
場所に書き込む。同様にして、そのＸＯＲしたデータと
３個目のデータを、更にそのデータと４個目のデータを
ＸＯＲするとパリティが作成されるので、それをディス
クに書き込む。この方法でも、複数の書き込み処理を並
行して行う場合、ＸＯＲ回路の順番待ちが発生するとい
う問題があった。また、内部バスを何度も使用するた
め、内部バスの負荷が高くなるという問題もあった。
【００７３】本実施形態のディスクアレイ制御装置は、
データを一時的に格納する作業用メモリと、ディスクイ
ンターフェイスの本数＋１個のバッファと、作業用メモ
リとバッファとを接続するセレクタと、ディスクインタ
ーフェイスとバッファとを接続するセレクタと、バッフ
ァのリード／ライトとセレクタの状態を記憶する制御メ
モリと、その制御メモリの実行位置を制御する制御部を
有する。
データを一時的に格納する作業用メモリと、ディスクイ
ンターフェイスの本数＋１個のバッファと、作業用メモ
リとバッファとを接続するセレクタと、ディスクインタ
ーフェイスとバッファとを接続するセレクタと、バッフ
ァのリード／ライトとセレクタの状態を記憶する制御メ
モリと、その制御メモリの実行位置を制御する制御部を
有する。
【００７４】図１９は、ディスクアレイ制御装置のブロ
ック図に、ホスト２１０とディスク２２５〜２２９との
間にデータ内部バス２１２，２１９と、そのデータ内部
バス２１２，２１９間にＸＯＲ回路２２２，２２４やバ
ッファ回路２３０〜２３５等の制御部とバッファとを備
えている。図中のバッファ２３０〜２３５は上段／下段
に分かれているが、それらは同じものであり、上段のバ
ッファで書き込んだデータは下段で読み出すことができ
る。また、下段のバッファで書き込んだデータは上段で
読み出すことができる。また２１５〜２１８で示される
図形はセレクタであり、特に指示のない場合はオフ状態
で右側を選択し、オンにすると左側を選択するものとす
る。
ック図に、ホスト２１０とディスク２２５〜２２９との
間にデータ内部バス２１２，２１９と、そのデータ内部
バス２１２，２１９間にＸＯＲ回路２２２，２２４やバ
ッファ回路２３０〜２３５等の制御部とバッファとを備
えている。図中のバッファ２３０〜２３５は上段／下段
に分かれているが、それらは同じものであり、上段のバ
ッファで書き込んだデータは下段で読み出すことができ
る。また、下段のバッファで書き込んだデータは上段で
読み出すことができる。また２１５〜２１８で示される
図形はセレクタであり、特に指示のない場合はオフ状態
で右側を選択し、オンにすると左側を選択するものとす
る。
【００７５】図１９を参照しながら、操作者の入力指示
やアプリケーションプログラム等の指示の下で、ホスト
２１０からデータＡ〜Ｄを受信し、それらのデータとパ
リティをディスク２２５〜２２９に書き込む処理につい
て説明する。
やアプリケーションプログラム等の指示の下で、ホスト
２１０からデータＡ〜Ｄを受信し、それらのデータとパ
リティをディスク２２５〜２２９に書き込む処理につい
て説明する。
【００７６】ホスト２１０から受信したデータは、内部
バス２１２を経由して作業用メモリ２１１に書き込む。
バス２１２を経由して作業用メモリ２１１に書き込む。
【００７７】作業用メモリ２１１のデータＡをディスク
２２５に書き込む処理を説明する。制御メモリ２１４の
情報００にはセレクタ２１５のオンとバッファ２３０の
ライトを、情報０１にはセレクタ２１８のオンとバッフ
ァ２３０のリードを格納しておく。まず、制御部２１３
が制御メモリ２１４の情報００を選択して、作業用メモ
リ２１１のデータＡを内部バス２１２とセレクタ２１５
を経由してバッファ２３０に書き込む。次に、制御部２
１３が制御メモリ２１４の情報０１を選択して、バッフ
ァ２３０のデータＡをセレクタ２１８とＸＯＲ２２４と
内部バス２１９を経由してディスク２２５に書き込む。
２２５に書き込む処理を説明する。制御メモリ２１４の
情報００にはセレクタ２１５のオンとバッファ２３０の
ライトを、情報０１にはセレクタ２１８のオンとバッフ
ァ２３０のリードを格納しておく。まず、制御部２１３
が制御メモリ２１４の情報００を選択して、作業用メモ
リ２１１のデータＡを内部バス２１２とセレクタ２１５
を経由してバッファ２３０に書き込む。次に、制御部２
１３が制御メモリ２１４の情報０１を選択して、バッフ
ァ２３０のデータＡをセレクタ２１８とＸＯＲ２２４と
内部バス２１９を経由してディスク２２５に書き込む。
【００７８】同様にして、作業用メモリ２１１のデータ
Ｂ〜Ｄをディスク２２６〜２２８に書き込む。
Ｂ〜Ｄをディスク２２６〜２２８に書き込む。
【００７９】作業用メモリ２１１のデータＡ〜Ｄからパ
リティを作成して、ディスク２２９に書き込む処理を説
明する。制御メモリ２１４の情報００にはセレクタ２１
５のオンとバッファ２３０のライトを、情報０１〜０３
にはセレクタ２１６と２２１のオンとバッファ２３０の
リードとライトを、情報０４にはセレクタ２１８のオン
とバッファ２３０のリードを格納しておく。まず、制御
部２１３が制御メモリ２１４の情報００を選択して、作
業用メモリ２１１のデータＡを内部バス２１２とセレク
タ２１５を経由してバッファ２３０に書き込む。次に、
制御部２１３が制御メモリ２１４の情報０１を選択し
て、作業用メモリ２１１のデータＢを内部バス２１２と
セレクタ２２１を経由してＸＯＲ２２２に転送し、同時
にバッファ２３０のデータＡをセレクタ２１６を経由し
てＸＯＲ２２２に転送し、それらをＸＯＲしたデータを
セレクタ２１５を経由してバッファ２３０に書き込む。
同様にして、制御メモリ２１４の情報０２〜０３を選択
して、作業用メモリ２１１のデータＣ〜ＤをＸＯＲして
バッファ２３０に書き込むことにより、バッファ２３０
のデータはパリティとなる。
リティを作成して、ディスク２２９に書き込む処理を説
明する。制御メモリ２１４の情報００にはセレクタ２１
５のオンとバッファ２３０のライトを、情報０１〜０３
にはセレクタ２１６と２２１のオンとバッファ２３０の
リードとライトを、情報０４にはセレクタ２１８のオン
とバッファ２３０のリードを格納しておく。まず、制御
部２１３が制御メモリ２１４の情報００を選択して、作
業用メモリ２１１のデータＡを内部バス２１２とセレク
タ２１５を経由してバッファ２３０に書き込む。次に、
制御部２１３が制御メモリ２１４の情報０１を選択し
て、作業用メモリ２１１のデータＢを内部バス２１２と
セレクタ２２１を経由してＸＯＲ２２２に転送し、同時
にバッファ２３０のデータＡをセレクタ２１６を経由し
てＸＯＲ２２２に転送し、それらをＸＯＲしたデータを
セレクタ２１５を経由してバッファ２３０に書き込む。
同様にして、制御メモリ２１４の情報０２〜０３を選択
して、作業用メモリ２１１のデータＣ〜ＤをＸＯＲして
バッファ２３０に書き込むことにより、バッファ２３０
のデータはパリティとなる。
【００８０】次に、制御部２１３が制御メモリ２１４の
情報０４を選択して、バッファ２３０のパリティを、セ
レクタ２１８とＸＯＲ２２４と内部バス２１９を経由し
てディスク２２９に書き込む。
情報０４を選択して、バッファ２３０のパリティを、セ
レクタ２１８とＸＯＲ２２４と内部バス２１９を経由し
てディスク２２９に書き込む。
【００８１】ここまでの説明では、バッファ２３０の容
量分のデータとパリティしか処理できないので、制御部
２１３がこれらの処理を繰り返すことにより、バッファ
２３０の容量を超えるデータの転送を行うことができ
る。
量分のデータとパリティしか処理できないので、制御部
２１３がこれらの処理を繰り返すことにより、バッファ
２３０の容量を超えるデータの転送を行うことができ
る。
【００８２】尚、バッファの数をディスクインターフェ
イスの本数＋１個にしたのは、同時に５台のディスクに
書き込む時などに、パリティ作成の作業用バッファとし
て使用するためである。また、パリティチェック２２
０，２２３は、ディスクからデータを読み出した時に、
データの正当性を確認するためのものである。
イスの本数＋１個にしたのは、同時に５台のディスクに
書き込む時などに、パリティ作成の作業用バッファとし
て使用するためである。また、パリティチェック２２
０，２２３は、ディスクからデータを読み出した時に、
データの正当性を確認するためのものである。
【００８３】以上説明したように本発明は、１個のバッ
ファを使用してパリティを作成することにより、バッフ
ァの数だけパリティ作成が並行できるため、ＸＯＲ回路
の順番待ちが発生しないという効果がある。また、アレ
イを構成するディスクの数を増やす場合は、制御メモリ
２１４の情報を増やすことで実現できるため、ハードウ
ェアを大規模にする必要がないという効果がある。
ファを使用してパリティを作成することにより、バッフ
ァの数だけパリティ作成が並行できるため、ＸＯＲ回路
の順番待ちが発生しないという効果がある。また、アレ
イを構成するディスクの数を増やす場合は、制御メモリ
２１４の情報を増やすことで実現できるため、ハードウ
ェアを大規模にする必要がないという効果がある。
【００８４】また、上記実施形態では、ホスト装置は１
台の場合について説明したが、複数のホスト装置がＰＣ
Ｉバス又は内部バスに接続された場合でも、そのホスト
のアドレス指標を明示しておくだけで、上記と同様に動
作させ得るし、上記と同様な効果を奏し得ることは勿論
である。また、上記ディスクアレイ装置を共有メモリと
して動作させることにより、さらに大きなコンピュータ
システムに本発明を適用できる。
台の場合について説明したが、複数のホスト装置がＰＣ
Ｉバス又は内部バスに接続された場合でも、そのホスト
のアドレス指標を明示しておくだけで、上記と同様に動
作させ得るし、上記と同様な効果を奏し得ることは勿論
である。また、上記ディスクアレイ装置を共有メモリと
して動作させることにより、さらに大きなコンピュータ
システムに本発明を適用できる。
【００８５】
【発明の効果】本発明によれば、ホスト装置及びディス
ク装置からもアクセス可能なデータバッファを持ってい
るので、ホスト装置とディスク装置のアレイを相互接続
するためのデータ転送構造を提供することができる。
ク装置からもアクセス可能なデータバッファを持ってい
るので、ホスト装置とディスク装置のアレイを相互接続
するためのデータ転送構造を提供することができる。
【００８６】また、本ディスクアレイ制御装置は、各種
セレクタ、ＸＯＲ回路、パリティチェック回路を持ち、
それらの設定を変えることで転送パスが切り換わり、更
にそれらの設定は、設定レジスタと実行カウンタによっ
てプログラムすることができるので、各種の転送手順を
設定して異なるＲＡＩＤ設定に対応することができる。
さらに、本ディスクアレイ制御装置において、ＰＣＩ
バスの特徴を利用して、設定レジスタと実行カウンタに
よるプログラムは、自分がＰＣＩバスのバス使用権を獲
得した時だけ、各種セレクタ、ＸＯＲ回路、パリティチ
ェック回路を自分の転送のための設定にし、ＰＣＩバス
のバス使用権を開放する時にそれらの設定も開放するこ
とにより、ある瞬間だけを見ればいずれかのプログラム
がＰＣＩバス、各種セレクタ、ＸＯＲ回路、パリティチ
ェック回路を占有しているが、全体で見れば並列処理を
行っているように見え、ＸＯＲ回路の順番待ちも発生し
ないので、複数の転送を並行に実行可能で、かつ、ＸＯ
Ｒ回路の順番待ちが発生せず、高速にデータ転送処理を
可能とする。
セレクタ、ＸＯＲ回路、パリティチェック回路を持ち、
それらの設定を変えることで転送パスが切り換わり、更
にそれらの設定は、設定レジスタと実行カウンタによっ
てプログラムすることができるので、各種の転送手順を
設定して異なるＲＡＩＤ設定に対応することができる。
さらに、本ディスクアレイ制御装置において、ＰＣＩ
バスの特徴を利用して、設定レジスタと実行カウンタに
よるプログラムは、自分がＰＣＩバスのバス使用権を獲
得した時だけ、各種セレクタ、ＸＯＲ回路、パリティチ
ェック回路を自分の転送のための設定にし、ＰＣＩバス
のバス使用権を開放する時にそれらの設定も開放するこ
とにより、ある瞬間だけを見ればいずれかのプログラム
がＰＣＩバス、各種セレクタ、ＸＯＲ回路、パリティチ
ェック回路を占有しているが、全体で見れば並列処理を
行っているように見え、ＸＯＲ回路の順番待ちも発生し
ないので、複数の転送を並行に実行可能で、かつ、ＸＯ
Ｒ回路の順番待ちが発生せず、高速にデータ転送処理を
可能とする。
【００８７】また、本ディスクアレイ制御装置におい
て、各データバッファの出力は、ＰＣＩバスのデータと
ともに、ＸＯＲ回路を経由していずれのデータバッファ
にも入力でき、またそれは、設定レジスタの数を増やす
ことによって何度でも繰り返すことができるので、ＸＯ
Ｒ回路の入力数を超えるデータ数のＸＯＲ計算を、１回
の実行でできるという効果を奏し得る。
て、各データバッファの出力は、ＰＣＩバスのデータと
ともに、ＸＯＲ回路を経由していずれのデータバッファ
にも入力でき、またそれは、設定レジスタの数を増やす
ことによって何度でも繰り返すことができるので、ＸＯ
Ｒ回路の入力数を超えるデータ数のＸＯＲ計算を、１回
の実行でできるという効果を奏し得る。
【図１】本発明の実施形態を示すブロック図である。
【図２】図１の制御部とバッファ部の詳細なブロック図
である。
である。
【図３】図２のブロック図の各種設定の例を示すブロッ
ク図である。
ク図である。
【図４】図２のブロック図の各種設定の例を示すブロッ
ク図である。
ク図である。
【図５】図２のブロック図の各種設定の例を示すブロッ
ク図である。
ク図である。
【図６】図２のブロック図の各種設定の例を示すブロッ
ク図である。
ク図である。
【図７】図２のブロック図の各種設定の例を示すブロッ
ク図である。
ク図である。
【図８】図２のブロック図の各種設定の例を示すブロッ
ク図である。
ク図である。
【図９】図２のブロック図の各種設定の例を示すブロッ
ク図である。
ク図である。
【図１０】図２のブロック図の各種設定の例を示すブロ
ック図である。
ック図である。
【図１１】図２のブロック図の各種設定の例を示すブロ
ック図である。
ック図である。
【図１２】図２のブロック図の各種設定の例を示すブロ
ック図である。
ック図である。
【図１３】図２のブロック図の各種設定の例を示すブロ
ック図である。
ック図である。
【図１４】図２のブロック図の各種設定の例を示すブロ
ック図である。
ック図である。
【図１５】本発明の実施形態を示すタイムチャートであ
る。
る。
【図１６】本発明の実施形態を示すタイムチャートであ
る。
る。
【図１７】本発明の実施形態を示すタイムチャートであ
る。
る。
【図１８】本発明の別の実施形態を示すブロック図であ
る。
る。
【図１９】本発明の別の実施形態を示すブロック図であ
る。
る。
【図２０】従来の技術のディスクアレイシステムの制御
装置のブロック図である。
装置のブロック図である。
１０，２１０ ホスト装置 １１ ディスクアレイ制御装置 １２ ホストＳＣＳＩバス １３ ホストＳＣＳＩバスとＰＣＩバスを接続するＳ
ＣＳＩバスインターフェイスチップ １４，２１１ データを一時的に格納するメインメモ
リ １５ ホスト装置側ＰＣＩバス １６，２１３ 制御部 １７ バッファ部 １８ ディスク装置側ＰＣＩバス １９〜２３ ディスクＳＣＳＩバスとＰＣＩバスを接
続するＳＣＳＩバスインターフェイスチップ ２４〜２８ ディスクＳＣＳＩバス ２９〜３３，２２５〜２２９ ディスク装置 ３４〜３９ どの設定で転送を行うかを示す実行カウ
ンタ ３４０〜３９４ バッファ部の動作を設定するレジス
タで、ホスト装置側とディスク装置側のどちらのＰＣＩ
バスを使用するか、各セレクタはどちらの入力をセレク
トするか、各データバッファのリードまたはライトをす
るか否か、パリティチェックをするか否か、を設定する ４０ ＰＣＩバス１５を使用する場合の設定３４０〜
３９４を選択するセレクタ ４１ ＰＣＩバス１８を使用する場合の設定３４０〜
３９４を選択するセレクタ ４２〜４７ データバッファ７０〜７５に転送するデ
ータを選択するセレクタで、セレクト信号が０の時はＸ
ＯＲ７８からのデータを、セレクト信号が１の時はＰＣ
Ｉバス１５からのデータを出力する ４８〜５３ ＸＯＲ７８に転送するデータを選択する
セレクタで、セレクト信号が０の時は０を、セレクト信
号が１の時はデータバッファ７０〜７５からのデータを
出力する ５４ ＸＯＲ７８に転送するデータを選択するセレク
タで、セレクト信号が０の時は０を、セレクト信号が１
の時はＰＣＩバス１５からのデータを出力する ５５ ＸＯＲ７８に転送するデータを選択するセレク
タで、セレクト信号が０の時は０を、セレクト信号が１
の時は１を出力する ５６〜６１ ＸＯＲ７９に転送するデータを選択する
セレクタで、セレクト信号が０の時は０を、セレクト信
号が１の時はデータバッファ７０〜７５からのデータを
出力する ６２ ＸＯＲ７９に転送するデータを選択するセレク
タで、セレクト信号が０の時は０を、セレクト信号が１
の時はＰＣＩバス１８からのデータを出力する ６３ ＸＯＲ７９に転送するデータを選択するセレク
タで、セレクト信号が０の時は０を、セレクト信号が１
の時は１を出力する ６４〜６９ データバッファ７０〜７５に転送するデ
ータを選択するセレクタで、セレクト信号が０の時はＸ
ＯＲ７９からのデータを、セレクト信号が１の時はＰＣ
Ｉバス１８からのデータを出力する ７０〜７５ ＦＩＦＯ（先入れ先出し）の機能を持っ
たデータバッファで、ホスト装置側のデータバッファと
ディスク装置側のデータバッファは同一であり、従って
各データバッファは、ホスト装置側とディスク装置側の
２個の入力と２個の出力を持つ。 ７６ ＸＯＲ７８の出力が０になっていることを確認
するパリティチェック回路 ７７ ＸＯＲ７９の出力が０になっていることを確認
するパリティチェック回路 ７８ セレクタ４８〜５５が出力する全てのデータの
ＸＯＲ（排他的論理和）回路 ７９ セレクタ５６〜６３が出力する全てのデータの
ＸＯＲ（排他的論理和）回路 ８０ マイクロプロセッサ ８１ プロセッサバス ８２ プロセッサバスとホスト側ＰＣＩバスを接続す
るバス変換アダプタ ８３ プロセッサバスとディスク側ＰＣＩバスを接続
するバス変換アダプタ １００ プロセッサバス １０１ ＤＭＡのＦＩＦＯ（先入れ先出し）ブロック １０２ データ及びパリティの転送ブロック １０３〜１０９ トランシーバ １１０〜１１４ 二重レジスタ １１５〜１２０ 三状態バッファ １２１〜１２５ ＳＣＳＩバスインターフェイスチッ
プ１２８〜１３２に接続されるバス １２６ ＸＯＲ回路１３４の出力バス １２７ ＳＲＡＭ１３３に接続されるバス １２８〜１３２ ＳＣＳＩバスインターフェイスチッ
プ １３３ ＳＲＡＭ １３４ ＸＯＲ（排他的論理和）回路 １３５〜１４０ マルチプレクサ １４１〜１４２ ホストバス １４３ ホスト装置のＤＭＡインターフェイスを制御
するＳＣＳＩアダプタ １４４ ホスト装置システムデータバス
ＣＳＩバスインターフェイスチップ １４，２１１ データを一時的に格納するメインメモ
リ １５ ホスト装置側ＰＣＩバス １６，２１３ 制御部 １７ バッファ部 １８ ディスク装置側ＰＣＩバス １９〜２３ ディスクＳＣＳＩバスとＰＣＩバスを接
続するＳＣＳＩバスインターフェイスチップ ２４〜２８ ディスクＳＣＳＩバス ２９〜３３，２２５〜２２９ ディスク装置 ３４〜３９ どの設定で転送を行うかを示す実行カウ
ンタ ３４０〜３９４ バッファ部の動作を設定するレジス
タで、ホスト装置側とディスク装置側のどちらのＰＣＩ
バスを使用するか、各セレクタはどちらの入力をセレク
トするか、各データバッファのリードまたはライトをす
るか否か、パリティチェックをするか否か、を設定する ４０ ＰＣＩバス１５を使用する場合の設定３４０〜
３９４を選択するセレクタ ４１ ＰＣＩバス１８を使用する場合の設定３４０〜
３９４を選択するセレクタ ４２〜４７ データバッファ７０〜７５に転送するデ
ータを選択するセレクタで、セレクト信号が０の時はＸ
ＯＲ７８からのデータを、セレクト信号が１の時はＰＣ
Ｉバス１５からのデータを出力する ４８〜５３ ＸＯＲ７８に転送するデータを選択する
セレクタで、セレクト信号が０の時は０を、セレクト信
号が１の時はデータバッファ７０〜７５からのデータを
出力する ５４ ＸＯＲ７８に転送するデータを選択するセレク
タで、セレクト信号が０の時は０を、セレクト信号が１
の時はＰＣＩバス１５からのデータを出力する ５５ ＸＯＲ７８に転送するデータを選択するセレク
タで、セレクト信号が０の時は０を、セレクト信号が１
の時は１を出力する ５６〜６１ ＸＯＲ７９に転送するデータを選択する
セレクタで、セレクト信号が０の時は０を、セレクト信
号が１の時はデータバッファ７０〜７５からのデータを
出力する ６２ ＸＯＲ７９に転送するデータを選択するセレク
タで、セレクト信号が０の時は０を、セレクト信号が１
の時はＰＣＩバス１８からのデータを出力する ６３ ＸＯＲ７９に転送するデータを選択するセレク
タで、セレクト信号が０の時は０を、セレクト信号が１
の時は１を出力する ６４〜６９ データバッファ７０〜７５に転送するデ
ータを選択するセレクタで、セレクト信号が０の時はＸ
ＯＲ７９からのデータを、セレクト信号が１の時はＰＣ
Ｉバス１８からのデータを出力する ７０〜７５ ＦＩＦＯ（先入れ先出し）の機能を持っ
たデータバッファで、ホスト装置側のデータバッファと
ディスク装置側のデータバッファは同一であり、従って
各データバッファは、ホスト装置側とディスク装置側の
２個の入力と２個の出力を持つ。 ７６ ＸＯＲ７８の出力が０になっていることを確認
するパリティチェック回路 ７７ ＸＯＲ７９の出力が０になっていることを確認
するパリティチェック回路 ７８ セレクタ４８〜５５が出力する全てのデータの
ＸＯＲ（排他的論理和）回路 ７９ セレクタ５６〜６３が出力する全てのデータの
ＸＯＲ（排他的論理和）回路 ８０ マイクロプロセッサ ８１ プロセッサバス ８２ プロセッサバスとホスト側ＰＣＩバスを接続す
るバス変換アダプタ ８３ プロセッサバスとディスク側ＰＣＩバスを接続
するバス変換アダプタ １００ プロセッサバス １０１ ＤＭＡのＦＩＦＯ（先入れ先出し）ブロック １０２ データ及びパリティの転送ブロック １０３〜１０９ トランシーバ １１０〜１１４ 二重レジスタ １１５〜１２０ 三状態バッファ １２１〜１２５ ＳＣＳＩバスインターフェイスチッ
プ１２８〜１３２に接続されるバス １２６ ＸＯＲ回路１３４の出力バス １２７ ＳＲＡＭ１３３に接続されるバス １２８〜１３２ ＳＣＳＩバスインターフェイスチッ
プ １３３ ＳＲＡＭ １３４ ＸＯＲ（排他的論理和）回路 １３５〜１４０ マルチプレクサ １４１〜１４２ ホストバス １４３ ホスト装置のＤＭＡインターフェイスを制御
するＳＣＳＩアダプタ １４４ ホスト装置システムデータバス
Claims (9)
- 【請求項１】 いずれのホスト装置及びディスク装置か
らもアクセス可能なデータバッファと、排他的論理和を
計算するＸＯＲ回路と、前記ＸＯＲ回路の出力データが
オール０なら正常と判断する冗長パリティのチェック回
路と、前記ホスト装置または前記ディスク装置からのデ
ータと前記ＸＯＲ回路の出力データを選択して前記デー
タバッファに転送するセレクタと、前記各データバッフ
ァの出力データを前記ＸＯＲ回路に転送するか否かを選
択するセレクタと、前記ホスト装置または前記ディスク
装置からのデータを前記ＸＯＲ回路に転送するか否かを
選択するセレクタと、前記ＸＯＲ回路の出力データを反
転させるためにオール１を前記ＸＯＲ回路に転送するか
否かを選択するセレクタと、前記ＸＯＲ回路の出力を前
記ホスト装置または前記ディスク装置に転送するパスと
を有し、転送時に前記各セレクタの選択を設定すること
で転送パスを決定することを特徴とするディスクアレイ
制御装置。 - 【請求項２】 転送毎に前記各データバッファのリード
ライト実行信号と前記各セレクタのセレクト信号と前記
冗長パリティのチェックを行うか否かを記憶する複数の
設定レジスタと、その設定の実行位置を記憶する実行カ
ウンタを有し、前記転送パスの設定を予めプログラムし
ておき、ＰＣＩバスに時分割で処理するローカルバスを
採用して、前記ローカルバスのバス使用権を獲得してい
る間だけ前記プログラムに従って前記転送パスを設定す
ることを特徴とする請求項１に記載のディスクアレイ制
御装置。 - 【請求項３】 ホスト装置と複数のディスク装置とを備
えたディスクアレイ制御装置において、 前記ホスト装置に接続された第１のバスと、前記複数の
ディスク装置に接続された第２のバスと、前記第１のバ
スと前記第２のバスの間に入力セレクタ及び出力セレク
タを介して接続された複数のデータバッファと、前記出
力セレクタの出力と前記第１のバスの出力と奇又は偶を
出力するセレクタの出力とを入力とする第１の排他的論
理和回路と、前記出力セレクタの出力と前記第２のバス
の出力と奇又は偶を出力するセレクタの出力とを入力と
する第２の排他的論理和回路と、前記入力セレクタ及び
出力セレクタの選択を制御する制御部とを備え、前記第
１及び第２の排他的論理和回路の出力を前記複数のデー
タバッファのいずれかに格納することを特徴とするディ
スクアレイ制御装置。 - 【請求項４】 請求項３に記載のディスクアレイ制御装
置において、前記制御部は、ＲＡＩＤレベルに応じて前
記入力セレクタ及び出力セレクタの選択を制御すること
を特徴とするディスクアレイ制御装置。 - 【請求項５】 請求項３又は４に記載のディスクアレイ
制御装置において、前記第１、第２のバスはＰＣＩバス
であり、前記ホスト装置と前記第１のバスとの間にＳＣ
ＳＩインターフェイスチップを備え、前記複数のディス
ク装置と前記第２のバスとの間にそれぞれＳＣＳＩイン
ターフェイスチップを備えていることを特徴とするディ
スクアレイ制御装置。 - 【請求項６】 請求項３乃至５のいずれか１項に記載の
ディスクアレイ制御装置において、前記第１のバスと前
記第１の排他的論理和回路の出力に接続された前記入力
セレクタは前記制御部の制御の下で前記データバッファ
のいずれかにデータを出力し、該データバッファの出力
を前記制御部の制御の下で前記出力セレクタに出力して
前記第１の排他的論理和回路に入力することを特徴とす
るディスクアレイ制御装置。 - 【請求項７】 請求項３乃至６のいずれか１項に記載の
ディスクアレイ制御装置において、前記第２のバスと前
記第２の排他的論理和回路の出力に接続された前記入力
セレクタは前記制御部の制御の下で前記データバッファ
のいずれかにデータを出力し、該データバッファの出力
を前記制御部の制御の下で前記出力セレクタに出力して
前記第２の排他的論理和回路に入力することを特徴とす
るディスクアレイ制御装置。 - 【請求項８】 請求項３乃至５のいずれか１項に記載の
ディスクアレイ制御装置において、前記第１のバスと前
記第１の排他的論理和回路の出力に接続された前記入力
セレクタは前記制御部の制御の下で前記データバッファ
のいずれかにデータを出力し、同時に、他のデータバッ
ファの出力を前記制御部の制御の下で前記出力セレクタ
に出力して前記第２の排他的論理和回路に入力して前記
第２のバスに出力して前記複数のディスク装置のいずれ
かに格納することを特徴とするディスクアレイ制御装
置。 - 【請求項９】 請求項３乃至８のいずれか１項に記載の
ディスクアレイ制御装置において、前記第２のバスと前
記第２の排他的論理和回路の出力に接続された前記入力
セレクタは前記制御部の制御の下で前記データバッファ
のいずれかにデータを出力し、同時に、他のデータバッ
ファの出力を前記制御部の制御の下で前記出力セレクタ
に出力して前記第１の排他的論理和回路に入力して前記
第１のバスに出力して前記ホスト装置に入力することを
特徴とするディスクアレイ制御装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9152472A JP2912299B2 (ja) | 1997-06-10 | 1997-06-10 | ディスクアレイ制御装置 |
| US09/090,253 US6185697B1 (en) | 1997-06-10 | 1998-06-04 | Disk-array controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9152472A JP2912299B2 (ja) | 1997-06-10 | 1997-06-10 | ディスクアレイ制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH113183A JPH113183A (ja) | 1999-01-06 |
| JP2912299B2 true JP2912299B2 (ja) | 1999-06-28 |
Family
ID=15541272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9152472A Expired - Fee Related JP2912299B2 (ja) | 1997-06-10 | 1997-06-10 | ディスクアレイ制御装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6185697B1 (ja) |
| JP (1) | JP2912299B2 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6163859A (en) * | 1998-12-02 | 2000-12-19 | Support.Com, Inc. | Software vault |
| JP4400895B2 (ja) * | 1999-01-07 | 2010-01-20 | 株式会社日立製作所 | ディスクアレイ制御装置 |
| JP2001043031A (ja) * | 1999-07-30 | 2001-02-16 | Toshiba Corp | 分散パリティ生成機能を備えたディスクアレイ制御装置 |
| US6542960B1 (en) * | 1999-12-16 | 2003-04-01 | Adaptec, Inc. | System and method for parity caching based on stripe locking in raid data storage |
| US6735715B1 (en) * | 2000-04-13 | 2004-05-11 | Stratus Technologies Bermuda Ltd. | System and method for operating a SCSI bus with redundant SCSI adaptors |
| US6708283B1 (en) | 2000-04-13 | 2004-03-16 | Stratus Technologies, Bermuda Ltd. | System and method for operating a system with redundant peripheral bus controllers |
| US6513098B2 (en) * | 2001-05-25 | 2003-01-28 | Adaptec, Inc. | Method and apparatus for scalable error correction code generation performance |
| US6928509B2 (en) * | 2002-08-01 | 2005-08-09 | International Business Machines Corporation | Method and apparatus for enhancing reliability and scalability of serial storage devices |
| US7447975B2 (en) * | 2002-09-12 | 2008-11-04 | Hewlett-Packard Development Company, L.P. | Supporting cyclic redundancy checking for PCI-X |
| US7054966B2 (en) * | 2004-06-14 | 2006-05-30 | General Electric Company | Data processing system |
| TWI285313B (en) * | 2005-06-22 | 2007-08-11 | Accusys Inc | XOR circuit, RAID device capable of recover a plurality of failures and method thereof |
| US8639864B1 (en) * | 2005-06-30 | 2014-01-28 | Emc Corporation | Method and system for facilitating communication between a host and downstream devices in a data storage system |
| CN100426276C (zh) * | 2006-12-07 | 2008-10-15 | 威盛电子股份有限公司 | 总线相容装置和暂存值修正方法 |
| US8683126B2 (en) * | 2007-07-30 | 2014-03-25 | Nvidia Corporation | Optimal use of buffer space by a storage controller which writes retrieved data directly to a memory |
| US20120185749A1 (en) * | 2011-01-14 | 2012-07-19 | Hitachi, Ltd. | Storage apparatus and response time control method |
| KR101361680B1 (ko) * | 2012-03-30 | 2014-02-12 | (주)경인양행 | 트리아릴메탄 청색 염료 화합물, 이를 포함하는 컬러필터용 청색 수지 조성물 및 이를 이용한 컬러필터 |
| TWI703438B (zh) * | 2018-09-11 | 2020-09-01 | 慧榮科技股份有限公司 | 映射表更新方法 |
| CN111143260B (zh) * | 2019-12-31 | 2023-08-04 | 山东华芯半导体有限公司 | 一种ssd主控中的raid通路切换装置 |
| CN114063929B (zh) * | 2021-11-25 | 2023-10-20 | 北京计算机技术及应用研究所 | 基于双控制器硬盘阵列的局部raid重构系统及方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5745789A (en) * | 1992-01-23 | 1998-04-28 | Hitachi, Ltd. | Disc system for holding data in a form of a plurality of data blocks dispersed in a plurality of disc units connected by a common data bus |
| US5694581A (en) * | 1993-09-07 | 1997-12-02 | Industrial Technology Research Institute | Concurrent disk array management system implemented with CPU executable extension |
| US5893138A (en) * | 1995-10-02 | 1999-04-06 | International Business Machines Corporation | System and method for improving channel hardware performance for an array controller |
| US5974502A (en) * | 1995-10-27 | 1999-10-26 | Lsi Logic Corporation | Apparatus and method for analyzing and modifying data transfer reguests in a raid system |
| US6073218A (en) * | 1996-12-23 | 2000-06-06 | Lsi Logic Corp. | Methods and apparatus for coordinating shared multiple raid controller access to common storage devices |
-
1997
- 1997-06-10 JP JP9152472A patent/JP2912299B2/ja not_active Expired - Fee Related
-
1998
- 1998-06-04 US US09/090,253 patent/US6185697B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6185697B1 (en) | 2001-02-06 |
| JPH113183A (ja) | 1999-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2912299B2 (ja) | ディスクアレイ制御装置 | |
| US8151014B2 (en) | RAID performance using command descriptor block pointer forwarding technique | |
| JP3181398B2 (ja) | アレイ型記録装置 | |
| US20200327018A1 (en) | Storage device capable of performing peer-to-peer communication and data storage system including the same | |
| US5720027A (en) | Redundant disc computer having targeted data broadcast | |
| CN1965298B (zh) | 用于管理奇偶raid数据重建的方法、系统和设备 | |
| EP0715735B1 (en) | Ata interface architecture employing state machines | |
| US7930697B2 (en) | Apparatus for cooperative distributed task management in a storage subsystem with multiple controllers using cache locking | |
| US5479611A (en) | Disk array apparatus | |
| AU654482B2 (en) | A dish memory system | |
| US6813688B2 (en) | System and method for efficient data mirroring in a pair of storage devices | |
| JP2548480B2 (ja) | アレイディスク装置のディスク装置診断方法 | |
| CN102880525B (zh) | 用于独立磁盘冗余阵列(raid)系统的文件服务器 | |
| KR20060025135A (ko) | 재구성 가능한 데이터 경로를 갖는 디스크 어레이 제어기 | |
| JPH06180623A (ja) | ディスクアレイ制御装置用多重構成データパス構造 | |
| JP3247075B2 (ja) | パリティブロックの生成装置 | |
| US9244762B1 (en) | Method and apparatus for flexible buffers in an XOR engine | |
| CN101073066B (zh) | 生成奇偶数据的方法、系统和程序 | |
| US6513142B1 (en) | System and method for detecting of unchanged parity data | |
| JPH08171463A (ja) | ディスクアレイ装置におけるデータ読み出し方法およびディスクアレイ装置 | |
| JP2857289B2 (ja) | ディスクアレイ装置 | |
| GB2298306A (en) | A disk array and tasking means | |
| JPH10222314A (ja) | 記憶装置アレイシステム | |
| JP2001282697A (ja) | ディスク制御装置の制御方法 | |
| JPH11134116A (ja) | ディスクアレイシステム及びディスクアレイシステムの制御方法及びメモリ素子及びメモリ装置及びメモリ装置の制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080409 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100409 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110409 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120409 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120409 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140409 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |