JPH11134116A

JPH11134116A - ディスクアレイシステム及びディスクアレイシステムの制御方法及びメモリ素子及びメモリ装置及びメモリ装置の制御方法

Info

Publication number: JPH11134116A
Application number: JP9301603A
Authority: JP
Inventors: Kazuhiko Ito; 一彦伊藤; Hitoshi Yamamoto; 整山本; Hiroshi Baba; 宏馬場; Masahiro Mizuno; 正博水野
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1997-11-04
Filing date: 1997-11-04
Publication date: 1999-05-21

Abstract

(57)【要約】【課題】ＣＰＵや主記憶部に負荷をかけずに、レイド
に必要なデータ処理を効率よく行えるディスクアレイシ
ステムを実現する。【解決手段】転送されたデータの排他的論理和を自動
生成する専用メモリを用意し、ホストバスアダプタから
専用メモリにデータを転送させることにより、転送され
たデータの排他的論理和を自動生成する。生成された排
他的論理和は、ホストバスアダプタを介してディスクに
書き込まれる。又は、主記憶部の本来指定されたアドレ
スに転送される。これらの制御は、専用メモリを実装す
るアダプタを制御するドライバにより行われる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、ディスクアレイ
システムに必要なデータ処理を効率よく行う技術に関す
るものである。また、排他的論理和演算を高速に行うメ
モリ素子に関するものである。

【０００２】

【従来の技術】ＲＡＩＤ（リダンダントアレイズオブイ
ンエクスペンシブディスクズ）システムをとるディスク
アレイシステムにおいては、書き込み動作時の冗長デー
タの作成やディスクの障害等で失われたデータの修復動
作において、ディスク装置から読み出したデータを加工
する動作が発生する。具体的には、複数のディスクから
読み出したデータ同士のＥＸ−ＯＲを計算する必要があ
る。このため、例えば、データの書き込み時には、ディ
スクからの旧データの読み出し、ディスクからの旧パリ
ティデータの読み出し、排他的論理和演算による新パリ
ティデータの生成、ディスクへの新データの書き込み、
ディスクへの新パリティデータの書き込みという処理を
行う。即ち、１回のデータの書き込みに際して、４回の
ディスクアクセスが必要であった。このディスクアクセ
スの回数が、データ書き込み処理速度を高速化すること
を妨げていた。

【０００３】従来例１．この問題を改善する技術とし
て、特開平６−２８２６０号公報に開示された「記憶装
置」がある。この「記憶装置」は、ディスク書き込みの
場合、ＣＰＵ本体のディスクキャッシュの更新を行うの
に、ディスクアレイ装置のキャッシュに旧データ、旧チ
ェックデータを書き込む。次に、排他的論理和演算装置
で新データとディスクアレイ装置のキャッシュデータで
新チェックデータを生成する。これにより、旧データ、
旧パリティデータをキャッシュメモリ上におき、ディス
クのアクセス回数を減らすことにより性能を改善するも
のである。

【０００４】従来例２．同様に、キャッシュメモリを利
用した例として、特開平８−２２３７８号公報に開示さ
れた「ディスクアレイ装置」がある。

【０００５】従来例３．また、特開平８−７６９４１号
公報に開示された「ディスクアレイサブシステム」で
は、ディスクアレイ制御装置が行っていたパリティデー
タ更新処理をディスク装置にオフラインで処理させるこ
とで、ディスクアレイ制御装置の負荷の軽減を図ってい
る。

【０００６】従来例４．同様に、ディスクアレイ制御装
置の負荷の軽減を図るものとして、特開平７−４９７５
１号公報に開示された「ディスク・サブシステム」があ
る。この「ディスク・サブシステム」では、各ディスク
装置に、排他的論理和演算を行って、その結果を元の記
録領域に記録し直す機能を付加している。さらに、アナ
ログスイッチを切り換えることによりアレイコントロー
ラ部を介さずに直接ディスク装置間でデータ転送し、ア
レイコントローラ部の負荷を軽減させている。

【０００７】一方、ハードウェアで実現する専用のディ
スクアレイは価格的に高価であるという問題点があっ
た。このため、高価なハードウェアを用いず、ホストコ
ンピュータ内で動作するソフトウェアで実現するディス
クアレイシステムもある。ソフトウェアで実現されたデ
ィスクアレイシステムにおいても、データの書き込み時
に、４回のディスクアクセスが必要であることは変わり
ない。読み込んだデータは、主記憶装置に記憶される。
そして、修復データ計算、パリティデータ計算は、主記
憶装置上のデータを中央処理装置が読み出しながら行っ
ていたので、データも書き込み時や縮退運転時に中央処
理装置に負荷が集中するという欠点があった。

【０００８】従来例５．この欠点を解消するために、特
開平７−２１９７１９号公報に開示された「記憶装置及
び方法」がある。「記憶装置及び方法」では、各ドライ
ブにロジック及び排他的論理和計算手段を備えている。
ディスクアレイ管理ソフトウェアは、ホストコンピュー
タにおいて実行される。ディスクアレイ管理ソフトウェ
アからの命令により、ターゲットドライブは、旧データ
を読み出し、新たなデータを記憶し、パリティドライブ
と通信し、パリティドライブに新たなパリティを生成す
るように指示する。パリティドライブはパリティの生成
後、ホストと通信することなく、パリティドライブ上に
新たなパリティを書き込む。これらの動作は、各ドライ
ブ内のロジック、即ち、プログラムにより制御される。
ホストからは、コマンドと新データをターゲットドライ
ブに送るだけでよい。だが、各ドライブにロジック及び
排他的論理和計算手段を備えなければならず、市販され
ているディスクドライブにこの装置をそのまま適用する
ことはできないという欠点があった。

【０００９】従来例６．同様に、ソフトウェアで実現し
た従来例として、特開平７−１４１１２３号公報に開示
された「アレイ型ディスクシステム及びアレイ型ディス
クシステムの制御方法」がある。「アレイ型ディスクシ
ステム及びアレイ型ディスクシステムの制御方法」で
は、遅延パリティ生成手段を備え、データの書き込みと
は非同期にディスク装置から読み出した旧パリティデー
タと更新データ保持手段に保持された更新データとの排
他的論理和に基づいて、新パリティデータをディスク装
置に書き込む。パリティ更新処理をデータの書き込みと
非同期に行うようにし、書き込み時の処理速度の低下を
起こさないようにしている。書き込み時の処理速度を低
下させないという長所はあるが、パリティ更新処理を管
理しなければならないという別の負荷が発生するという
欠点があった。

【００１０】従来例７．図１４，図１５を用いて、従来
のソフトウェアによるディスクアレイの制御について説
明する。図１４，図１５では、２枚のホストバスアダプ
タ（以降、ＨＢＡ：ＨｏｓｔＢｕｓＡｄａｐｔｅｒと
もいう）と複数台のディスク装置でディスクアレイが構
成されている。ホストバスアダプタとは、ディスクから
のデータをホストの主記憶部のアドレス空間に転送する
アダプタである。また、ホストの主記憶部２７０のアド
レス空間から転送されるディスクへのデータを受け取る
アダプタである。１台のディスクが故障した場合の修復
Ｒｅａｄと、データの書き込み動作時に冗長データ（パ
リティ（Ｐａｒｉｔｙ）データ）を生成するＲｅａｄ
ＭｏｄｉｆｙＷｒｉｔｅの例を示す。

【００１１】図１４は、修復Ｒｅａｄの場合のディスク
アレイの制御を示す図である。図において、ホストバス
アダプタ２０１，２０３は、ＰＣＩＢｕｓ２６０に接
続されている。ＳＣＳＩコントローラ２１１，２１３は
ディスク２５０を制御するコントローラである。２７０
は主記憶部である。制御は、以下の手順で行われる。・修復Ｒｅａｄの例１．ＨＢＡ２０１は、データＲＤＡを主記憶部の指定さ
れたアドレスに転送する（９０１）。２．ＨＢＡ２０３は、データＲＤＢを主記憶部の指定さ
れたアドレスに転送する（９０２）。３．以上が完了すると、ＣＰＵは、データＲＤＡとデー
タＲＤＢの排他的論理和計算を行い、修復データを計算
する（９０３）。

【００１２】図１５は、ＲｅａｄＭｏｄｉｆｙＷｒ
ｉｔｅの場合のディスクアレイの制御を示す図である。
構成は、図１４の場合と同様であるので、説明は省略す
る。・ＲｅａｄＭｏｄｉｆｙＷｒｉｔｅの例１．ＨＢＡ２０１は、旧データＲＤＡを主記憶部の指定
されたアドレスに転送する（９１１）。２．ＨＢＡ２０３は、旧パリティＲＤＢを主記憶部の指
定されたアドレスに転送する（９１２）。３．以上が完了すると、ＣＰＵは、今回書き込むデータ
（ライトデータ）ＷＤと旧データＲＤＡと旧パリティＲ
ＤＢの排他的論理和を計算し、新パリティデータＷＤＡ
を計算する（９１３）。このとき、新パリティデータＷ
ＤＡは、主記憶部２７０の指定されたアドレスに記憶さ
れる。４．ＨＢＡ２０１は、主記憶部の指定されたアドレスか
らライトデータＷＤを転送してディスク２５０に書き込
む（９１４）。５．ＨＢＡ２０３は、主記憶部の指定されたアドレスか
ら新パリティＷＤＡを転送してディスク２５０に書き込
む（９１５）。以上のような処理をするため、ＣＰＵに負荷が集中し
た。

【００１３】

【発明が解決しようとする課題】この発明は、以上のよ
うな問題点を解決するためになされたものであり、排他
的論理和計算専用メモリを設け、計算処理を効率よくす
るディスクアレイシステムを得ることを目的としてい
る。また、ディスクアレイシステムでのメモリ間転送を
少なくすることを目的としている。また、構成が単純で
安価にできる排他的論理和データ処理用のメモリ素子を
実現することを目的としている。また、排他的論理和デ
ータの生成を転送と同時に行ない、処理性能が高いメモ
リ素子を得ることを目的としている。また、そのメモリ
素子を用いたディスクアレイシステムを実現することを
目的としている。

【００１４】

【課題を解決するための手段】この発明に係るディスク
アレイシステムは、少なくとも２台以上のディスク装置
により構成されるディスクアレイシステムにおいて、所
定のデータを入力し上記所定のデータとすでに記憶した
データとの排他的論理和をとり排他的論理和データを生
成して生成した排他的論理和データを記憶する排他的論
理和データ記憶部を備えたことを特徴とする。

【００１５】上記ディスク装置は、バスを介してホスト
コンピュータと接続され、上記排他的論理和データ記憶
部は、上記バス上に配置されたことを特徴とする。

【００１６】上記排他的論理和データ記憶部は、少なく
とも１ビットのデータを記憶可能な記憶部と、外部から
入力する上記所定のデータと上記記憶部が記憶するデー
タとの排他的論理和を計算して計算結果を出力する排他
的論理和回路とを備えたメモリ素子により構成されてい
ることを特徴とする。

【００１７】上記排他的論理和データ記憶部は、１つの
物理的な記憶エリアを複数のモードで使用することを特
徴とする。

【００１８】上記複数のモードの１つは、外部から入力
する上記所定のデータを１つの物理的な記憶エリアに記
憶するメモリとして使用するモードであることを特徴と
する。

【００１９】上記複数のモードの１つは、外部から入力
する上記所定のデータと物理的な記憶エリアに記憶され
ているデータとの排他的論理和をとるモードであること
を特徴とする。

【００２０】上記複数のモードの１つは、物理的な記憶
エリアから記憶されたデータを読み出すと物理的な記憶
エリアをイニシャライズするモードであることを特徴と
する。

【００２１】この発明に係るディスクアレイシステムの
制御方法は、指定されたディスクアドレスから第１のデ
ータを読み出して排他的論理和データ記憶部に転送して
記憶する工程と、指定されたディスクアドレスから第２
のデータを読み出して排他的論理和データ記憶部に転送
すると同時に第１と第２のデータの排他的論理和データ
を生成して記憶する排他的論理和データ生成工程と、上
記排他的論理和データ生成工程で生成された排他的論理
和データを読み出して指定されたアドレスに転送する工
程とを有することを特徴とする。

【００２２】上記排他的論理和データ生成工程は、上記
排他的論理和データ記憶部が記憶する第１のデータを読
み出して出力する工程と、上記工程で出力された第１の
データを排他的論理和回路に入力する工程と、指定され
たディスクアドレスから読み出された上記第２のデータ
を上記排他的論理和回路に入力する工程と、上記排他的
論理和回路が入力する上記第１のデータと第２のデータ
の排他的論理和データを生成して出力し、出力した排他
的論理和データを上記排他的論理和データ記憶部に記憶
する工程とを有することを特徴とする。

【００２３】上記ディスクアレイシステムの制御方法
は、上記排他的論理和データ生成工程を複数回繰り返し
て実行することを特徴とする。

【００２４】上記ディスクアレイシステムの制御方法
は、排他的論理和データ記憶部を初期化する初期化工程
を備えたことを特徴とする。

【００２５】上記初期化工程は、上記排他的論理和デー
タ記憶部が記憶するデータを読み出してラッチメモリに
記憶する読み出し工程と、上記ラッチメモリが記憶する
データを出力データとして外部に出力する工程と、上記
排他的論理和データ記憶部に０を入力して記憶する工程
とを有することを特徴とする。

【００２６】この発明に係るディスクアレイシステムの
制御方法は、第１のデータを排他的論理和データ記憶部
に転送して記憶する工程と、指定されたディスクアドレ
スから第２のデータを読み出して排他的論理和回路に入
力するとともに上記排他的論理和データ記憶部に記憶さ
れている上記第１のデータを読み出して上記排他的論理
和回路に入力し上記第１のデータと第２のデータとの排
他的論理和データを生成して上記排他的論理和データ記
憶部に記憶する工程と、指定されたディスクアドレスか
ら第２のデータのパリティデータを読み出して上記排他
的論理和回路に入力するとともに上記排他的論理和デー
タ記憶部に記憶されている上記排他的論理和データを読
み出して上記排他的論理和回路に入力し上記第２のデー
タのパリティデータと上記排他的論理和データとの排他
的論理和データを生成して上記排他的論理和データ記憶
部に記憶する工程と、指定されたディスクアドレスに上
記第１のデータを書き込む工程と、指定されたディスク
アドレスに上記排他的論理和データ記憶部に記憶されて
いる排他的論理和データを第１のデータのパリティデー
タとして書き込む工程とを有することを特徴とする。

【００２７】この発明に係るメモリ素子は、少なくとも
１ビットのデータを記憶可能な記憶部を備えたメモリ素
子において、上記メモリ素子は、外部から入力する外部
データと上記記憶部が記憶するデータとの排他的論理和
を計算して計算結果を出力する排他的論理和回路を備え
るとともに、上記記憶部は上記計算結果を記憶すること
を特徴とする。

【００２８】上記メモリ素子は、ディスクアレイシステ
ムに使用されることを特徴とする。

【００２９】この発明に係るメモリ装置は、第１と第２
の入力端子からそれぞれデータを入力し上記第１と第２
の入力端子から入力するデータの排他的論理和を出力す
る排他的論理和回路を有し上記排他的論理和回路が出力
する排他的論理和を記憶するメモリ装置であって、上記
排他的論理和回路は、上記メモリ装置が記憶する排他的
論理和を第２の入力端子から入力することを特徴とす
る。

【００３０】この発明に係るメモリ装置の制御方法は、
以下の工程を有することを特徴とする。（ａ）指定されたメモリアドレスから第１のデータを読
み出して排他的論理和データ記憶部に転送して記憶する
工程、（ｂ）指定されたメモリアドレスから第２のデータを読
み出して排他的論理和回路に入力するとともに上記排他
的論理和データ記憶部に記憶されている上記第１のデー
タを読み出して上記排他的論理和回路に入力し上記第１
のデータと第２のデータとの排他的論理和データを生成
して上記排他的論理和データ記憶部に記憶する排他的論
理和データ生成工程。

【００３１】上記メモリ装置の制御方法は、さらに、上
記排他的論理和データ生成工程で生成された排他的論理
和データを読み出して指定されたアドレスに転送する工
程を有することを特徴とする。

【００３２】上記メモリ装置の制御方法は、排他的論理
和データ記憶部を初期化する初期化工程を備えたことを
特徴とする。

【００３３】上記初期化工程は、上記排他的論理和デー
タ記憶部が記憶するデータを読み出してラッチメモリに
記憶する読み出し工程と、上記ラッチメモリが記憶する
データを出力データとして外部に出力する工程と、上記
排他的論理和データ記憶部に０を入力して記憶する工程
とを有することを特徴とする。

【００３４】

【発明の実施の形態】

実施の形態１．この実施の形態では、まず、専用メモリ
について説明する。本発明では、排他的論理和計算専用
のメモリを用意し、計算対象のデータをその専用メモリ
のアドレス空間に直接、転送する。計算に必要な複数の
データをその専用メモリ上に順番に関係なく重ねていく
ことによって、必要なデータ（ＰａｒｉｔｙＤａｔａ
や修復データ）が生成される。従来例７のように、計算
に必要な複数のデータを転送した後に、排他的論理和計
算を行う必要がない。また、ＣＰＵは、ＨＢＡ（Ｈｏｓ
ｔＢｕｓＡｄａｐｔｅｒ）に対して転送アドレス、
転送量を通知するだけである。専用メモリ上へのデータ
の転送はＨＢＡ、計算は専用メモリが行うので、ＣＰＵ
の負荷を必要としない。このように、この発明では、以
下のような特徴がある。（１）ＣＰＵに負荷をかけない。（２）主記憶部に負荷をかけない。（３）バス上に接続されるホストバスアダプタの枚数が
増加すると、それに従って性能が向上する。即ち、排他
的論理和計算処理の性能は、バス性能とアダプタ上のメ
モリ容量に依存し、本体のＣＰＵ、アダプタ上のＣＰＵ
性能を圧迫しない。

【００３５】図１は、この発明の専用メモリを実装する
ボードを用いるディスクアレイシステムの構成図であ
る。図において、ＣＰＵ１と主記憶部２７０は、ＣＰＵ
バス（システムバス）３５０で接続されている。ホスト
バスアダプタ２０１，２０３，２０５は、Ｉ／ＯＢｕｓ
（入出力用バス、例えば、ＰＣＩＢｕｓ）３６０によ
り、この発明のディスクアレイ専用メモリ１００と接続
されている。システムバス３５０とＰＣＩＢｕｓ３６０
は、Ｉ／ＯＢｕｓＢｒｉｄｇｅ２８０で接続されて
いる。このように、Ｉ／ＯＢｕｓ上に専用メモリを持
つことがこのディスクアレイシステムの特徴である。こ
の専用メモリは、排他的論理和機能を持っている。この
専用メモリでは、データの計算を行うための専用メモリ
である。データの転送時間、ＣＰＵの計算時間、負荷を
なくすために、計算対象のデータを専用メモリ上に重ね
て書き込んでいくことによって、その転送動作と同時に
計算結果が専用メモリ上に用意される。この専用メモリ
は、物理的に１つのメモリである。そして、実メモリ容
量に対応する実アドレスでアクセスされるアドレス空間
である。この物理的に１つのメモリ空間をエリアＸ，
Ｙ，Ｚの３つの空間として仮想的に３つのアドレスで使
用する。３つのエリアの内、どのエリアとして専用メモ
リを用いるかの指定は、仮想アドレスを設定することで
行う。この実施の形態では、エリアは３つあるので、仮
想アドレスは２ビット必要である。その２ビットに“０
１”，“１０”，“１１”の値のいずれかを指定するこ
とで、エリアを指定する。この仮想アドレス＋実アドレ
スが、この専用メモリをアクセスする際に用いられる。
これを３つのエリアにシャドウされているという。これ
により、同一のメモリ空間を違うアドレスで３倍に使う
ことが可能となる。

【００３６】図２に、エリアＸ，Ｙ，Ｚの３つの仮想ア
ドレス空間を示す。各エリアは、それぞれ機能が異な
る。エリアＸ：このエリアは、通常のメモリであり、記憶さ
れているデータが読み出せる。排他的論理和（以降、Ｅ
Ｘ−ＯＲともいう）の機能を使わずに、通常のメモリと
して使用する場合に、このエリアＸを使用する。このエ
リアＸには、例えば、プログラムをのせてもよい。エリアＹ：このエリアでは、データを書き重ねると、そ
れらのデータはＥＸ−ＯＲがとられる。データＡ，Ｂ，
Ｃを書き込むと、メモリ上にはデータＤ（Ａ，Ｂ，Ｃの
排他的論理和）が記録され、読み出しができる。結果
は、エリアＸ，Ｚにも反映される。エリアＹで書き込ん
で記憶したデータＤを違うエリアで読み出しても構わな
い。即ち、エリアＸで、データＤの読み出しを行っても
構わない。また、エリアＺで、データＤの読み出しを行
っても構わない。エリアＺで、データＤの読み出しを行
うと、データＤの読み出しと同時にメモリが０に初期化
される。エリアＺ：エリアＺからデータを読み出すと、メモリが
０に初期化される。読み出しと同時に該当エリアを初期
化したい場合は、エリアＺを指定して読み出しデータを
転送する。このエリアを用意したのは、ＥＸ−ＯＲの計
算のために、データを書き重ねる場合は、メモリの初期
化が必要なためである。

【００３７】エリアＸ，Ｙ，Ｚは、図２に示すアドレス
１００１，１００３，１００５により使い分けられる。
使い分けの指定は、コマンドにより行われる。メモリ空
間の実際の位置を示すアドレスとしては、アドレス１０
０２，１００４，１００６が用いられる。アドレス１０
０１，１００３，１００５は、この実施の形態では、エ
リアが３つなので、２ビットでよいが、アドレス１００
２，１００４，１００６のビット数は、実装されている
メモリ空間の容量により異なる。

【００３８】図３は、この専用メモリに使われるメモリ
素子のイメージ図である。図３に示すメモリ素子は、Ｃ
ＰＵ１ビットに対応している。図のように、ラッチメモ
リ１０２０に、排他的論理和回路１０１０を組み込むこ
とで、データを転送すると同時に、計算結果がメモリ１
０２０上に用意される。即ち、書き込み動作時にＥＸ−
ＯＲがとられる方式である。この方式の他に、専用メモ
リではなく、通常のメモリチップを使用して外部からの
書き込みサイクル中にリードサイクルを自動発生させて
ＥＸ−ＯＲデータを書き込むようにしてもよい。

【００３９】図４は、この発明の専用メモリの回路構成
図である。図４の回路構成を説明する。排他的論理和回
路１１０は、ラッチメモリ１４０のＱから出力される信
号１８５と入力されるＤＡＴＡＩ１０１とを入力して、
排他的論理和をとりＥＸ−ＯＲ１０５を出力する。セレ
クタ１２０は、入力されるＥＸ−ＯＲ１０５、ＤＡＴＡ
Ｉ１０１、ＧＮＤ１０６のいずれかを選択信号ＳＥＬＥ
ＣＴ１６２により選択して選択データＳＥＬ＿ＤＡＴＡ
１８０として出力する。ＳＥＬ＿ＤＡＴＡ１８０は、入
力Ｉからメモリ１３０に入力される。アドレスＡＤＲＳ
１８７は、アドレス入力ＡＤからメモリ１３０に入力さ
れる。チップセレクトＣＳは、チップセレクト信号ＣＳ
＊１６６を入力する。リードＲは、リード信号ＲＤ＊１
６７を入力する。ライトＷは、ライト信号ＲＤ＊１６７
を入力する。出力Ｏは、メモリ１３０のデータを出力デ
ータＤＯ１８２として出力する。ラッチメモリ１４０
は、ラッチ信号ＬＴ１６９により出力データＤＯ１８２
をＤから入力し、Ｑより出力する。出力されたＬＴＤＡ
ＴＡ１４７は、アウトプットイネーブル信号ＯＥ＊１７
５により出力データＤＡＴＡＯ１９０として出力され
る。また、Ｑからの出力は１８４で分岐し、１８５で示
すように、排他的論理和回路１１０に入力される。制御
部１６０は、エリア指定ＡＲＥＡ１６１、ＣＯＮＴ＿Ｃ
Ｓ＊１６３、ＣＯＮＴ＿ＲＤ＊１６４、ＣＯＮＴ＿ＷＴ
＊１６５を入力し、ＳＥＬＥＣＴ１６２、ＣＳ＊１６
６、ＲＤ＊１６７、ＷＴ＊１６８、ＬＴ１６９、ＯＥ＊
１７５を出力する。

【００４０】図５は、各エリアと動作モードの関係を示
す図である。（Ａ）ＲＤ（ＲＥＡＤ）は、通常のリードを行う動作モ
ードである。この動作モードは、エリアＸ，Ｙに使用さ
れる。（Ｂ）ＲＤ＆０ＷＴ（ＲＥＡＤ＆ＺＥＲＯＷＲＩＴ
Ｅ）は、リードした後、０を書き込んでメモリをクリア
する動作モードである。この動作モードは、エリアＺに
使用される。（Ｃ）ＷＴ（ＷＲＩＴＥ）は、通常のライト（書き込
み）を行う動作モードである。この動作モードは、エリ
アＸに使用される。（Ｄ）ＲＤ＆ＥＸＯＲＷＴ（ＲＥＡＤ＆Ｅｘｃｌｕｓ
ｉｖｅ−ｏｒＷＲＩＴＥ）は、メモリに記憶されてい
るデータをリードして外部から入力されるデータとＥＸ
−ＯＲした後、書き込む動作モードである。この動作モ
ードは、エリアＹに使用される。

【００４１】図６から図９は、各動作モード（Ａ）〜
（Ｄ）に対応するタイミングチャートを示す図である。
図６〜図９のタイミングチャートでは、各信号はＬＯＷ
が有意である。また、クロックＴ１〜Ｔ４はクロックＣ
ＬＫを表している。

【００４２】図６を用いて、図５の（Ａ）ＲＤ（通常の
リード）について説明する。図６のＣＬＫ〜ＬＴＤＡＴ
Ａは回路の内部の信号及びデータ、ＣＯＮＴ＿ＣＳ＊〜
ＤＡＴＡＯは回路の外部の信号及びデータである。ま
ず、クロックＴ１でＣＯＮＴ＿ＣＳ＊，ＣＯＮＴ＿ＲＤ
＊，ＡＤＲＳ，ＯＥ＊が入力されるとＣＳ＊が有意にな
り、ＲＤ＊が入力される。クロックＴ２で出力されたＤ
ＯがＤから、ＬＴがラッチメモリ１４０に入力され、Ｌ
ＴＤＡＴＡ１４７が、Ｑから出力される。ＯＥ＊により
ＬＴＤＡＴＡがＤＡＴＡＯとして出力される。

【００４３】図７を用いて、図５の（Ｂ）ＲＤ＆０Ｗ
Ｔ（リードした後、０を書き込んでメモリをクリアす
る）について説明する。図７のＣＬＫ〜ＳＥＬＥＣＴは
回路の内部の信号及びデータ、ＣＯＮＴ＿ＣＳ＊〜ＤＡ
ＴＡＯは回路の外部の信号及びデータである。まず、ク
ロックＴ１でＣＯＮＴ＿ＣＳ＊，ＣＯＮＴ＿ＲＤ＊，Ａ
ＤＲＳ，ＯＥ＊が入力されるとＣＳ＊が有意になり、Ｒ
Ｄ＊が入力される。クロックＴ２でＤＯが出力Ｏから出
力される。出力されたＤＯとＬＴがラッチメモリ１４０
に入力され、ＬＴＤＡＴＡがＱから出力される。ＯＥ＊
によりＬＴＤＡＴＡがＤＡＴＡＯとして出力される。ま
た、Ｔ１で、ＧＮＤ１０６を選択するＳＥＬＥＣＴ１６
２がセレクタ１２０に入力される。クロックＴ３で、Ｗ
Ｔ＊が有意になると、ＧＮＤ１０６から入力されたデー
タ、即ち、ゼロがＳＥＬ＿ＤＡＴＡ１８０としてセレク
タ１２０から出力され、メモリ１３０に書き込まれる。

【００４４】図８を用いて、図５の（Ｃ）ＷＴ（通常の
ライト）について説明する。図８のＣＬＫ〜ＳＥＬＥＣ
Ｔは回路の内部の信号及びデータ、ＣＯＮＴ＿ＣＳ＊〜
ＤＡＴＡＩは回路の外部の信号及びデータである。ま
ず、クロックＴ１でＣＯＮＴ＿ＣＳ＊，ＡＤＲＳが入力
されるとＣＳ＊が有意になり、セレクタ１２０に、１０
３に示すようにＤＡＴＡＩ１０１を選択するＳＥＬＥＣ
Ｔ１６２が入力される。クロックＴ３で、ＣＯＮＴ＿Ｗ
Ｔ＊，ＤＡＴＡＩ１０１が入力されると，ＷＴ＊が有意
になり、ＳＥＬＥＣＴ１６２により選択されたＳＥＬ＿
ＤＡＴＡ１８０、即ち、ＤＡＴＡＩ１０１がメモリ１３
０に書き込まれる。

【００４５】図９を用いて、図５の（Ｄ）ＲＤ＆ＥＸＯ
ＲＷＴ（記憶されているデータをリードして外部から
入力されるデータとＥＸ−ＯＲした後、書き込む）につ
いて説明する。図９のＣＬＫ〜ＳＥＬＥＣＴは回路の内
部の信号及びデータ、ＣＯＮＴ＿ＣＳ＊〜ＤＡＴＡＩは
回路の外部の信号及びデータである。まず、クロックＴ
１でＣＯＮＴ＿ＣＳ＊，ＡＤＲＳが入力されるとＣＳ＊
が有意になり、ＲＤ＊が入力される。クロックＴ２でＤ
Ｏが出力Ｏから出力される。出力されたＤＯがＤから、
ＬＴがラッチメモリ１４０に入力され、ＬＴＤＡＴＡ１
４７がＱから出力される。ＬＴＤＡＴＡ１４７は、１８
４から１８５に示すように、排他的論理和回路１１０に
入力される。また、１０４からＤＡＴＡＩ１０１が排他
的論理和回路１１０に入力され、排他的論理和回路１１
０でＬＴＤＡＴＡとＤＡＴＡＩの排他的論理和がとら
れ、ＥＸ−ＯＲ１０５としてセレクタ１２０に入力され
る。セレクタ１２０は、ＳＥＬＥＣＴ１６２によりＥＸ
−ＯＲ１０５を選択し、ＳＥＬ＿ＤＡＴＡ１８０として
出力する。クロックＴ３で、ＣＯＮＴ＿ＷＴ＊が入力さ
れると，ＷＴ＊が有意になり、ＳＥＬ＿ＤＡＴＡ１８
０、即ち、排他的論理和回路１１０が計算したＥＸ−Ｏ
Ｒ１０５がメモリ１３０に書き込まれる。

【００４６】次に、この発明のディスクアレイシステム
の動作について説明する。ここでは、ディスクＡ、ディ
スクＢ、ディスクＣでディスクアレイを構成している場
合を考える。

【００４７】図１０は、修復Ｒｅａｄの場合の処理の流
れを示す図である。Ｐ−Ｓ２１１，２１３は、ＰＣＩ
ｔｏＳＣＳＩＣｈｉｐであり、ＳＣＳＩコントロー
ラである。図１１は、図１０に対応するフローチャート
である。ディスクＣの障害によって失われた読み出しデ
ータＤａｔａ−Ｃを、ディスクＡから得られるデータＤ
ａｔａ−Ａ及びディスクＢから得られるＰａｒｉｔｙ−
Ｂから生成する。ディスクアレイ専用メモリ１００を備
えたボード上の制御部は、図１１のＳ１０に示すよう
に、ディスクＣ上のデータＤａｔａ−Ｃに対するリード
要求を受領すると、Ｓ１２に示すように、ホストバスア
ダプタ２０１を介してデータＤａｔａ−ＡをディスクＡ
から専用メモリに転送する。次に、Ｓ１４に示すよう
に、ホストバスアダプタ２０１を介してＰａｒｉｔｙ−
ＢをディスクＢから専用メモリに転送する。専用メモリ
は、前述したように、転送されたデータの排他的論理和
をとる機能を備えているので、転送されると自動的に専
用メモリ上でデータＤａｔａ−Ｃが生成される（Ｓ１
６）。次に、Ｓ１８に示すように、生成されたデータＤ
ａｔａ−Ｃを専用メモリから主記憶部２７０に転送す
る。このときに、転送される主記憶部２７０のアドレス
は、ディスクＣ上のデータに対するリード要求で指定さ
れたアドレスである。

【００４８】専用メモリのアダプタ３００は、ディスク
アレイ専用メモリ１００とＩ２Ｏ３１０とＥＰＬＤ３２
０を搭載している。３１０はマイクロプロセッサ、３２
０は周辺回路である。マイクロプロセッサ３１０は、ア
ダプタ３００の制御部として機能する。ＥＰＬＤは、Ｅ
ｌｅｃｔｒｉｃａｌＰｒｏｇｒａｍａｂｌｅＬｏｇ
ｉｃＤｅｖｉｃｅである。マイクロプロセッサ３１０
と周辺回路３２０は、３００の制御部を構成しており、
ＰＣＩＢｕｓ３６０を制御するバスコントローラとし
て機能する。また、ＰＣＩＢｕｓ３６０上のデバイス
であることをホストコンピュータに知らせ、完成したデ
ータを主記憶部上の所定のエリア（アドレス位置）に転
送する機能を持つ。

【００４９】この発明は、従来のソフトウェアレイドで
は、ＣＰＵが主記憶部２７０を用いて全て行っていた排
他的論理和計算を専用のアダプタ３００とディスクアレ
イ専用メモリ１００という別エンジンで実行させるもの
である。この発明の専用ローカルメモリを搭載した専用
アダプタをＰＣＩＢｕｓ３６０に接続し、その専用ア
ダプタ用のドライバをインストールすることで、従来ホ
ストコンピュータにディスクコントローラ（ホストバス
アダプタ）を介して接続されていたディスクを、ディス
クアレイ装置として用いることができる。この発明のデ
ィスクアレイシステムでは、ホストコンピュータやディ
スクコントローラやディスク装置などに従来例で述べた
ような特別なハードウェアを備えることを必要としな
い。専用ローカルメモリを備えた専用アダプタをＰＣＩ
Ｂｕｓ３６０に接続し、対応するドライバをインスト
ールするだけでコンピュータシステムの他の構成に影響
を与えることなく、ソフトウェアレイドを実現すること
ができる。

【００５０】次に、ＲｅａｄＭｏｄｉｆｙＷｒｉｔ
ｅの場合について説明する。図１２は、ＲｅａｄＭｏ
ｄｉｆｙＷｒｉｔｅの処理を説明する図である。図１
３は、図１２に対応する流れ図である。図中及び以降の
説明で（Ｎ）はＮｅｗの略、（Ｏ）はＯｌｄの略であ
る。アダプタ３００は、ディスクＡのデータＤａｔａ−
Ａ（Ｎ）の書き込み要求をホストコンピュータから受領
する（Ｓ２０）。次に、アダプタ３００は、ホストバス
アダプタ２０１を介して旧データＤａｔａ−Ａ（Ｏ）を
ディスクＡからディスクアレイ専用メモリ１００へ転送
する（Ｓ２２）。続いて、アダプタ３００は、ホストバ
スアダプタ２０１を介して旧パリティＰａｒｉｔｙ−Ｂ
（Ｏ）をディスクＢからディスクアレイ専用メモリ１０
０へ転送する（Ｓ２４）。このとき、図では省略してい
るが、前述した例と同様に転送と同時に、旧データＤａ
ｔａ−Ａ（Ｏ）と旧パリティＰａｒｉｔｙ−Ｂ（Ｏ）の
ＥＸ−ＯＲが専用メモリ上にとられる。次に、アダプタ
３００は、新データＤａｔａ−Ａ（Ｎ）を主記憶部２７
０からディスクアレイ専用メモリ１００へ転送する（Ｓ
２６）。ディスクアレイ専用メモリ１００は、転送され
ると同時に、転送されたデータの排他的論理和を生成す
る機能があるので、この転送に伴い、先ほどの旧データ
Ｄａｔａ−Ａ（Ｏ）と旧パリティＰａｒｉｔｙ−Ｂ
（Ｏ）のＥＸ−ＯＲと新データＤａｔａ−Ａ（Ｎ）との
ＥＸ−ＯＲがとられる。即ち、ディスクアレイ専用メモ
リ１００上で新パリティＰａｒｉｔｙ−Ｂ（Ｎ）が生成
される（Ｓ２８）。次に、アダプタ３００は、新データ
Ｄａｔａ−Ａ（Ｎ）を主記憶部２７０からホストバスア
ダプタ２０１を介してディスクＡに転送する（Ｓ３
０）。次に、アダプタ３００は、生成された新パリティ
Ｐａｒｉｔｙ−Ｂ（Ｎ）をディスクアレイ専用メモリ１
００からホストバスアダプタ２０１を介してディスクＢ
に転送する（Ｓ３２）。Ｓ３０の新データのディスクへ
の転送は、ホストバスアダプタ２０１により行われる。
また、Ｓ３２の新パリティのディスクへの転送も、ホス
トバスアダプタ２０１によりアダプタ３００上の専用メ
モリからＰＣＩＢｕｓ３６０を介して転送が行われる。
このため、主記憶部２７０に転送して記憶される必要が
ない。また、主記憶部２７０を用いて排他的論理和計算
を行う必要もない。また、転送するだけでＥＸ−ＯＲを
得るという効果も同じである。

【００５１】ＲｅａｄＭｏｄｉｆｙＷｒｉｔｅの場
合には、書き込みデータＤａｔａ−Ａ（Ｎ）を書き込む
のと同時に、冗長データをＰａｒｉｔｙ−Ｂ（Ｎ）をデ
ィスク上に書き込む必要がある。Ｐａｒｉｔｙ−Ｂ
（Ｎ）は、ディスクから読み出したデータＤａｔａ−Ａ
（Ｏ）とＰａｒｉｔｙ−Ｂ（Ｏ）と書き込みデータＤａ
ｔａ−Ａ（Ｎ）から計算されるので、Ｐａｒｉｔｙ−Ｂ
（Ｎ）は、データＤａｔａ−Ａ（Ｏ）とＰａｒｉｔｙ−
Ｂ（Ｏ）とデータＤａｔａ−Ａ（Ｎ）を専用メモリ上に
重ねて転送することによって得ることができる。この実
施の形態では、まず、Ｄａｔａ−Ａ（Ｏ）とＰａｒｉｔ
ｙ−Ｂ（Ｏ）とのＥＸ−ＯＲをとり、次に、ＥＸ−ＯＲ
とＤａｔａ−Ａ（Ｎ）とのＥＸ−ＯＲをとる順序で説明
したが、データの組み合せは順不同である。他の順序で
データを転送し、ＥＸ−ＯＲをとっても、結果は同じで
ある。また、転送するだけでＥＸ−ＯＲを得るという効
果も同じである。

【００５２】以上のように、この実施の形態では、デー
タを転送すると同時に排他的論理和計算を行うメモリに
ついて説明した。これは、標準化されたバス（ここで
は、ＰＣＩＢｕｓ）のどこかに演算機能（ここでは、
排他的論理和計算）をおいて、データを転送するだけで
その機能を実行した結果を得るものである。即ち、従来
ＣＰＵが利用するメモリ（主記憶部）の一部をこの専用
の回路で代行するものである。この代行は、従来のＣＰ
Ｕの動作に影響を与えずに、メモリの転送先を変換する
ことで実行される。メモリの転送先の変換は、ＰＣＩ
Ｂｕｓがホストコンピュータの起動時に、メモリのマッ
ピングを行うことを利用している。即ち、オペレーティ
ングシステムが本来備えているメモリ管理システムが、
この専用メモリがＰＣＩＢｕｓ上のデバイスであるこ
とを知っているので可能となる。この専用メモリのドラ
イバは、ＣＰＵから通常のコマンドが発行されるとき
に、ホストバスアダプタのＳＣＳＩコントローラに専用
メモリの所定のアドレスに転送せよと指示を与える。こ
の専用メモリは、前述したように、３つのエリアで使い
分けられる。ドライバは、３つのエリアの内、どのエリ
アを使うかを指示する。そして、ドライバは、機能が処
理した後のデータを本来要求されたアドレスに転送す
る。本来要求されたアドレスとは、ＰＣＩＢｕｓのメ
モリ空間ではなく、ＣＰＵが直接アクセスできる主記憶
部のアドレス空間である。このように動作するドライバ
と専用アダプタを用いることで、既存のコンピュータシ
ステムに影響を与えず、ディスクアレイシステムを実現
できる。

【００５３】実施の形態２．この発明の実施の形態とし
て、ハードウェア的には、前述した実施の形態で述べた
ような専用アダプタでなくともよい。前述した実施の形
態で述べたような専用アダプタでない場合は、そのよう
なハードウェアをサポートするＯＳ（Ｏｐｅｒａｔｉｎ
ｇＳｙｓｔｅｍ）を用意し、そのＯＳと組み合わせて
システムを構成することも可能である。だが、その場合
には、既存のコンピュータシステムに影響を与えずに、
アドインできるという効果は失われる。だが、その場合
でも、排他的論理和計算をＣＰＵに負荷をかけずに行う
という効果は、前述した実施の形態と同様である。

【００５４】また、本発明は、従来例１，３で引用した
ディスクアレイシステム等にも適用できる。即ち、従来
例で引用したディスクアレイシステムのパリティ生成回
路を本発明の専用メモリに置き換えることで、さらにパ
リティ生成の処理スピードを改善することができる。

【００５５】また、前述した実施の形態では、ディスク
アレイシステムの排他的論理和計算の場合について説明
したが、ディスクからのデータの排他的論理和計算に限
らず、他のメモリや記憶部やディスク以外の外部記憶装
置からのデータの排他的論理和計算にこの発明を適用し
てもよい。

【００５６】また、このメモリ素子は、画像データに対
する演算処理に適用することも可能である。

【００５７】

【発明の効果】この発明によれば、ＣＰＵや主記憶部に
負荷をかけずに、ディスクアレイシステムに必要な排他
的論理和計算が行える。

【００５８】また、バス上に排他的論理和データ記憶部
を配置したので、データの転送時間を短縮できる。

【００５９】また、既存のコンピュータシステムに影響
を与えずに、ソフトウェアレイドに必要な計算を行う機
能を付加できる。また、構成が単純で安価にできる。

【００６０】また、１つの記憶エリアで複数の機能を提
供できる。

【００６１】また、１つの記憶部をディスクアレイ専用
としてだけではなく、他のデータ記憶用としても利用で
きる。

【００６２】また、パリティ生成がデータ転送と同時に
行われるので、処理性能が高い。また、ＣＰＵの計算時
間をカットできる。

【００６３】また、データ処理に必要な初期化を行え
る。

【００６４】この発明によれば、データを転送するだけ
で、排他的論理和データを生成できる。

【００６５】また、データの転送時間と別に計算時間を
必要としないので、計算時間を短縮できる。

【００６６】また、複数のデータの排他的論理和データ
を生成できる。

【００６７】また、ディスクアレイシステムのデータ処
理に必要な初期化を行える。

【００６８】また、排他的論理和データ記憶部からデー
タを読み出す読み出し時間だけで、初期化を行える。

【００６９】この発明によれば、ディスクアレイのＲｅ
ａｄＭｏｄｉｆｙＷｒｉｔｅを短時間で行える。

【００７０】この発明によれば、データを転送して重ね
書きするだけで、排他的論理和データを生成できるメモ
リ素子を得ることができる。また、排他的論理和データ
を重ね書きするので、中間のエリアを省略できる。

【００７１】また、この発明によれば、ディスクアレイ
システムの排他的論理和データの生成を短時間ででき
る。また、構成が単純で安価に実現できる。

【００７２】この発明によれば、データを転送するだけ
で、排他的論理和データを生成できるメモリ装置を得る
ことができる。

【００７３】この発明によれば、第２のデータを入力す
る際に第１のデータの読み出しを行って排他的論理和回
路が演算するので、排他的論理和計算の時間を短縮でき
る。

【００７４】また、排他的論理和計算をＣＰＵに負担を
かけずに行える。

【００７５】また、メモリ装置の初期化を行える。

【００７６】また、メモリ装置からデータを読み出す読
み出し時間だけで、初期化を行える。

【図面の簡単な説明】

【図１】この発明のディスクアレイ専用メモリを用い
たディスクアレイシステムの全体構成図である。

【図２】この発明のメモリの３つの仮想アドレス空間
を説明する図である。

【図３】この発明の専用メモリに使われるメモリ素子
のイメージ図である。

【図４】この発明の専用メモリの回路構成図である。

【図５】この発明の専用メモリの動作モードを説明す
る動作モードと３つのエリアの関係を説明する図であ
る。

【図６】この発明の専用メモリのタイミングチャート
を示す図である。

【図７】この発明の専用メモリのタイミングチャート
を示す図である。

【図８】この発明の専用メモリのタイミングチャート
を示す図である。

【図９】この発明の専用メモリのタイミングチャート
を示す図である。

【図１０】この発明の修復Ｒｅａｄの動作を説明する
図である。

【図１１】図１０に対応する処理の流れ図である。

【図１２】この発明のＲｅａｄＭｏｄｉｆｙＷｒ
ｉｔｅの動作を説明する図である。

【図１３】図１２に対応する処理の流れ図である。

【図１４】従来の修復Ｒｅａｄの処理を説明する図で
ある。

【図１５】従来のＲｅａｄＭｏｄｉｆｙＷｒｉｔ
ｅの処理を説明する図である。

【符号の説明】

１ＣＰＵ、１００ディスクアレイ専用メモリ、１０
１ＤＡＴＡＩ、１０５ＥＸ−ＯＲ、１０６ＧＮ
Ｄ、１１０排他的論理和回路、１２０セレクタ、１
３０メモリ、１４０ラッチメモリ、１４７ＬＴＤ
ＡＴＡ、１６０制御部、１６１ＡＲＥＡ、１６２Ｓ
ＥＬＥＣＴ、１６３ＣＯＮＴ＿ＣＳ＊、１６４ＣＯ
ＮＴ＿ＲＤ＊、１６５ＣＯＮＴ＿ＷＴ＊、１６６Ｃ
Ｓ＊、１６７ＲＤ＊、１６８ＷＴ＊、１６９Ｌ
Ｔ、１７５ＯＥ＊、１８０ＳＥＬ＿ＤＡＴＡ、１８
２ＤＯ、１９０ＤＡＴＡＯ、２０１，２０３，２０
５ホストバスアダプタ、２１１，２１３ＳＣＳＩコン
トローラ、２５０，２５０ａ，２５０ｂ，２５０ｃ，２
５０ｄディスク、２６０ＰＣＩＢｕｓ、２７０
主記憶部、２８０Ｉ／ＯＢｕｓＢｒｉｄｇｅ、３
００アダプタ、３１０マイクロプロセッサ、３２０
周辺回路、３５０システムバス、３６０ＰＣＩＢ
ｕｓ、ＣＳチップセレクト、Ｉ入力、ＲＤリー
ド、Ｔ１，Ｔ２，Ｔ３，Ｔ４クロック、ＷＴライ
ト。

───────────────────────────────────────────────────── フロントページの続き (72)発明者水野正博東京都千代田区丸の内二丁目２番３号三菱電機株式会社内

Claims

【特許請求の範囲】

【請求項１】少なくとも２台以上のディスク装置によ
り構成されるディスクアレイシステムにおいて、所定のデータを入力し上記所定のデータとすでに記憶し
たデータとの排他的論理和をとり排他的論理和データを
生成して生成した排他的論理和データを記憶する排他的
論理和データ記憶部を備えたことを特徴とするディスク
アレイシステム。
【請求項２】上記ディスク装置は、バスを介してホス
トコンピュータと接続され、上記排他的論理和データ記
憶部は、上記バス上に配置されたことを特徴とする請求
項１に記載のディスクアレイシステム。
【請求項３】上記排他的論理和データ記憶部は、少なくとも１ビットのデータを記憶可能な記憶部と、外
部から入力する上記所定のデータと上記記憶部が記憶す
るデータとの排他的論理和を計算して計算結果を出力す
る排他的論理和回路とを備えたメモリ素子により構成さ
れていることを特徴とする請求項１に記載のディスクア
レイシステム。
【請求項４】上記排他的論理和データ記憶部は、１つ
の物理的な記憶エリアを複数のモードで使用することを
特徴とする請求項１に記載のディスクアレイシステム。
【請求項５】上記複数のモードの１つは、外部から入
力する上記所定のデータを１つの物理的な記憶エリアに
記憶するメモリとして使用するモードであることを特徴
とする請求項４に記載のディスクアレイシステム。
【請求項６】上記複数のモードの１つは、外部から入
力する上記所定のデータと物理的な記憶エリアに記憶さ
れているデータとの排他的論理和をとるモードであるこ
とを特徴とする請求項４に記載のディスクアレイシステ
ム。
【請求項７】上記複数のモードの１つは、物理的な記
憶エリアから記憶されたデータを読み出すと物理的な記
憶エリアをイニシャライズするモードであることを特徴
とする請求項４に記載のディスクアレイシステム。
【請求項８】ディスクアレイシステムの制御方法にお
いて、指定されたディスクアドレスから第１のデータを読み出
して排他的論理和データ記憶部に転送して記憶する工程
と、指定されたディスクアドレスから第２のデータを読み出
して排他的論理和データ記憶部に転送すると同時に第１
と第２のデータの排他的論理和データを生成して記憶す
る排他的論理和データ生成工程と、上記排他的論理和データ生成工程で生成された排他的論
理和データを読み出して指定されたアドレスに転送する
工程とを有することを特徴とするディスクアレイシステ
ムの制御方法。
【請求項９】上記排他的論理和データ生成工程は、上記排他的論理和データ記憶部が記憶する第１のデータ
を読み出して出力する工程と、上記工程で出力された第１のデータを排他的論理和回路
に入力する工程と、指定されたディスクアドレスから読
み出された上記第２のデータを上記排他的論理和回路に
入力する工程と、上記排他的論理和回路が入力する上記第１のデータと第
２のデータの排他的論理和データを生成して出力し、出
力した排他的論理和データを上記排他的論理和データ記
憶部に記憶する工程とを有することを特徴とする請求項
８に記載のディスクアレイシステムの制御方法。
【請求項１０】上記ディスクアレイシステムの制御方
法は、上記排他的論理和データ生成工程を複数回繰り返
して実行することを特徴とする請求項８に記載のディス
クアレイシステムの制御方法。
【請求項１１】上記ディスクアレイシステムの制御方
法は、排他的論理和データ記憶部を初期化する初期化工
程を備えたことを特徴とする請求項８に記載のディスク
アレイシステムの制御方法。
【請求項１２】上記初期化工程は、上記排他的論理和データ記憶部が記憶するデータを読み
出してラッチメモリに記憶する読み出し工程と、上記ラッチメモリが記憶するデータを出力データとして
外部に出力する工程と、上記排他的論理和データ記憶部に０を入力して記憶する
工程とを有することを特徴とする請求項１１記載のディ
スクアレイシステムの制御方法。
【請求項１３】ディスクアレイシステムの制御方法に
おいて、第１のデータを排他的論理和データ記憶部に転送して記
憶する工程と、指定されたディスクアドレスから第２のデータを読み出
して排他的論理和回路に入力するとともに上記排他的論
理和データ記憶部に記憶されている上記第１のデータを
読み出して上記排他的論理和回路に入力し上記第１のデ
ータと第２のデータとの排他的論理和データを生成して
上記排他的論理和データ記憶部に記憶する工程と、指定されたディスクアドレスから第２のデータのパリテ
ィデータを読み出して上記排他的論理和回路に入力する
とともに上記排他的論理和データ記憶部に記憶されてい
る上記排他的論理和データを読み出して上記排他的論理
和回路に入力し上記第２のデータのパリティデータと上
記排他的論理和データとの排他的論理和データを生成し
て上記排他的論理和データ記憶部に記憶する工程と、指定されたディスクアドレスに上記第１のデータを書き
込む工程と、指定されたディスクアドレスに上記排他的論理和データ
記憶部に記憶されている排他的論理和データを第１のデ
ータのパリティデータとして書き込む工程とを有するこ
とを特徴とするディスクアレイシステムの制御方法。
【請求項１４】少なくとも１ビットのデータを記憶可
能な記憶部を備えたメモリ素子において、上記メモリ素子は、外部から入力する外部データと上記
記憶部が記憶するデータとの排他的論理和を計算して計
算結果を出力する排他的論理和回路を備えるとともに、
上記記憶部は上記計算結果を記憶することを特徴とする
メモリ素子。
【請求項１５】上記メモリ素子は、ディスクアレイシ
ステムに使用されることを特徴とする請求項１４に記載
のメモリ素子。
【請求項１６】第１と第２の入力端子からそれぞれデ
ータを入力し上記第１と第２の入力端子から入力するデ
ータの排他的論理和を出力する排他的論理和回路を有し
上記排他的論理和回路が出力する排他的論理和を記憶す
るメモリ装置であって、上記排他的論理和回路は、上記
メモリ装置が記憶する排他的論理和を第２の入力端子か
ら入力することを特徴とするメモリ装置。
【請求項１７】以下の工程を有するメモリ装置の制御
方法（ａ）指定されたメモリアドレスから第１のデータを読
み出して排他的論理和データ記憶部に転送して記憶する
工程、（ｂ）指定されたメモリアドレスから第２のデータを読
み出して排他的論理和回路に入力するとともに上記排他
的論理和データ記憶部に記憶されている上記第１のデー
タを読み出して上記排他的論理和回路に入力し上記第１
のデータと第２のデータとの排他的論理和データを生成
して上記排他的論理和データ記憶部に記憶する排他的論
理和データ生成工程。
【請求項１８】上記メモリ装置の制御方法は、さら
に、上記排他的論理和データ生成工程で生成された排他的論
理和データを読み出して指定されたアドレスに転送する
工程を有することを特徴とする請求項１７に記載のメモ
リ装置の制御方法。
【請求項１９】上記メモリ装置の制御方法は、排他的
論理和データ記憶部を初期化する初期化工程を備えたこ
とを特徴とする請求項１７に記載のメモリ装置の制御方
法。
【請求項２０】上記初期化工程は、上記排他的論理和データ記憶部が記憶するデータを読み
出してラッチメモリに記憶する読み出し工程と、上記ラッチメモリが記憶するデータを出力データとして
外部に出力する工程と、上記排他的論理和データ記憶部に０を入力して記憶する
工程とを有することを特徴とする請求項１９に記載のメ
モリ装置の制御方法。