JP2000057087A - データ転送システム - Google Patents

Abstract

(57)【要約】 【課題】 センタ装置と全端末装置との間のデータ転送
時間を短縮する。 【解決手段】 ほぼｎ／ｍ（ｎは端末装置の総数、ｍは
外部汎用バスの数）個の端末装置より成る端末グループ
６−ｉ（ｉ＝１〜ｍ）とセンタ装置１との間を低速の外
部汎用バス５−ｉで接続する。センタ装置１は、ホスト
ＣＰＵ２と外部汎用バス５−ｉに対応するデータ転送回
路４−ｉ（ｉ＝１〜ｍ）と、それらの間を接続する高速
の内部ローカルバス３とを有する。データ転送回路４−
ｉは、外部汎用バス５−ｉ及び内部ローカルバス３に対
するセンタ側インターフェース回路８−ｉと、ホストＣ
ＰＵ２及び端末グループ６−ｉからのデータを書込み、
または読み出すバッファメモリ９−ｉとを有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、ＩＣテスタ等に
設けられるシステムであって、センタ装置、端末装置及
び外部汎用バスより成るデータ転送システムに関する。

【０００２】

【従来の技術】従来のこの種のデータ転送システムは、
図２に示すように、センタ装置１及びｎ個のデータ端末
装置（以下単に端末装置と言う）７−１〜７−ｎが外部
汎用バス５で接続される。端末装置７−ｉには、外部汎
用バス５に対するインターフェェース回路（ｉ／ｆ）７
ａとＣＰＵ７ｂと、それらを接続する内部ローカルバス
７ｃとが設けられている。また、センタ装置１には、ホ
ストＣＰＵ２，内部ローカルバス３，インターフェース
回路（ｉ／ｆ）８，メモリ９が設けられ、ホストＣＰＵ
２とインターフェース回路８とメモリ９とは内部ローカ
ルバス３により互いに接続されている。

【０００３】複数の端末装置７−ｉは同時にセンタ装置
１と通信することはできず、いずれか１つに限られる。
１台の端末装置７−ｉとセンタ装置１との間の所要通信
時間をｔとすれば、全部の端末装置とセンタ装置１との
間の通信に要する時間、つまりシステムの通信に要する
時間Ｔは、 Ｔ＝ｔ×ｎ ………………（１） となる。

【０００４】

【発明が解決しようとする課題】データ転送システムを
備えたＩＣテスタ等の規模が増大するに伴い、端末装置
７の個数ｎが増加すると、システムの所要通信時間Ｔが
ｎに比例して増大する。ところが、最近このシステムの
所要通信時間Ｔを短縮したいと言う強い要求が各方面か
ら出されるに至った。そのためには、端末１個当たりの
通信時間ｔを短縮する必要がある。そのためには、外部
汎用用バス５及び内部ローカルバス３，７ｃのデータ伝
送速度を上げる必要がある。内部ローカルバスは物理的
に近くの回路同士を接続するので、バスの遅延時間が小
さくて済むことや、接続する対象が限られるので、汎用
性を持たせなくてよいこと等の理由で、データ伝送速度
を上げることは比較的容易である。しかしながら、汎用
バスは規格化されたものであり、その最適速度は例えば
５MB／ｓと言うように比較的遅いものであり、それ以上
の速度で使用してもデータの品質は保証されない。従っ
て、従来のシステムでは所要通信時間を短縮するのは困
難であった。

【０００５】この発明は、このような背景のもとに為れ
たものであり、比較的低速の外部汎用バスをｍ個並列に
設けて、所要通信時間Ｔを従来のほぼ１／（ｍ−１）ま
たはそれ以下に短縮できる新しいシステムを実現しよう
とするものである。

【０００６】

【課題を解決するための手段】（１）請求項１の発明
は、センタ装置とｎ個の端末装置との間を外部汎用バス
で接続したデータ転送システムに関する。請求項１では
特に、外部汎用バスは、ほぼｎ／ｍ（ｍは外部汎用バス
の数）個の端末装置より成る第ｉ（ｉ＝１〜ｍ）端末グ
ループとセンタ装置との間を接続する低速の第ｉ（ｉ＝
１〜ｍ）外部汎用バスより成る。端末装置は、外部汎用
バスに対するインターフェース回路とＣＰＵとを有す
る。センタ装置は、ホストＣＰＵと第ｉ外部汎用バスに
対応する第ｉ（ｉ＝１〜ｍ）データ転送回路と、それら
ホストＣＰＵと第１〜第ｍデータ転送回路との間を接続
する高速の内部ローカルバスとを有する。第ｉ（ｉ＝１
〜ｍ）データ転送回路は、第ｉ外部汎用バス及び内部ロ
ーカルバスに対する第ｉセンタ側インターフェース回路
と、ホストＣＰＵ及び第ｉ端末グループからのデータを
書込み、または読み出す第ｉバッファメモリとを有す
る。

【０００７】（２）請求項２の発明は、前記（１）にお
いて、第ｉデータ転送回路が、第ｉ端末グループからの
アドレス信号と、ホストＣＰＵからのアドレス信号とを
切り換え選択して第ｉバッファメモリに与える第ｉマル
チプレクサと、第ｉ端末グループまたはホストＣＰＵか
らのメモリアクセス要求信号を受信して、第ｉマルチプ
レクサ及び第ｉバッファメモリを制御する第ｉコントロ
ール部とを有する。

【０００８】

【発明の実施の形態】この発明の実施例を図１に、図２
と対応する部分に同じ符号を付けて示す。この発明で
は、外部汎用バス５は、ほぼｎ／ｍ（ｎは端末装置の総
数、ｍは外部汎用バスの数）個の端末より成る端末グル
ープ６−ｉ（ｉ＝１〜ｍ）と、センタ装置１との間を接
続する低速の外部汎用バス５−ｉ（ｉ＝１〜ｍ）より構
成される。なお、図１ではｍ＝４の場合を示している。

【０００９】センタ装置１は、ホストＣＰＵ２と、外部
汎用バス５−ｉに対応するデータ転送回路４−ｉ（ｉ＝
１〜ｍ）と、それらホストＣＰＵ２とデータ転送回路４
−１〜４−ｍとの間を接続する高速の内部ローカルバス
３とを有する。データ転送回路４−ｉは、外部汎用バス
５−ｉ及び内部ローカルバス３に対するセンタ側インタ
ーフェース回路（ｉ／ｆ）８−ｉと、ホストＣＰＵ２及
び端末グループ６−ｉからのデータを書込み、または読
み出すバッファメモリ９−ｉとを有する。

【００１０】図１の実施例では、データ転送回路４−ｉ
は更にマルチプレクサ１０−ｉとコントロール部１１−
ｉとを備えている。マルチプレクサ１０−ｉは端末グル
ープ６−ｉからのアドレス信号Ａｉと、ホストＣＰＵ２
からのアドレス信号Ａhiとを切り換え選択して、バッフ
ァメモリ９−ｉに供給する。コントロール部１１−ｉは
端末グループ６−ｉからのメモリアクセス要求信号Ｓｉ
またはホストＣＰＵ２からのメモリアクセス要求信号Ｓ
hiを受信して、マルチプレクサ１０−ｉにセレクト信号
Ｃｓを与えると共に、バッファメモリ９−ｉにリード／
ライトを実行するための制御信号Ｓrwを与える。２つの
メモリアクセス要求信号ＳｉとＳhiとが同時に入力され
たときには、コントロール部１１−ｉは両者の調停（ar
bitration)を行って、いずれかを優先させて、対応する
上記の制御信号Ｃｓ及びＣrwを送出する。このようにコ
ントロール部１１−ｉは所謂アービター（arbiter)の機
能を有する。

【００１１】内部ローカルバス３は、この例ではデータ
バス３ａとアドレスバス３ｂと制御バス３ｃで構成され
る。図１では内部ローカルバス３を経由するホストＣＰ
Ｕ２とバッファメモリ９−ｉ間の転送データをＤhiで表
し、外部汎用バス５−ｉを経由する端末グループ６−ｉ
とバッファメモリ９−ｉとの間の転送テータをＤｉで表
している。

【００１２】図１のようにシステムを構成すると、任意
の（ｍ−１）個のバッファメモリ９−ｉ（ｉ≠ｊ）と
（ｍ−１）個の端末グループ６−ｉ（ｉ≠ｊ）の間で
（ｍ−１）個の外部汎用バスを用いて同時にデータ転送
を低速で行っている間に、他の１つのバッファメモリ９
−ｊと、ホストＣＰＵ２との間でデータ転送を内部ロー
カルバス３を経由して高速で行うことができる。上記の
（ｍ−１）個の外部汎用バスによる通信時間Ｔａは Ｔａ＝ｔ×（ｎ／ｍ） ………………（２） （ｍ−１）個の端末グループに含まれる端末装置の個数
は、（ｍ−１）×（ｎ／ｍ）であるから、外部汎用バス
５が全体として端末装置１台当たりに要する通信時間
ｔ′は、（２）式の通信時間Ｔａを端末装置の個数で割
って、 ｔ′＝Ｔａ／（ｍ−１）（ｎ／ｍ）＝ｔ（ｎ／ｍ）／（ｍ−１）（ｎ／ｍ） ＝ｔ／（ｍ−１） ………………（３） となる。従って、外部汎用バス５がｎ個の端末装置のた
めに必要とする通信時間Ｔ′は、 Ｔ′＝ｔ×｛ｎ／（ｍ−１）｝ ………………（４） 上式に（１）式を代入すれば、 Ｔ′＝Ｔ／（ｍ−１） ……………（４′） と表せる。即ち、従来のシステムのデータ転送時間Ｔの
１／（ｍ−１）となる。

【００１３】もし、ホストＣＰＵ２とバッファメモリ９
−１〜９／ｍとの間の所要通信時間が、システムの全通
信時間に対して無視できる場合には、ｍ個のバッファメ
モリとｍ個の端末グループとの間で同時にデータ転送を
行えるので、 Ｔ′＝Ｔ／ｍ ………………（５） になることは明らかである。

【００１４】

【発明の効果】この発明ではｍ個の外部汎用バス５−ｉ
を並列に設けて、それぞれに端末装置をｎ／ｍ個ずつ分
散した端末グループ６−ｉ（ｉ＝１〜ｍ）を接続し、セ
ンタ装置１に各外部汎用バス５−ｉに対応してインター
フェース回路を介して接続するｍ個のバッファメモリ９
−ｉを設けている。このようにすると、任意の（ｍ−
１）個のバッファメモリ９−ｉと（ｍ−１）個の端末グ
ループとの間で通信中に残りの１個のバッファメモリ９
−ｊ（ｊ≠ｉ）とホストＣＰＵ２との間で内部ローカル
バス３を通して高速通信を行うことができる。この場
合、システムの通信時間Ｔ′を従来の１／（ｍ−１）に
短縮できる。

【図面の簡単な説明】

【図１】この発明の実施例を示すブロック図。

【図２】従来のデータ転送システムのブロック図。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 センタ装置とｎ個の端末装置との間を外
   部汎用バスで接続したデータ転送システムにおいて、 前記外部汎用バスは、ほぼｎ／ｍ（ｍは外部汎用バスの
   数）個の端末装置より成る第ｉ（ｉ＝１〜ｍ）端末グル
   ープとセンタ装置との間を接続する低速の第ｉ（ｉ＝１
   〜ｍ）外部汎用バスより成り、 前記端末装置は、前記外部汎用バスに対するインターフ
   ェース回路とＣＰＵとを有し、 前記センタ装置は、ホストＣＰＵと前記第ｉ外部汎用バ
   スに対応する第ｉ（ｉ＝１〜ｍ）データ転送回路と、そ
   れらホストＣＰＵと第１〜第ｍデータ転送回路との間を
   接続する高速の内部ローカルバスとを有し、 前記第ｉ（ｉ＝１〜ｍ）データ転送回路は、前記第ｉ外
   部汎用バス及び前記内部ローカルバスに対する第ｉセン
   タ側インターフェース回路と、前記ホストＣＰＵ及び第
   ｉ端末グループからのデータを書込み、または読み出す
   第ｉバッファメモリとを有する、 ことを特徴とするデータ転送システム。
2. 【請求項２】 請求項１において、前記第ｉデータ転送
   回路が、 前記第ｉ端末グループからのアドレス信号と、前記ホス
   トＣＰＵからのアドレス信号とを切り換え選択して前記
   第ｉバッファメモリに与える第ｉマルチプレクサと、 前記第ｉ端末グループまたは前記ホストＣＰＵからのメ
   モリアクセス要求信号を受信して、前記第ｉマルチプレ
   クサ及び第ｉバッファメモリを制御する第ｉコントロー
   ル部と、 を有することを特徴とするデータ転送システム。