KR19990066122A - 공유메모리구현장치 - Google Patents
공유메모리구현장치 Download PDFInfo
- Publication number
- KR19990066122A KR19990066122A KR1019980001768A KR19980001768A KR19990066122A KR 19990066122 A KR19990066122 A KR 19990066122A KR 1019980001768 A KR1019980001768 A KR 1019980001768A KR 19980001768 A KR19980001768 A KR 19980001768A KR 19990066122 A KR19990066122 A KR 19990066122A
- Authority
- KR
- South Korea
- Prior art keywords
- memory
- processor
- processors
- logic unit
- control signal
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
- G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
- G06F13/1663—Access to shared memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/54—Interprogram communication
- G06F9/544—Buffers; Shared memory; Pipes
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Multi Processors (AREA)
Abstract
본 발명은 서로 다른 프로세서들이 소정의 메모리를 공유할 수 있도록 하는 공유메모리 구현장치에 관한 것이다. 본 발명의 장치는 전술한 프로세서들로부터 수신되는 어드레스를 디코딩하여 소정의 제어신호들을 생성하여 출력하는 디코딩로직부와, 디코딩로직부로부터 수신되는 제어신호들에 따라 각 프로세서로부터 수신되는 데이터를 이용하여 메모리 접근상태를 기록하거나 기록된 메모리접근상태신호를 읽어내어 출력하는 접근상태저장및출력부와, 전술한 디코딩로직부로부터 수신되는 제어신호에 따라 각 프로세서로부터 수신되는 어드레스 및 데이터를 선택적으로 공유메모리로 출력하는 선택출력부를 구비한다. 또한, 본 발명의 공유메모리 구현장치는 디코딩로직부에서 더 생성되는 인터럽트를 이용하여 하나의 프로세서에서 다른 프로세서로 데이터를 효과적으로 전송하는 것이 가능하다. 이러한 구성을 갖는 본 발명의 장치는, 하나의 버스라인을 서로 다른 프로세서가 공유하는 단방향메모리를 사용하는 경우 종래의 프로세서에 의한 강제적인 성능제한을 극복하면서도 보다 적은 비용으로 공유메모리를 구현하는 효과를 제공한다.
Description
본 발명은 서로 다른 프로세서(processor)가 하나의 메모리를 공유할 수 있도록 하는 공유메모리 구현장치에 관한 것이다.
일반적으로 서로 다른 프로세서가 하나의 메모리를 공유하기 위해서는 대부분 각각의 프로세서가 서로 독립된 버스(bus)라인을 이용하여 전술한 메모리에 접근(access)하는 양방향메모리를 사용하고 있다. 이러한 양방향메모리를 사용한 공유메모리 구현장치는 공유메모리에 접근하는 각 프로세서의 버스라인이 독립되어 있으므로 각 프로세서의 어드레스 및 데이터들이 서로간에 충돌없이 전술한 공유메모리를 오갈수 있다. 이러한 양방향메모리로는 듀얼 포트 램(Dual Port RAM) 등이 있다.
전술한 양방향메모리를 사용하지 않고 공유메모리를 구현하는 다른 방법은 프로세서의 제어신호를 이용하여 하나의 버스라인을 가진 단방향메모리를 공유메모리로 사용하는 방법이 있다. 보다 구체적으로 설명하면, 각 프로세서가 제어신호를 출력하여 각 프로세서에 의한 의한 공유메모리접근이 하나의 버스라인상에서 서로 충돌없이 선택적으로 이루어질 수 있도록 하였다.
하지만, 종래의 양방향메모리를 이용한 공유메모리 구현장치는 단방향메모리에 비해 고가이며, 특히 대용량의 공유메모리가 요구되는 경우에는 많은 비용이 요구되는 문제점이 있다.
또한, 종래의 단방향메모리를 이용한 공유메모리 구현장치는 공유메모리 구현을 위하여 프로세서에 의한 별도의 제어신호가 요구되며, 이 제어신호는 어느 하나의 프로세서가 공유메모리에 접근시에는 다른 프로세서의 접근을 강제적으로 막음으로써 성능에 많은 제약이 따르는 문제점을 가지고 있다.
이러한 문제점들을 해결하기 위한 본 발명의 목적은, 단방향메모리를 사용한 공유메모리 구현장치가 레지스터 및 인터럽트를 이용하여 효과적으로 버스를 운영가능하도록 로직(logic)을 설계함으로써 프로세서의 제어신호로 인한 성능의 제약을 극복하고 보다 적은 비용으로 공유메모리를 구현하는 장치를 제공함에 있다.
도 1은 본 발명에 따른 공유메모리 구현장치의 각 구성을 나타낸 구성도.
<도면의 주요부분에 대한 부호의 설명>
110 : 제 1프로세서 120 : 제 2프로세서
130 : 디코딩로직부 140 : 접근상태저장및출력부
142 : 제 1레지스터 144 : 제 2레지스터
146 : 제 1버퍼 148 : 제 2버퍼
150 : 선택출력부 152 : 제 3버퍼
154 : 제 4버퍼 160 : 공유메모리
전술한 목적을 달성하기 위한 본 발명의 공유메모리 구현장치는, 서로 다른 프로세서들로부터 출력되는 어드레스들을 각각 수신하여 이를 디코딩한후, 전술한 프로세서들이 메모리를 선택적으로 접근(access)가능케 하기 위한 소정의 제 1, 제 2 및 제 3제어신호들을 생성하여 출력하는 디코딩로직부를 포함한다. 또한, 본 발명의 장치는 전술한 디코딩로직부로부터 출력되는 제 1제어신호에 따라 각각의 프로세서로부터 수신되는 데이터를 이용하여 현재의 메모리접근상태를 저장하고, 전술한 디코딩로직부로부터 출력되는 제 2제어신호에 따라 기저장된 메모리접근상태를 출력하는 접근상태저장및출력부를 포함한다. 한편, 본 발명의 장치는 전술한 프로세서들로부터 출력되는 어드레스들 및 데이터들을 각각 수신하고, 전술한 디코딩로직부로부터 출력되는 제 3제어신호에 따라 수신되는 어드레스들 및 데이터들을 전술한 메모리로 선택적으로 출력하는 선택출력부를 포함한다.
덧붙여 본 발명의 장치는, 서로 다른 프로세서중 하나의 프로세서가 다른 프로세서로 데이터를 전송하는 경우, 전술한 디코딩로직부는 수신되는 어드레스를 디코딩하여 인터럽트신호인 제 4제어신호를 더 생성하여 데이터를 수신받고자 하는 다른 프로세서로 공급함으로써 직접적인 공유메모리 접근을 가능케 구성할 수도 있다.
이하, 첨부한 도 1을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 도시한 바와 같이, 도 1의 장치는 서로 다른 제 1프로세서(110) 및 제 2프로세서(120)가 소정의 공유메모리(160)를 선택적으로 공유하기 위한 장치이다. 이때 제 1프로세서(110)는 마스터 프로세서(master processor)로 하고, 제 2프로세서는 마스터 프로세서에 종속되어 동작하는 슬레이브 프로세서(salve processor)로 구성할 수도 있다.
도 1의 장치는 디코딩로직부(130)를 포함한다. 디코딩로직부(130)는 전술한 제 1프로세서(110) 및 제 2프로세서(120)로부터 출력되는 어드레스를 각각 수신하고, 수신되는 어드레스를 디코딩하여 공유메모리를 구현하기 위한 소정의 제 1, 제 2 및 제 3제어신호들을 생성하여 출력한다. 또한 도 1의 장치에 도시된 접근상태저장및출력부(140)는, 전술한 디코딩로직부(130)로부터 수신되는 제 1제어신호에 따라 각 프로세서들(110,120)로부터 수신되는 데이터를 이용하여 각 프로세서의 메모리접근상태를 저장하는, 서로 다른 제 1레지스터(142) 및 제 2레지스터(144)를 포함한다. 서로 다른 레지스터들(142,144)의 출력단에는 서로 다른 제 1버퍼(146) 및 제 2버퍼(148)가 연결된다. 제 1버퍼(146)는 전술한 디코딩로직부(130)로부터 수신되는 제 2제어신호에 따라 제 1레지스터(142)에 저장된 메모리접근상태를 읽어와 제 2프로세서(120)로 출력하고, 제 2버퍼(148)는 전술한 디코딩로직부(130)로부터 수신되는 제 2제어신호에 따라 제 2레지스터(144)에 저장된 메모리접근상태를 읽어와 제 1프로세서(110)로 출력한다.
한편, 도 1의 장치에 도시된 선택출력부(150)는 각 프로세서들(110,120)에 대응하는 제 3버퍼(152) 및 제 4버퍼(154)를 구비한다. 제 3버퍼(152)는 전술한 제 1프로세서(110)로부터 어드레스 및 데이터를 수신하고, 전술한 디코딩로직부(130)로부터 수신되는 제 3제어신호에 따라 수신된 어드레스 및 데이터를 공유메모리(160)로 출력한다. 제 4버퍼(154)는 제 2프로세서(120)로부터 어드레스 및 데이터를 수신하고, 전술한 디코딩로직부(130)로부터 수신되는 제 3제어신호에 따라 수신된 어드레스 및 데이터를 공유메모리(160)로 출력한다.
덧붙여, 도 1장치에 도시된 디코딩로직부(130)는 인터럽트신호인 제 4제어신호를 더 생성하여 전술한 서로 다른 프로세서들(110,120)로 출력하도록 구성할 수 있다.
이러한 구성들을 갖는 도 1장치의 동작을 보다 상세히 설명하면 다음과 같다.
먼저 도 1을 참조하여, '제 1프로세서(110)가 공유메모리(160)에 접근하는 방법'을 설명한다. 우선 제 1프로세서(110)는 공유메모리(160)에 데이터를 기록 또는 독출하기 위하여 소정의 제 1어드레스 및 제 1데이터를 출력한다. 디코딩로직부(130)는 제 1프로세서(110)로부터 출력된 어드레스를 수신하여 디코딩한 후, 제 2레지스터(144)에 저장된 메모리접근상태를 읽어내기 위한 접근상태읽기신호인 제 2제어신호를 생성하여 출력한다. 디코딩로직부(130)로부터 출력되는 제 2제어신호를 수신하는 제 2버퍼(148)는 제 2레지스터(144)에 저장된 제 2프로세서의 메모리접근상태를 읽어와 데이터버스를 이용하여 제 1프로세서(110)로 출력한다. 제 1프로세서(110)는 제 2버퍼로부터 수신된 신호를 분석하여 제 2프로세서(120)가 현재 공유메모리(160)에 접근해 있는지를 판단한다. 이러한 판단결과, 제 2프로세서(120)가 현재 공유메모리(160)에 접근해 있으면 제 1프로세서(110)는 다른 기능을 수행하거나, 처음으로 되돌아가 제 2프로세서(120)가 공유메모리(160)의 접근을 완료할때까지 현재까지의 동작을 반복수행한다.
한편, 전술의 판단결과 제 2프로세서(120)가 현재 공유메모리(160)에 접근해 있지 않음이 확인되면 제 1프로세서(110)는 전술한 제 1어드레스를 디코딩로직부(130) 및 제 3버퍼(152)로 출력하고, 전술한 제 1데이터를 제 1레지스터(142) 및 제 3버퍼(152)로 출력한다. 이러한 제 1어드레스를 수신하는 디코딩로직부(130)는 메모리접근상태 쓰기신호인 제 1제어신호를 생성하여 출력하고, 동시에 제 3버퍼(146)에 수신된 제 1어드레스 및 제 1데이터가 공유메모리(160)로 출력되도록 허용(enable)하는 제 3제어신호를 생성하여 출력한다. 제 1제어신호를 수신하는 제 1레지스터(142)는, 전술한 제 1프로세서(110)로부터 수신되는 제 1데이터를 이용하여 현재 제 1프로세서(110)가 공유메모리(160)에 접근해 있음을 나타내는 소정의 접근상태신호를 저장한다. 또한, 제 3제어신호를 수신하는 제 3버퍼(152)는 전술한 제 1프로세서(110)로부터 수신된 제 1어드레스 및 제 1데이터를 공유메모리(160)로 출력한다. 이로써 제 1프로세서(110)는 공유메모리(160)에 접근하여 소정의 데이터를 기록하거나 독출할 수 있게 된다.
한편, 도 1을 참조하면 '제 2프로세서(120)가 공유메모리(160)에 접근하는 방법'은 전술한 '제 1프로세서(110)가 공유메모리(160)에 접근하는 방법'과 기본원리는 동일하다. 다만 제 2프로세서(120)는 제 2어드레스를 디코딩로직부(130) 및 제 4버퍼(154)로 출력하고, 제 2데이터를 제 2레지스터(144) 및 제 4버퍼(154)로 출력한다. 또한, 제 2프로세서(120)는 먼저 제 1레지스터(142)에 저장된 제 1프로세서(110)의 메모리접근상태를 확인하여 제 1프로세서(110)가 공유메모리(160)에 접근해 있지 않으면, 제 1제어신호 및 제 2데이터에 의하여 제 2레지스터(144)에 현재 제 2프로세서(120)가 공유메모리(160)에 접근해 있음을 알리는 메모리접근상태신호를 저장하며, 제 3제어신호에 의하여 전술한 제 2프로세서(120)로부터 출력된 제 2어드레스 및 제 2데이터가 공유메모리(160)에 접근가능하도록 허용함으로써 공유메모리(160)에 데이터를 기록하거나 독출할 수 있게 한다.
덧붙여, 도 1을 참조하여 '제 1프로세서(110)가 공유메모리(160)를 이용하여 제 2프로세서(120)로 데이터를 전송하는 방법'을 설명한다. 먼저 제 1프로세서(110)는, 전술한 '제 1프로세서(110)가 공유메모리(160)에 접근하는 방법'을 이용하여 전송하고자 하는 데이터를 공유메모리(160)에 기록한다. 이어서, 제 1어드레스를 수신한 디코딩로직부(130)는 인터럽트(interrupt)신호인 제 4제어신호를 생성하여 데이터를 전송받고자 하는 제 2프로세서(120)로 출력한다. 제 2프로세서(120)는 디코딩로직부(130)로부터 인터럽트신호인 제 4제어신호를 수신하고, 인터럽트를 인식했음을 알리는 인터럽트인식신호를 디코딩로직부(130)로 출력한다. 동시에 제 2프로세서(120)는 전술한 '제 2프로세서(120)가 공유메모리(160)에 접근하는 방법'에 따라 공유메모리(160)에 접근하여 제 1프로세서(110)에 의하여 기록된 데이터를 독출함으로써 제 1프로세서(110)로부터 제 2프로세서(120)로 소정의 데이터가 전송된다. 또한, 인터럽트인식신호를 수신한 디코딩로직부(130)는 현재의 인터럽트신호인 제 4제어신호를 해제한다.
한편, '제 2프로세서(120)가 공유메모리(160)를 이용하여 제 1프로세서(110)로 데이터를 전송하는 방법'은 전술한 '제 1프로세서(110)가 공유메모리(160)를 이용하여 제 2프로세서(120)로 데이터를 전송하는 방법'과 기본 원리는 동일하며, 전술한 방법의 역에 해당한다. 도 1을 참조하여 간단히 설명하면, 제 1프로세서(110)는 전술한 '제 2프로세서(120)가 공유메모리(160)에 접근하는 방법'에 따라 공유메모리(160)에 접근하여 전송하고자 하는 데이터를 공유메모리(160)에 기록한다. 이어서, 제 2어드레스를 이용하여 디코딩로직부(130)는 인터럽트신호인 제 4제어신호를 생성하여 제 1프로세서(110)로 출력한다. 제 1프로세서(110)는 전술한 인터럽트신호를 수신하고, 인터럽트신호를 인식했음을 알리는 인터럽트인식신호를 디코딩로직부(130)로 출력한다. 동시에 제 1프로세서(110)는 전술한 '제 1프로세서(110)가 공유메모리(160)에 접근하는 방법'에 따라 공유메모리(160)에 접근하여 제 2프로세서(120)가 제 1프로세서(110)로 전송하기 위하여 공유메모리(160)에 기록해둔 소정의 데이터를 읽어온다. 또한, 인터럽트인식신호를 수신한 디코딩로직부(130)는 현재의 인터럽트신호인 제 4제어신호를 해제한다. 이로써, 제 2프로세서(120)에서 제 1프로세서(110)로 소정의 데이터가 전송된다.
아울러 전술한 서로 다른 프로세서들(110,120)중의 하나의 프로세서가 나머지 다른 하나의 프로세서로 데이터를 전송하는 경우, 디코딩로직부(130)로부터의 인터럽트신호를 수신하는 다른 프로세서는 데이터를 전송하는 프로세서의 메모리접근상태를 확인하지 않고 수신된 인터럽트신호에 근거하여 곧바로 공유메모리(160)에 접근하도록 할 수도 있다. 이는 데이터를 전송하고자 하는 프로세서의 메모리접근상태는 인터럽트신호에 의하여 확인되므로 굳이 재확인했을 때 실익이 없기 때문이다.
본 발명의 공유메모리 구현장치는 전술한 단방향메모리를 공유메모리로 사용함에 있어서 전술한 디코딩로직부와 접근상태저장부 및 선택출력부를 구비하여 공유메모리를 효과적으로 구현함으로써 종래의 프로세서의 제어신호에 의한 강제적인 성능제한을 극복하면서도 보다 적은 비용으로 공유메모리를 구현하는 효과를 제공한다. 특히, 대용량의 공유메모리를 필요로 하는 경우 본 발명에 따른 비용절감효과는 극대화된다.
Claims (9)
- 서로 다른 제 1프로세서(processor) 및 제 2프로세서가 소정의 메모리를 공유하기 위한 장치에 있어서,상기 프로세서들로부터 출력되는 어드레스들을 각각 수신하여 이를 디코딩한후, 상기 프로세서들이 상기 메모리를 선택적으로 접근(access)가능케 하기 위한 소정의 제 1, 제 2 및 제3제어신호들을 생성하여 출력하는 디코딩로직부;상기 디코딩로직부로부터 수신되는 제 1제어신호에 따라 상기 프로세서들로부터 각각 수신되는 데이터를 이용하여 현재의 메모리접근상태를 저장하고, 상기 디코딩로직부로부터 수신되는 제 2제어신호에 따라 기저장된 메모리접근상태를 선택적으로 출력하는 접근상태저장및출력부;상기 프로세서들로부터 출력되는 어드레스들 및 데이터들을 각각 수신하고, 상기 디코딩로직부로부터 출력되는 제 3제어신호에 따라 수신된 어드레스들 및 데이터들을 상기 메모리로 선택적으로 출력하는 선택출력부를 포함하는 공유메모리 구현장치.
- 제 1항에 있어서, 상기 어드레스들은 상기 프로세서들이 소정의 메모리에 접근하여 데이터를 기록(write)하거나 독출(read)하기 위하여 사용되는 신호이며, 상기 메모리의 번지(address)를 나타내는 공유메모리 구현장치.
- 제 1항에 있어서, 상기 디코딩로직부는상기 프로세서들중에서 어느 하나의 프로세서가 상기 메모리에 현재 접근(access)해 있음을 나타내는 접근상태신호를 기록하기 위한 제 1제어신호를 생성하는 공유메모리 구현장치.
- 제 1항에 있어서, 상기 디코딩로직부는상기 프로세서들중의 하나가 상기 메모리에 접근하고자 할 때 발생시키는 어드레스가 수신되면, 다른 프로세서가 현재 상기 메모리에 접근해 있는지의 여부가 기록된, 다른 프로세서에 대응하며 상기 제 1제어신호에 따라 기록된 접근상태신호를 읽어내어 출력하기 위한 제 2제어신호를 생성하는 공유메모리 구현장치.
- 제 1항 또는 제 4항에 있어서, 상기 디코딩로직부는상기 프로세서들중의 하나로부터 발생된 어드레스를 수신하고, 상기 제 2제어신호에 따라 읽어낸 데이터를 분석하여 다른 프로세서가 현재 메모리에 접근해 있지 않음이 확인되면, 현재의 프로세서가 상기 메모리에 접근할 수 있도록 하는 접근허용신호인 제 3제어신호를 생성하는 공유메모리 구현장치.
- 제 1항에 있어서, 상기 접근상태저장및출력부는상기 프로세서들에 각각 대응하며, 상기 디코딩로직부로부터 수신되는 제 1제어신호에 따라 상기 프로세서들로부터 데이터를 수신하여 현재의 메모리접근상태를 저장하기 위한 서로 다른 레지스터들; 및,상기 레지스터들의 출력단에 각각 연결되며, 상기 디코딩로직부로부터 수신되는 제 2제어신호에 따라 상기 레지스터들에 저장된 현재의 다른 프로세서의 메모리접근상태를 읽어내어 현재 접근중인 프로세서로 출력하도록 구성되는 서로 다른 버퍼들을 구비하는 공유메모리 구현장치.
- 제 1항에 있어서, 상기 선택출력부는 상기 프로세서들에 각각 대응하는 서로 다른 버퍼들을 구비하며,상기 버퍼들중의 하나는 상기 프로세서들중의 하나로부터 수신되는 어드레스 및 데이터를 저장하고, 상기 버퍼들중의 다른 하나는 상기 프로세서들중의 다른 하나로부터 수신되는 어드레스 및 데이터를 저장하며,상기 디코딩로직부로부터 수신되는 제 3제어신호에 따라 상기 버퍼들중의 하나에 저장된 어드레스 및 데이터를 상기 메모리에 선택적으로 출력하는 공유메모리 구현장치.
- 제 1항에 있어서, 상기 디코딩로직부는상기 프로세서들중의 하나의 프로세서가 다른 프로세서로 데이터를 전송하기 위한 소정의 어드레스가 수신되면, 상기 다른 프로세서로 인터럽트(interrupt)신호인 제 4제어신호를 더 생성하여 출력하는 공유메모리 구현장치.
- 제 1항 또는 제 8항에 있어서, 상기 인터럽트신호를 수신하는 다른 프로세서는 인터럽트인식신호를 상기 디코딩로직부로 출력하며, 동시에 데이터를 전송하는 프로세서의 메모리접근상태를 확인하지 않고 곧바로 상기 메모리에 접근하는 공유메모리 구현장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980001768A KR19990066122A (ko) | 1998-01-21 | 1998-01-21 | 공유메모리구현장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980001768A KR19990066122A (ko) | 1998-01-21 | 1998-01-21 | 공유메모리구현장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990066122A true KR19990066122A (ko) | 1999-08-16 |
Family
ID=65892665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980001768A KR19990066122A (ko) | 1998-01-21 | 1998-01-21 | 공유메모리구현장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19990066122A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100327652B1 (ko) * | 1999-04-29 | 2002-03-08 | 포만 제프리 엘 | 버스 접속 유닛 ｉｄ에 대해 메모리로의 액세스를선택적으로 제한하는 시스템 및 방법 |
| KR100782592B1 (ko) * | 2006-08-10 | 2007-12-06 | 엠텍비젼 주식회사 | 공유 메모리를 구비한 장치 및 공유 메모리 제어 방법 |
-
1998
- 1998-01-21 KR KR1019980001768A patent/KR19990066122A/ko not_active Application Discontinuation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100327652B1 (ko) * | 1999-04-29 | 2002-03-08 | 포만 제프리 엘 | 버스 접속 유닛 ｉｄ에 대해 메모리로의 액세스를선택적으로 제한하는 시스템 및 방법 |
| KR100782592B1 (ko) * | 2006-08-10 | 2007-12-06 | 엠텍비젼 주식회사 | 공유 메모리를 구비한 장치 및 공유 메모리 제어 방법 |
| WO2008018775A1 (en) * | 2006-08-10 | 2008-02-14 | Mtekvision Co., Ltd. | Device having shared memory and method for controlling shared memory |
| US8200911B2 (en) | 2006-08-10 | 2012-06-12 | Mtekvision Co., Ltd. | Device having shared memory and method for controlling shared memory |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900005287A (ko) | 데이타 제어 장치 및 그것을 사용하는 시스템 | |
| US6742142B2 (en) | Emulator, a data processing system including an emulator, and method of emulation for testing a system | |
| US5444852A (en) | I/O device interface having buffer mapped in processor memory addressing space and control registers mapped in processor I/O addressing space | |
| KR19990066122A (ko) | 공유메모리구현장치 | |
| US4812973A (en) | Multiprocessor system and control method therefor | |
| KR920010977B1 (ko) | 개선된 성능의 메모리 버스 아키텍쳐(memory bus architecture) | |
| KR960001987A (ko) | 내부 및 외부 메모리 상황을 모니터하기 위한 겸용 터미널을 갖춘 데이타 프로세서 | |
| KR19990055450A (ko) | 듀얼포트 메모리를 사용하는 프로세서의 인터페이스 장치 | |
| US5379395A (en) | Semiconductor integrated circuit for central processor interfacing which enables random and serial access to single port memories | |
| KR970066899A (ko) | 데이터 프로세서, 데이터 처리 시스템, 및 데이터 프로세서를 이용한 외부장치로의 액세스 방법 | |
| KR100331551B1 (ko) | 비스트 회로를 갖는 메모리 로직 복합 반도체장치 | |
| KR100243185B1 (ko) | 공유 메모리를 통한 프로세서간의 데이터 통신 장치 및 방법 | |
| KR930003123Y1 (ko) | 필드버스 인터페이스 보드와 퍼스널 컴퓨터와의 접속회로 | |
| KR950000125B1 (ko) | 듀얼 포트램을 이용한 at-버스와 입출력 콘트롤러 프로세서의 인터페이스 회로 | |
| JPH10133945A (ja) | データ処理装置 | |
| JP3147110B2 (ja) | Ａｔｍ通信制御装置 | |
| KR940004578B1 (ko) | 슬레이브 보드 제어장치 | |
| JP3600830B2 (ja) | プロセッサ | |
| KR960007835B1 (ko) | 다중 프로세서의 공통 메모리 억세스 장치 | |
| JP2610971B2 (ja) | 中央処理装置間ダイレクトメモリアクセス方式 | |
| KR100346268B1 (ko) | 데이터 버스 제어 시스템 | |
| SU1587518A1 (ru) | Устройство дл сопр жени процессора с группой блоков пам ти | |
| KR900003590B1 (ko) | 원 보드 메모리의 듀얼 포트 제어회로 | |
| JPS6244352B2 (ko) | ||
| JP2581484B2 (ja) | データ処理システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |