KR930003123Y1

KR930003123Y1 - 필드버스 인터페이스 보드와 퍼스널 컴퓨터와의 접속회로

Info

Publication number: KR930003123Y1
Application number: KR2019930004530U
Authority: KR
Inventors: 김현기; 황선호; 이전우; 채영도
Original assignee: 재단법인 한국전자통신연구소; 경상현
Priority date: 1990-08-25
Filing date: 1993-03-25
Publication date: 1993-05-27

Abstract

내용 없음.

Description

필드버스 인터페이스 보드와 퍼스널 컴퓨터와의 접속회로

제1도는 본 고안의 개략적인 구성을 나타낸 블럭도.

제2도는 본 고안의 상세 회로도.

* 도면의 주요부분에 대한 부호의 설명

1 : 퍼스널 컴퓨터 2 : 필드버스 인터페이스 보드

3 : 듀얼포트램 4, 5 : 디코더

6, 7 : 공유렘

본 고안은 필드버스 인터페이스 보드와 퍼스널 컴퓨터의 접속회로에 관한 것으로, 특히 듀얼포트램을 사용하여 간단하면서 속도가 향상되도록 한 필드버스 인터페이스 보드와 퍼스널 컴퓨터와의 접속회로에 관한 것이다.

종래에는 다른 노드의 필드버스 인터페이스 기기들과 정보를 교환하면서 호스트의 역할을 하는 퍼스널 컴퓨터의 요구에 따라 호스트가 필요로 하는 정보를 주고받는 필드버스 인터페이스 보드와 상기 퍼스널 컴퓨터의 사이에 일반적인 램(RAM :Random Access Memory)을 사용하였으므로 램이 복수개 필요하게 되면서 이에따라 칩의 수가 증가하게 되어 회로구성이 복잡하여짐은 물론, 정보를 주고 받는데 소요되는 시간이 길어지게되는 문제점이 있었다.

이에따라 본 고안은 구성이 간단하면서 정보의 교환속도가 향상되도록 한 필드버스 인터페이스 보드와 퍼스널 컴퓨터와의 접속회로를 제공하는 것을 그 목적으로 한다.

이를 위하여 본 고안은 필드버스 인터페이스 보드와 퍼스널 컴퓨터의 사이에 중재로직이 내장되고 2개씩의 어드레스 버스 포트와 데이타 버스포트가 완전히 비동기적으로 동작하는 듀얼포트램(Dual Port RAM)을 접속회로로 연결함으로써 호스트인 퍼스널 컴퓨터와 필드버스 인터페이스 보드와의 정보교환이 빨리 이루어지면서 그 구성이 간단해지도록 한 것이다.

본 고안을 첨부 도면에 의거 상세히 기술하여 보면 다음과 같다.

제1도는 개략적인 구성을 나타낸 것으로, 퍼스널 컴퓨터(1)와 필드버스 인터페이스 보드(2)와의 사이에 듀얼포트램(3)을 연결하되, 각각 2개씩의 어드레스 버스와 양방향성의 데이타 버스에 의해 상호 정보가 전달되도록 하면서, 상기 퍼스널 컴퓨터(1)로 부터의 어드레스 신호를 입력받는 디코더(4)에서는 상기 어드레스 신호를 디코딩 하여 원하는 번지수를 듀얼포트램(3)을 통하여 지정하는 한편, 상기 필드버스 인터페이스 보드(2)로 부터의 어드레스 신호를 디코딩하여 원하는 번지수를 듀얼포트램(3)을 통하여 지정하는 것이다.

제2도는 듀얼포트램의 내부구성을 나타낸 것으로, 퍼스널 컴퓨터(1)로 부터의 읽기신호(RD)는 제1 및 제2공유램(6), (7)의 출력인에이블 단자()에 직접 인가되도록 하면서 인버터(I1)에 의해 반전된 후에 타측퍼스널 컴퓨터(1)로 부터의 쓰기신호(NR)가 인가되는 OR 게이트(O1)를 경유하여 제1 및 제2공유램(6), (7)의 읽기쓰기 단자(R/)에 인가되도록 하고, 디코더(4)를 경유한 짝수 어드레스 선택신호(EVEN SRAM)와 홀수 어드레스 선택신호(ODD SRAM)는 각각 제1공유램(6)과 제2공유램(7)의 칩선택 단자()에 인가되도록 하면서 퍼스널 컴퓨터(1)로 부터의 어드레스 신호(ADDR)와 데이타 신호(DATA)는 두 공유램(6), (7)의 어드레스단자(ADD)와 입출력단자(I/O)에 각각 인가되도록 하는 한편, 두 공유랩(6),(7)의 출력단(BUSY)으로 부터의 비지신호(BOSY)는 AND 게이트(A1)를 경유하여 퍼스널 컴퓨터(1)로 준비신호(RDY)를 출력한다.

그리고 필드버스 인터페이스 보드(2)로 부터의 디코더(5)를 경유한 최하위 어드레스신호(IBA0)가 직접 또는 인버터(I2)를 거쳐 인가되면서 디코더(5)를 경유한 칩선택신호(IBCS)가 인가되는 두 OR게이트(O2), (O3)의 출력은 제1 및 제2공유칩(6), (7)의 칩선택 단자()에 인가되도록 하고, 두 공유칩(6), (7)의 출력 인에이블단자()에 직접 인가되는 필드버스 인터페이스 보드(2)로 부터의 메모리 읽기신호(IBMEMR)는 인버터(I3)를 경유한 후 타측으로 상기 필드버스 인터페이스 보드(2)로 부터의 메모리 쓰기신호(IBMEMW)가 인가되는 OR 게이트(O4)를 거쳐서 두 공유램(6), (7)의 읽기쓰기 단자(R/)에 인가되도록 하고, 상기 필드버스 인터페이스 보드(2)로 부터의 어드레스 신호(IBA)와 데이타 신호(IBD)는 두공유램(6), (7)의 어드레스 단자(ADD1) 및 입출력단자(I/O1)에 각각 인가되도록 하는 한편, 두 공유램(6), (7)의 출력단(BUSY1)으로 부터의 비지신호(BUSY)는 AND 게이트(A2)를 거쳐 필드버스 인터페이스 보드(2)로 준비신호(IBRDY)를 출력하도록 한 것이다. 그러므로 퍼스널 컴퓨터(1)로 부터 디코우더(4)를 경유한 짝수 어드레스 선택신호(EUEN SRAM) 또는 홀수 어드레스 선택신호(ADD SRAM)가 “Low”로 인가됨에 따라 제1 또는 제2공유램(6), (7)을 선택하게되고 읽기신호(RD)를 “Low”로 인가하면 두 공유램(6), (7)에 저장된 내용중 어드레스 신호(ADDR)에 의해 지정한 번지수의 내용을 입출력 단자(I/O)를 통하여 데이타와 신호를 일어들일 수 있으며 읽기신호(RD)와 쓰기신호(WR)가 각각 “High”, “Low”로 인가되면 읽기쓰기 단자(R/W)로 “Low”가 인가되면서 두 공유램(6), (7)의 어드레스 신호(ADDR)에 의해 지정한 번지수에다 데이타신호(DATA)의 내용을 저장할 수 있다.

한편, 필드버스 인터페이스 보드(2)로 부터 디코더(5)를 경유한 칩선택 신호(IBCS)가 “Low”로 입력되는 동시에 최하위 어드레스 신호(IBA0)가 “Low” 또는 “High”로 입력됨에 따라 두 공유램(6), (7)중 하나씩 선택되도록 하고, 필드버스 인터페이스 보드(2)로 부터 메모리 읽기신호(IBMEMR)가 “Low”로 인가되면 두 공유램(6), (7)를 선택된 공유램에 대해 어드레스 신호(IBA)로 지정한 번지수에 저장된 내용을 데이타신호(DATA)로 읽어들일 수 있으며, 메모리 읽기신호(IBMEMR)와 메모리 쓰기신호(IBMEMW)가 각각 “High”, “Low”로 인가되면 선택된 공유램에 대해 어드레스 신호(IBA)로 지정한 번지수에 데이타 신호(DATA)의 내용을 저장할 수 있다.

그리고 퍼스널 컴퓨터(1)와 필드버스 인터페이스 보드(2)가 동시에 같은 공유램의 동일 어드레스에 접근하게 되면 출력단(BUSY), (BUSY1)을 통하여 비지신호(BUSY)를 출력하면서 사용을 중제한다.

따라서 본 고안의 접속회로에 의하여서는 퍼스널 컴퓨터(1)와 필드버스 인터페이스 보드(2)가 두 공유램(6), (7)에 정보를 저장하거나 읽어들이도록 하되, 두 공유램(6), (7)에 듀얼포트로 제어신호와 어드레스 신호 및 데이타 신호가 송수신 되도록 함으로써 동시에 같은 공유램의 동일 어드레스에 접근하는 경우가 아니면 항상 이용이 가능하도록 하여 시간이 절약되도록 함은 물론 간단한 구성으로 구성한 것임을 알 수 있다.

Claims

퍼스널 컴퓨터(1)로 부터의 어드레스신호(ADDR)와 데이타신호(DATA)는 두 공유램(6), (7)의 어드레스단자(ADD) 및 입출력단자(I/O)에 인가되도록 하고, 퍼스널 컴퓨터(1)로 부터의 읽기신호(RD)는 두 공유램(6), (7)의 출력 인에이블단자()에 인가되는 동시에 인버터(I1)를 거친후 타측으로 읽기신호(WR)가 인가되는 OR 게이트(D1)를 경유하여 읽기쓰기 단자(R/)에 인가되도록 하며, 디코더(4)를 경유한 짝수 어드레스 선택신호(EVEN SRAM)와 홀수 어드레스 선택신호(ADD SRAM)는 두 공유램(6), (7)의 칩선택 단자()에 각각 인가되도록 하는 한편, 필드버스 인터페이스 보드(2)로 부터의 메모리 읽기신호(IBMEMR)는 두 공유램(6), (7)의 출력 인에이블 단자()에 직접 인가되면서 인버터(I3)를 경유한 후 메모리 쓰기신호(IBMEMW)가 타측으로 인가되는 OR게이트(O4)를 경유하여 두 공유램(6), (7)의 읽기쓰기단자(R/)로 인가되도록 하고, 필드버스 인터페이스 보드(2)로 부터의 어드레스 신호(IBA) 및 데이타 신호(IBD)는 두 공유램(6), (7)의 어드레스 단자(ADD1) 및 입출력단자(I/O1)에 각각 인가되도록 하며, 디코더(5)를 경유한 칩선택 신호(IBCS)가 직접 인가되면서 최하위 어드레스 신호(IBA0)가 직접 또는 인버터(I2)를 거쳐 인가되는 OR게이트(O2), (O3)에서는 두 공유램(6), (7)의 칩선택 단자(CE1)에 각각 인가되도록 하고, 두 공유램(6), (7)의 출력단(BUSY1), (BUSY1)에서는 각각 AND게이트(A1), (A2)를 거쳐 퍼스널 컴퓨터(1)와 필드버스 인터페이스 보드(2)로 준비신호(RDY), (LBRDY)를 출력하도록 구성됨을 특징으로 하는 필드버스 인터페이스 보드와 퍼스널 컴퓨터와의 접속회로.