KR101064878B1

KR101064878B1 - 복수의 프로세서에 의한 메모리 공유 방법 및 메모리 공유구조를 가지는 휴대형 단말기

Info

Publication number: KR101064878B1
Application number: KR1020050022374A
Authority: KR
Inventors: 강세진
Original assignee: 엠텍비젼 주식회사
Priority date: 2005-03-17
Filing date: 2005-03-17
Publication date: 2011-09-16
Also published as: US7814282B2; US20090222630A1; WO2006098549A1; KR20060100656A

Abstract

본 발명은 복수의 프로세서에 의한 메모리 공유 방법 및 메모리 공유 구조를 가지는 휴대형 단말기에 관한 것이다. 본 발명의 바람직한 일 실시예에 따르면, 휴대형 단말기는 메인 메모리, 메인 메모리와 결합된 제1 버스를 통해 저장된 원시 데이터를 처리 명령에 상응하도록 처리하여 저장하는 부가 제어부, 및 메인 메모리와 제2 버스를 통해 결합되고 부가 제어부와는 제3 버스를 통해 독립적으로 결합되어 처리 명령을 제3 버스를 통해 부가 제어부로 전송하는 메인 제어부를 포함하여 구성된다. 따라서, 본 발명에 의해, 메모리 및 복수의 제어부간 정보 전달 과정에서의 처리 능력 약화나 병목 현상을 제거할 수 있다.

공유, 메인 메모리, 포트, 버스

Description

복수의 프로세서에 의한 메모리 공유 방법 및 메모리 공유 구조를 가지는 휴대형 단말기{Method for sharing memory by a plurality of processors and portable terminal having structure of memory share}

도 1은 종래의 카메라 기능을 구비한 이동 통신 단말기의 블록 구성도.

도 2는 종래의 메인 제어부, 부가 제어부 및 메인 메모리간의 결합 구조의 일 예를 나타낸 도면.

도 3은 종래의 메인 제어부, 부가 제어부 및 메인 메모리간의 결합 구조의 다른 예를 나타낸 도면.

도 4는 본 발명의 바람직한 일 실시예에 따른 메인 제어부, 부가 제어부 및 메인 메모리간의 결합 구조를 나타낸 도면.

도 5는 본 발명의 바람직한 일 실시예에 따른 복수의 제어부에 의한 데이터 처리 과정을 나타낸 순서도.

도 6은 본 발명의 바람직한 다른 실시예에 따른 메인 제어부, 부가 제어부 및 메인 메모리간의 결합 구조를 나타낸 도면.

<도면의 주요부분에 대한 부호의 설명>

210 : 메인 메모리

220 : 메인 제어부

230 : 부가 제어부

본 발명은 휴대형 단말기에 관한 것으로, 특히 복수의 프로세서가 구비된 휴대형 단말기에 관한 것이다.

휴대형 단말기는 게임, 이동 통신 등의 기능을 수행하기 위하여 작은 크기로 형성되어 사용자의 휴대를 용이하게 한 전자 장치를 의미한다. 휴대형 단말기에는 이동 통신 단말기, 개인 휴대 단말기(PDA : Personal Digital Assistant), 휴대형 멀티미디어 단말기(PMP : Portable Multimedia Player) 등이 있을 수 있다.

이중 이동 통신 단말기는 본질적으로 이동중인 사용자가 원격지의 수신자와 전화 통화를 가능하도록 구현된 장치이다. 그러나, 과학 기술의 발전으로 인해, 최근의 이동 통신 단말기는 전화 통화 기능, 단문 메시지 송수신 기능, 주소록 관리 기능 등의 본질적 기능 외에 카메라 기능, 멀티미디어 데이터 재생 기능 등의 부가적 기능을 더 구비하고 있다.

도 1은 종래의 카메라 기능을 구비한 이동 통신 단말기의 블록 구성도이다.

도 1을 참조하면, 카메라 기능을 구비한 이동 통신 단말기(100)는 고주파 처 리부(110), A/D 변환부(115), D/A 변환부(120), 제어부(125), 전원부(130), 키 입력부(135), 메모리부(140), 표시부(145), 카메라(150) 및 영상 처리부(155)를 포함하여 구성된다.

고주파 처리부(110)는 안테나를 통해 수신되거나 안테나를 통해 송신되는 고주파 신호를 처리한다.

A/D 변환부(115)는 고주파 처리부(110)로부터 출력되는 아날로그 신호를 디지털 신호로 변환하여 제어부(125)로 전송한다.

D/A 변환부(120)는 제어부(125)로부터 출력되는 디지털 신호를 아날로그 신호로 변환하여 고주파 처리부(110)로 전송한다.

제어부(125)는 이동 통신 단말기(100)의 전반적인 동작을 제어한다. 제어부(125)는 CPU(Central Processing Unit) 또는 마이크로 컨트롤러(Micro-Controller)를 포함할 수 있다.

전원부(130)는 이동 통신 단말기(100)가 동작하는데 필요한 전원을 공급하는 수단으로, 전원부(130)는 외부 전원 소스(source)와 결합되거나 배터리(battery) 등과 결합될 수 있다.

키 입력부(135)는 이동 통신 단말기(100)의 각종 기능 설정, 다이얼링 등을 수행하기 위한 키 데이터를 생성하여 제어부(125)로 전달한다.

메모리부(140)는 이동 통신 단말기(100)의 운용 프로그램, 각종 데이터 등을 저장한다. 메모리부(140)는 플래시 메모리(Flash Memory) 또는 EEPROM(Electrically Erasable Programmable Read Only Memory) 등으로 구성될 수 있다.

표시부(145)는 이동 통신 단말기(100)의 동작 상태, 카메라(150)를 통해 쵤영된 외부 영상 등을 표시한다.

카메라(150)는 외부 영상(피사체)를 촬영하고, 영상 처리부(155)는 카메라(150)에 의해 촬영된 외부 영상을 처리한다. 영상 처리부(155)는 색 보간, 감마 보정, 화질 보정, JPEG 부호화 등의 기능을 수행한다.

상술한 바와 같이, 카메라 기능을 구비한 이동 통신 단말기(100)는 복수의 프로세서(즉, 메인 제어부와 부가 기능 수행을 위한 하나 이상의 부가 제어부)를 구비한다. 즉, 이동 통신 단말기(100)의 전체적인 기능을 제어하기 위한 제어부(125)와 카메라 기능을 제어하기 위한 영상 처리부(155)가 포함된다.

부가 제어부의 형태는 휴대형 단말기에 어떤 부가 기능이 구비되는지에 따라 상이할 수 있다. 예를 들어, 카메라 기능 수행을 위한 부가 제어부는 JPEG 부호화(encoding), JPEG 복호화(decoding) 등의 기능을 수행할 수 있고, 동영상 재생 기능을 수행하기 위한 부가 제어부는 비디오 파일(예를 들어, MPEG4, DIVX, H.264)의 부호화, 복호화 등을 수행할 수 있고, 음악 파일 재생 기능을 수행하기 위한 부가 제어부는 음악 파일의 부호화, 복호화 등을 수행할 수 있다. 물론, 상술한 다양한 기능을 통합적으로 수행할 수 있는 부가 제어부도 존재할 수 있다.

그러나, 종래의 메인 제어부와 부가 제어부는 메인 메모리와의 관계에서 직렬적 구조로 형성되어 있어 메시지 전달 과정에서 처리 능력(processing power)의 약화나 병목 현상이 생길 수 있고, 또한 상호 작용에 따른 프로그램 개발의 복잡성 이 증가하는 문제점이 있었다.

따라서, 상술한 문제점들을 해결하기 위한 본 발명의 목적은 메모리 및 복수의 제어부간의 정보 전달 과정에서 처리 능력(processing power)의 약화나 병목 현상을 제거할 수 있는 복수의 프로세서에 의한 메모리 공유 방법 및 메모리 공유 구조를 가지는 휴대형 단말기를 제공하는 것이다.

본 발명의 다른 목적은 데이터 처리를 위한 복수의 제어부간의 상호 정보 전달 과정을 최소화함으로써 운용 프로그램 개발을 단순화할 수 있는 복수의 프로세서에 의한 메모리 공유 방법 및 메모리 공유 구조를 가지는 휴대형 단말기를 제공하는 것이다.

본 발명의 또 다른 목적은 병목 현상 개선을 위한 별도의 메모리를 추가할 필요가 없어 제조 원가를 절감할 수 있는 복수의 프로세서에 의한 메모리 공유 방법 및 메모리 공유 구조를 가지는 휴대형 단말기를 제공하는 것이다.

본 발명의 이외의 목적들은 하기의 설명을 통해 쉽게 이해될 수 있을 것이다.

상기 목적들을 달성하기 위하여, 본 발명의 일 측면에 따르면 복수의 프로세서에 의한 메모리 공유 구조를 가지는 휴대형 단말기가 제공된다.

본 발명의 바람직한 일 실시예에 따르면, 휴대형 단말기에 있어서, 메인 메모리; 상기 메인 메모리와 제1 버스(BUS)를 통해 결합되어, 상기 제1 버스를 통해 접속(access)된 상기 메모리에 저장된 원시 데이터를 처리 명령에 상응하도록 처리하여 저장하는 부가 제어부; 및 상기 메인 메모리와 제2 버스를 통해 결합되고, 상기 부가 제어부와 제3 버스를 통해 결합되어 상기 처리 명령을 상기 제3 버스를 통해 상기 부가 제어부로 전송하는 메인 제어부를 포함하는 휴대형 단말기가 제공된다.

상기 메인 메모리는 상기 제1 버스를 통해 상기 부가 제어부와 정보를 송수신하고, 상기 제2 버스를 통해 상기 메인 제어부와 정보를 송수신하기 위한 별개의 인터페이스 구조를 가질 수 있다.

상기 메인 메모리는 상기 부가 제어부만이 기록(Write) 가능한 제1 저장 영역, 상기 메인 제어부만이 기록 가능한 제2 저장 영역 및 상기 부가 제어부와 상기 메인 제어부가 공유하여 기록 가능한 제3 저장 영역을 포함할 수 있다.

또한, 상기 메인 메모리는 상기 제3 저장 영역에 제1 제어부가 접속되어 데이터를 기록중인 상태에서, 상기 제3 저장 영역으로 제2 제어부가 데이터 기록을 위한 접속을 시도하는 경우 상기 제2 제어부로 접속 불가 메시지를 전송하되, 상기 제1 제어부는 상기 메인 제어부 또는 상기 부가 제어부 중 어느 하나이고, 상기 제2 제어부는 상기 메인 제어부 또는 상기 부가 제어부 중 다른 하나일 수 있다.

또는, 상기 메인 제어부는 상기 제3 저장 영역에 데이터 기록을 위해 접속하는 경우, 상기 부가 제어부로 접속 상태 정보를 전송할 수 있다.

상기 메인 메모리에 결합된 상기 제1 버스와 상기 제2 버스 중 상기 제2 버스가 우선 권한을 가지도록 설정될 수 있다.

상기 처리 명령은 상기 원시 데이터의 처리 유형에 대한 지시 정보, 상기 원시 데이터의 저장 위치를 포함할 수 있다.

또한, 상기 처리 명령은 상기 지시 정보에 상응하도록 처리된 원시 데이터를 저장하기 위한 위치 정보를 더 포함할 수 있다.

상기 목적들을 달성하기 위하여, 본 발명의 다른 측면에 따르면 복수의 프로세서에 의한 메모리 공유 방법 및/또는 그 방법을 기록한 기록매체가 제공된다.

본 발명의 바람직한 일 실시예에 따르면, 복수의 프로세서에 의한 메모리 공유 방법을 수행하기 위해 휴대형 단말기에 의해 실행될 수 있는 명령어들의 프로그램이 유형적으로 구현되어 있으며, 상기 휴대형 단말기에 의해 판독될 수 있는 프로그램을 기록한 기록매체에 있어서, 메인 제어부가 메인 메모리의 제1 영역에 저장된 원시 데이터의 처리 명령을 제1 버스를 통해 부가 제어부로 전달하는 단계-여기서, 상기 처리 명령은 상기 원시 데이터의 처리 유형에 대한 지시 정보, 상기 원시 데이터의 저장 위치를 포함함-; 상기 부가 제어부는 제2 버스를 통해 상기 메인 메모리에 접속하여 상기 저장 위치의 상기 원시 데이터를 독출하는 단계; 및 상기 독출된 원시 데이터를 상기 지시 정보에 상응하도록 처리하여 저장하는 단계를 실행하되, 상기 메인 제어부는 상기 메인 메모리와 제3 버스틀 통해 결합되고, 상기 부가 제어부와 상기 제1 버스를 통해 결합되며, 상기 부가 제어부는 상기 메인 메 모리와 상기 제2 버스를 통해 결합되는 것을 특징으로 하는 프로그램을 기록한 기록매체가 제공된다.

상기 처리 명령이 상기 지시 정보에 상응하도록 처리된 원시 데이터를 저장하기 위한 위치 정보를 더 포함하는 경우, 상기 부가 제어부는 상기 위치 정보에 상응하는 제2 영역에 처리된 원시 데이터를 저장할 수 있다.

상기 메인 제어부는 상기 처리 명령에 상응하도록 상기 원시 데이터의 처리가 완료되었는지 여부를 상기 버스 2를 통한 인터럽트 신호를 이용하여 인식할 수 있다.

상기 메인 메모리는 상기 제3 버스를 통해 상기 메인 제어부와 정보를 송수신하고, 상기 제2 버스를 통해 상기 부가 제어부와 정보를 송수신하기 위한 별개의 인터페이스 구조를 가질 수 있다.

상기 메인 메모리는 상기 제3 저장 영역에 제1 제어부가 접속되어 데이터를 기록중인 상태에서, 상기 제3 저장 영역으로 제2 제어부가 데이터 기록을 위한 접속을 시도하는 경우 상기 제2 제어부로 접속 불가 메시지를 전송하되, 상기 제1 제어부는 상기 메인 제어부 또는 상기 부가 제어부 중 어느 하나이고, 상기 제2 제어부는 상기 메인 제어부 또는 상기 부가 제어부 중 다른 하나일 수 있다.

상기 메인 제어부는 상기 제3 저장 영역에 데이터 기록을 위해 접속하는 경 우, 상기 부가 제어부로 접속 상태 정보를 전송할 수 있다.

이하, 본 발명의 바람직한 실시예를 첨부한 도면들을 참조하여 상세히 설명하기로 한다. 본 발명을 설명함에 있어 전체적인 이해를 용이하게 하기 위하여 도면 번호에 상관없이 동일한 수단에 대해서는 동일한 참조 번호를 사용하기로 한다. 또한, 하기의 설명 과정에서 이용되는 숫자(예를 들어, 버스 1, 버스 2, 제1, 제2 등)는 동일 또는 유사한 개체를 구분하기 위한 식별 수단에 불과하다.

도 2는 종래의 메인 제어부, 부가 제어부 및 메인 메모리간의 결합 구조의 일 예를 나타낸 도면이다.

도 2를 참조하면, 메인 메모리(210)와 메인 제어부(220)가 버스(Bus) 1을 통해 정보를 송수신하고, 메인 제어부(220)와 부가 제어부(230)가 버스 2를 통해 정보를 송수신하도록 결합되어 있다. 버스(Bus)는 컴퓨터 등에서 제어부와 주기억장치, 입출력 장치 간에 정보를 전송하는 데 사용되는 공용 목적의 전기적 통로를 의미한다. 버스는 각 장치(device)의 주소나 기억장치의 위치를 나타내는 정보들을 위한 선과 수행될 다양한 데이터 전송동작을 구별하기 위한 선을 포함한다.

도 2에 도시된 결합 구조에 의할 때, 메인 메모리(210)에 저장된 데이터가 부가 제어부(230)에 의해 처리되고 처리 결과가 메인 메모리(210)에 다시 저장된 후, 부가 제어부(230)를 통해 출력되어질 경우 그 과정이 매우 복잡해진다. 즉, 메인 제어부(220)는 메인 메모리(210)에서 적절한 데이터를 읽어들여 부가 제어부(230)로 전달한 후 다시 부가 제어부(230)에 의해 처리된 처리 결과를 다시 읽어들 여 메인 메모리(210)의 일정 영역에 저장한다. 이어서, 메인 제어부(220)는 메인 메모리(210)에 저장된 처리 결과를 다시 읽어들여 부가 제어부(230)로 전달한 후 그 결과가 부가 제어부(230)의 출력 수단(예를 들어, 표시부)를 통해 출력되도록 한다.

상술한 바와 같이, 종래의 결합 구조에 의하면 버스 억세스(Bus Access)가 많아지게 되고, 메인 제어부(220)가 관여하는 동작이 많아지며, 결과적으로 전력 소모가 많아지고 또한 병목 현상으로 인한 성능 저하가 나타난다. 또한, 버스 1에는 주로 메모리가 인터페이스됨에 비해, 버스 2에는 많은 종류의 페리퍼럴 IC(Peripheral IC)가 접속되어 일반적으로 버스 2의 속도가 버스 1에 비해 느림을 고려할 때 버스 2로 인한 병목현상은 매우 심화될 것임은 자명하다.

도 3은 종래의 메인 제어부, 부가 제어부 및 메인 메모리간의 결합 구조의 다른 예를 나타낸 도면이다.

도 3의 결합 구조는 도 2의 결합 구조에 의해 발생되는 병목 현상을 해소하고 상호 정보 공유가 효율화되도록 하기 위한 것으로, 메인 제어부(220)와 부가 제어부(230)간에 SRAM(Static Random Access Memory, 310)를 위치시킨 것이다. SRAM(310)은 플립플롭 방식의 메모리 셀을 가진 임의 접근 기억장치로서, 전원 공급이 계속되는 한 저장된 내용을 계속 기억한다. 그러나, SRAM(310)은 동작 속도가 느리고, 저장 용량이 소용량으로 제한되며 가격이 비싼 문제점이 있다.

도 4는 본 발명의 바람직한 일 실시예에 따른 메인 제어부, 부가 제어부 및 메인 메모리간의 결합 구조를 나타낸 도면이다.

도 4를 참조하면, 메인 메모리(210)와 메인 제어부(220)이 버스(Bus) 1을 통해 정보를 송수신하고, 메인 제어부(220)와 부가 제어부(230)이 버스 2를 통해 데이터 처리 명령을 송수신하며, 부가 제어부(230)와 메인 메모리(210)가 버스 3을 통해 정보를 송수신하도록 결합되어 있다. 버스(Bus)는 컴퓨터 등에서 제어부와 주기억장치, 입출력 장치 간에 정보를 전송하는 데 사용되는 공용 목적의 전기적 통로이다.

메인 메모리(210)는 메인 제어부(220)와 독점적으로 정보를 송수신하기 위한 하나 이상의 포트, 부가 제어부(230)와 독점적으로 정보를 송수신하기 위한 하나 이상의 포트를 구비한다. 물론, 메인 메모리(210)에 구비될 수 있는 포트의 수량은 버스(Bus)로 결합되는 제어부의 수량에 따라 증감될 수 있다. 또한, 본 발명에 따른 메인 메모리(210)의 전체 또는 일부는 SDRAM(Synchronous Dynamic Random Access Memory) 또는 슈도(Pseudo) SRAM 등으로 구현될 수 있다.

도 4에 도시된 바와 같이, 메인 메모리(210)가 2개의 포트를 구비하여 버스 1을 통해 메인 제어부(220)와 결합되고, 또한 버스 3을 통해 부가 제어부(230)와 결합되는 경우, 메인 메모리(210)는 기존의 단일 포트로 구성된 메모리 구조에서의 입출력 신호들(예를 들어, 클럭(CLK : Clock), 클럭 인에이블 신호(CKE : Clock Enable), 칩 선택 신호(CS : Chip Select), 행 주소(RAS : Row Address Strobe), 열 주소(CAS : Column Address Strobe) 등)이 한벌 더 존재하는 구조(2중 인터페이 스 구조)로 형성된다.

또한, 이 경우 메인 메모리(210)는 같은 어드레스 디코딩 그룹(Address Decoding Group, 예를 들어 bank)이 동시에 접속(Access)하는 것으로 방지하기 위한 구조가 필요하다. 즉, 동일한 메모리 영역에 복수의 제어부가 동시에 정보를 기록(Write)하는 것은 방지하여야 하다. 이를 위한 방법은 다양하게 구현할 수 있으나, 여기서는 다음과 같은 두 가지 방법만을 예로 들어 설명한다.

첫 번째 방법은, 버스 중재(Bus Arbitration) 방법을 적용하여 메인 제어부(220)와 부가 제어부(230)가 동시에 임의의 정보를 기록하고자 할 때 어느 한쪽이 양보하도록 하는 방법이 그것이다.

두 번째 방법은, 각 제어부가 접속(Access)하여 읽기(Read)/쓰기(Write)할 수 있는 접속 영역을 미리 설정하고, 독립적으로 할당된 접속 영역에는 교차하여 접속할 수 없도록 하고, 동시에 모든 제어부들이 함께 접속할 수 있는 공통 영역을 설정하여 이 영역을 접속할 때에는 상호간에 상대방의 상태(status)를 확인하여 접근하도록 하는 방법이 그것이다.

두 번째 방법에 대해 구체적으로 설명하면 다음과 같다. 메인 메모리(210)가 예를 들어 4개의 bank를 가지는 SDRAM(Synchronous Dynamic Random Access Memory)이라 하면, 이중 2개 bank는 메인 제어부(220)만이 읽기/쓰기 권한을 가지고 부가 제어부(230)는 읽기(Read) 권한만 가지도록 설정한다. 또한, 1개 bank는 부가 제어부(230)가 읽기/쓰기 권한을 가지고, 메인 제어부(220)는 읽기 권한만 가지도록 설정한다. 마지막으로 1개 bank는 메인 제어부(220)와 부가 제어부(230)가 모두 읽기 /쓰기 권한을 가지지만 접속 허가권을 가진 제어부만이 기록(Write)할 수 있도록 설정한다. 이때 접속 허가권을 획득하는 방법은 상태 레지스터(Status Register)를 별도로 두어 확인하는 방법과 핀(Pin)을 가지고 확인하는 방법 등이 적용될 수 있다. 다만, 임의의 부가 제어부(230)에 허가권을 부여하는 기능은 메인 제어부(220)에서 버스 2를 이용하여 수행함이 바람직할 것이다.

본 발명에 따른 메인 메모리(210)는 복수의 제어부가 각각 접속하여 데이터를 처리하고 저장함에 있어 데이터 정합성(data consistency)이 구현되어야 한다. 본 발명에서, 버스 1은 표준 인터페이스(standard interface)로 구성될 수 있으나 버스 3은 그렇지 않을 수 있다. 이 경우 버스 1과 버스 3은 우선 순위가 조정되는 접속 허가권을 가질 수 있다. 즉, 버스 1이 항상 높은 권한을 가지도록 설정될 수 있다. 물론, 버스 3이 항상 높은 권한을 가지도록 설정될 수도 있음은 자명하다.

이하, 본 발명에서 데이터 정합성을 구현하기 위한 방법을 3D 게임이 수행되는 과정을 예로 들어 설명한다.

먼저, 메인 제어부(220)는 3D 게임 수행을 위한 게임 엔진이 실행되도록 한다. 게임 엔진의 실행에 의해 일련의 3D 삼각 폴리곤(triangle polygon)들이 출력된다. 메인 제어부(220)는 출력된 폴리곤 데이터들을 메인 메모리(210)상의 제1 위치에 저장되도록 한다. 이어서, 메인 제어부(220)는 버스 2를 통해 부가 제어부(230)로 폴리곤 데이터들의 3차원 처리 명령을 전송한다. 3차원 처리 명령은 폴리곤 데이터들의 처리 유형(예를 들어, 3차원 개체 생성), 폴리곤 데이터들의 저장 위치 등을 포함할 수 있다.

부가 제어부(230)는 3차원 처리 명령에 포함된 위치 정보를 이용하여 처리되어져야 할 폴리곤 데이터들을 독출하고, 3D 오브젝트(object) 처리 등을 수행한다.

이와 동시에, 메인 제어부(220)는 3차원 처리를 위한 또 다른 폴리곤 데이터들(예를 들어, 다음 프레임의 3D 이미지 등)을 메인 메모리(210)상의 제2 위치에 저장시킨다.

부가 제어부(230)는 제1 위치에 저장된 폴리곤 데이터들의 처리가 완료되면 제1 위치 또는 메인 제어부(220)에 의해 지정된 제3 위치에 결과물을 저장한다. 이어서, 제2 위치에 저장된 폴리곤 데이터들의 처리를 개시한다. 메인 제어부(220)는 상술한 위치 정보들을 한꺼번에 또는 필요 시점마다 버스 2를 통해 부가 제어부(230)로 전달할 수 있다.

위에서 예시한 방법은 일종의 더블 버퍼링(double buffering)으로 서로의 데이터 정합성을 유지시키기 위한 방법이며, 흐름 제어는 버스 2를 통해 수행될 수 있다.

상술한 데이터 정합성 유지 방법 이외에도 본 발명에 따른 결합 구조하에서 적용될 수 있는 데이터 정합성 유지 방법이면 아무런 제한없이 동일하게 적용될 수 있다.

예를 들어, 데이터의 읽기/쓰기시 데이터가 서로 충돌하여 정합성이 깨지는 것을 방지하기 위해, 제한(Lock) 영역을 설정하여 해당 영역에 다른 제어부가 이미 접속한 경우 나중에 접속한 제어부가 접속을 중지하는 방법이 적용될 수도 있다. 이 경우 먼저 접속한 제어부의 처리가 완료하여 제한 영역의 접속을 종료한 경우 나중에 접속했던 제어부가 해당 영역으로의 접속을 시도한다. 즉, 본 발명에 따른 메인 메모리(210)가 복수의 포트를 가지므로 복수의 제어부에 의한 접속이 가능하므로, 메인 제어부(220)와 부가 제어부(230)가 싱크(Sync)를 잘 맞추어 프레임 버퍼로 사용한다면 더블 버퍼링을 하지 않더라도 충분한 처리 속도를 기대할 수 있다. 이때 제한 영역에 먼저 접속한 메인 제어부(220)가 사용하는 주소(Address)와 세그먼트(Segment) 영역을 안다면 부가 제어부(230)가 싱크를 맞추기 용이할 것이므로, 데이터 정합성 유지를 위해 관련 정보(즉, 메인 제어부(220)가 사용하는 주소(Address)와 세그먼트(Segment) 영역에 관한 정보)를 부가 제어부(230)로 전달할 필요가 있다. 이때, 관련 정보는 메인 메모리(210) 또는 메인 제어부(220)가 전송할 수 있다. 예를 들어 메인 메모리(210)는 메인 제어부(220)가 사용하는 주소와 부가 제어부(230)가 사용하는 주소를 비교하여 사용불가 신호(disable signal)를 부가 제어부(230)로 전송할 수 있다.

도 5는 본 발명의 바람직한 일 실시예에 따른 복수의 제어부에 의한 데이터 처리 과정을 나타낸 순서도이다. 도 5는 2장의 JPEG 데이터를 복호화하여 표시부를 통해 하나의 이미지처럼 표시되도록 하는 과정을 가정한 데이터 처리 과정이다.

도 5를 참조하면, 단계 510에서 메인 제어부(220)는 부가 제어부(230)와 결합된 버스 2를 통해 메인 메모리(210)에 저장된 제1 JPEG 데이터의 처리 명령을 전송한다. 처리 명령에는 처리 유형에 대한 지시, 처리될 데이터의 저장 위치, 처리된 데이터의 저장 위치 등이 포함될 수 있다.

단계 515에서 부가 제어부(230)는 처리 명령에 따라 버스 3을 통해 메인 메모리(210)에 접속하여, 지시된 위치에 저장된 제1 JPEG 데이터를 독출한다.

이어서, 단계 520에서 부가 제어부(230)는 처리 명령에 따라 독출된 제1 JPEG 데이터를 처리(예를 들어, 복호화)한 후 지시된 위치에 제1 JPEG 데이터를 저장한다.

단계 525에서 메인 제어부(220)는 제1 JPEG 데이터의 처리가 완료되었음을 인식한다. 메인 제어부(220)는 버스 2를 통해 전달되는 인터럽트 신호를 이용하여 처리 완료 여부를 감지할 수 있다.

단계 530에서 메인 제어부(220)는 부가 제어부(230)와 결합된 버스 2를 통해 메인 메모리(210)에 저장된 제2 JPEG 데이터의 처리 명령을 전송한다. 처리 명령에는 처리 유형에 대한 지시, 처리될 데이터의 저장 위치, 처리된 데이터의 저장 위치 등이 포함될 수 있다.

단계 535에서 부가 제어부(230)는 처리 명령에 따라 버스 3을 통해 메인 메모리(210)에 접속하여, 지시된 위치에 저장된 제2 JPEG 데이터를 독출한다.

이어서, 단계 540에서 부가 제어부(230)는 처리 명령에 따라 독출된 제2 JPEG 데이터를 처리(예를 들어, 복호화)한 후 지시된 위치에 제2 JPEG 데이터를 저장한다.

단계 545에서 메인 제어부(220)는 제2 JPEG 데이터의 처리가 완료되었음을 인식한다. 메인 제어부(220)는 버스 2를 통해 전달되는 인터럽트 신호를 이용하여 처리 완료 여부를 감지할 수 있다.

단계 550에서 메인 제어부(220)는 처리된 제1 및 제2 JPEG 데이터의 출력(즉, 표시부를 통한 디스플레이) 명령을 버스 2를 통해 부가 제어부(230)로 전송한다.

단계 555에서 부가 제어부(230)는 명령에 따라 처리된 제1 및 제2 JPEG 데이터를 표시부를 통해 디스플레이한다.

도 5의 순서도는 표시부가 부가 제어부(230)에 의해 제어되는 경우를 가정한 것이나, 표시부가 메인 제어부(220)에 의해 제어되는 경우라면 메인 제어부(220)는 지시된 위치에 저장된 처리된 제1 및 제2 JPEG 데이터를 표시부를 통해 표시되도록 할 수도 있음은 자명하다.

상술한 바와 같이, 본 발명에 따른 결합 구조에 의할 때 복수의 제어부간에 송수신되는 정보의 양이 최소화될 수 있으며, 각 제어부에서의 처리량이 최소화됨을 알 수 있다. 이는 하기의 종래 기술 설명을 통해 쉽게 이해될 수 있을 것이다.

이해의 편의를 도모하기 위해, 종래의 결합 구조에 의하여 2장의 JPEG 데이터를 복호화하여 표시부를 통해 하나의 이미지처럼 표시되도록 하는 과정을 간략히 설명하면 다음과 같다.

먼저, 메인 제어부(220)는 처리되어져야 할 제1 JPEG 데이터를 버스 1을 통해 메인 제어부(220)로부터 독출한 후 버스 2를 통해 부가 제어부(230)로 전달한다. 이어서, 메인 제어부(220)는 부가 제어부(230)로 이미 전달한 제1 JPEG 데이터의 처리(예를 들어, 복호화)를 위한 명령을 전송한다. 부가 제어부(230)는 제1 JPEG 데이터를 지시된 대로 처리하여 내부 메모리에 임시적으로 저장한다. 메인 제 어부(220)는 부가 제어부(230) 내에 임시로 저장된 처리된 제1 JPEG 데이터를 버스 2를 통해 독출한 후 버스 1을 통해 메인 메모리의 특정 영역에 저장한다.

다음으로, 메인 제어부(220)는 처리되어져야 할 제2 JPEG 데이터를 버스 1을 통해 메인 제어부(220)로부터 독출한 후 버스 2를 통해 부가 제어부(230)로 전달한다. 이어서, 메인 제어부(220)는 부가 제어부(230)로 이미 전달한 제2 JPEG 데이터의 처리(예를 들어, 복호화)를 위한 명령을 전송한다. 부가 제어부(230)는 제2 JPEG 데이터를 지시된 대로 처리하여 내부 메모리에 임시적으로 저장한다. 메인 제어부(220)는 부가 제어부(230) 내에 임시로 저장된 처리된 제2 JPEG 데이터를 버스 2를 통해 독출한 후 버스 1을 통해 메인 메모리의 특정 영역에 저장한다.

마지막으로, 메인 제어부(220)는 메인 메모리(210)에 저장된 처리된 제1 및 제2 JPEG 데이터를 버스 1을 통해 독출한 후 버스 2를 통해 부가 제어부(230)로 전달한 후 버스 2를 통해 표시부를 통한 출력 명령을 부가 제어부(230)로 전달한다. 물론, 메인 제어부(220)는 메인 메모리(210)에 저장된 제1 및 제2 JPEG 데이터를 버스 2를 통해 표시부로 전달하여 표시되도록 할 수도 있다.

도 6은 본 발명의 바람직한 다른 실시예에 따른 메인 제어부, 부가 제어부 및 메인 메모리간의 결합 구조를 나타낸 도면이다.

도 6을 참조하면, 메인 제어부(220)가 메인 메모리(210) 및 부가 제어부(230)와 버스(Bus) 1을 통해 정보를 송수신하고, 메인 메모리(210)와 부가 제어부(230)가 버스 3을 통해 정보를 송수신하도록 결합되어 있다.

이 경우, 앞서 도 4를 참조하여 설명한 바와 달리, 메인 제어부(220)는 버스 1을 부가 제어부(230)와의 명령 송수신 통로 및 메인 메모리(210)와의 데이터 송수신 통로로 사용할 수 있다.

부가 제어부(230)는 앞서 설명한 바와 마찬가지로 버스 1을 통해 수신된 메인 제어부(220)의 명령에 따라 메인 메모리(210)에 접속하여 상응하는 데이터의 처리 및 저장을 수행한다.

상술한 바와 같이 본 발명에 따른 복수의 프로세서에 의한 메모리 공유 방법 및 메모리 공유 구조를 가지는 휴대형 단말기는 메모리 및 복수의 제어부간의 정보 전달 과정에서 처리 능력(processing power)의 약화나 병목 현상을 제거할 수 있다.

또한, 본 발명은 데이터 처리를 위한 복수의 제어부간의 상호 정보 전달 과정을 최소화함으로써 운용 프로그램 개발을 단순화할 수 있다.

또한, 본 발명은 병목 현상 개선을 위한 별도의 메모리를 추가할 필요가 없어 제조 원가를 절감할 수 있다.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변 경시킬 수 있음을 이해할 수 있을 것이다.

Claims

휴대형 단말기에 있어서,

메인 메모리;

상기 메인 메모리와 제1 버스(BUS)를 통해 결합되어, 상기 제1 버스를 통해 접속(access)된 상기 메인 메모리에 저장된 원시 데이터를 처리 명령에 상응하도록 처리하여 저장하는 부가 제어부; 및

상기 메인 메모리와 제2 버스를 통해 결합되고, 상기 부가 제어부와 제3 버스를 통해 결합되어 상기 처리 명령을 상기 제3 버스를 통해 상기 부가 제어부로 전송하는 메인 제어부를 포함하되,

상기 메인 메모리는 상기 제1 버스를 통해 상기 부가 제어부와 정보를 송수신하고, 상기 제2 버스를 통해 상기 메인 제어부와 정보를 송수신하기 위한 별개의 인터페이스 구조를 가지는 것을 특징으로 하는 휴대형 단말기.
삭제
제1항에 있어서,

상기 메인 메모리는 상기 부가 제어부만이 기록(Write) 가능한 제1 저장 영 역, 상기 메인 제어부만이 기록 가능한 제2 저장 영역 및 상기 부가 제어부와 상기 메인 제어부가 공유하여 기록 가능한 제3 저장 영역을 포함하는 휴대형 단말기.
제3항에 있어서,

상기 메인 메모리는 상기 제3 저장 영역에 제1 제어부가 접속되어 데이터를 기록중인 상태에서, 상기 제3 저장 영역으로 제2 제어부가 데이터 기록을 위한 접속을 시도하는 경우 상기 제2 제어부로 접속 불가 메시지를 전송하되,

상기 제1 제어부는 상기 메인 제어부 또는 상기 부가 제어부 중 어느 하나이고, 상기 제2 제어부는 상기 메인 제어부 또는 상기 부가 제어부 중 다른 하나인 휴대형 단말기.
제3항에 있어서,

상기 메인 제어부는 상기 제3 저장 영역에 데이터 기록을 위해 접속하는 경우, 상기 부가 제어부로 접속 상태 정보를 전송하는 휴대형 단말기.
제1항에 있어서,

상기 제1 버스와 상기 제2 버스 중 상기 제2 버스가 우선 권한을 가지는 휴 대형 단말기.
제1항에 있어서,

상기 처리 명령은 상기 원시 데이터의 처리 유형에 대한 지시 정보, 상기 원시 데이터의 저장 위치를 포함하는 휴대형 단말기.
제7항에 있어서,

상기 처리 명령은 상기 지시 정보에 상응하도록 처리된 원시 데이터를 저장하기 위한 위치 정보를 더 포함하는 휴대형 단말기.
복수의 프로세서에 의한 메모리 공유 방법을 수행하기 위해 휴대형 단말기에 의해 실행될 수 있는 명령어들의 프로그램이 유형적으로 구현되어 있으며, 상기 휴대형 단말기에 의해 판독될 수 있는 프로그램을 기록한 기록매체에 있어서,

메인 제어부가 메인 메모리의 제1 영역에 저장된 원시 데이터의 처리 명령을 제1 버스를 통해 부가 제어부로 전달하는 단계-여기서, 상기 처리 명령은 상기 원시 데이터의 처리 유형에 대한 지시 정보, 상기 원시 데이터의 저장 위치를 포함함-;

상기 부가 제어부는 제2 버스를 통해 상기 메인 메모리에 접속하여 상기 저장 위치의 상기 원시 데이터를 독출하는 단계; 및

상기 독출된 원시 데이터를 상기 지시 정보에 상응하도록 처리하여 저장하는 단계를 실행하되,

상기 메인 제어부는 상기 메인 메모리와 제3 버스틀 통해 결합되고, 상기 부가 제어부와 상기 제1 버스를 통해 결합되며, 상기 부가 제어부는 상기 메인 메모리와 상기 제2 버스를 통해 결합되고,

상기 메인 메모리는 상기 제3 버스를 통해 상기 메인 제어부와 정보를 송수신하고, 상기 제2 버스를 통해 상기 부가 제어부와 정보를 송수신하기 위한 별개의 인터페이스 구조를 가지는 것을 특징으로 하는 프로그램을 기록한 기록매체.
제9항에 있어서,

상기 처리 명령이 상기 지시 정보에 상응하도록 처리된 원시 데이터를 저장하기 위한 위치 정보를 더 포함하는 경우, 상기 부가 제어부는 상기 위치 정보에 상응하는 제2 영역에 처리된 원시 데이터를 저장하는 프로그램을 기록한 기록매체.
제9항에 있어서,

상기 메인 제어부는 상기 처리 명령에 상응하도록 상기 원시 데이터의 처리가 완료되었는지 여부를 상기 제1 버스를 통한 인터럽트 신호를 이용하여 인식하는 프로그램을 기록한 기록매체.
삭제
제9항에 있어서,

상기 메인 메모리는 상기 부가 제어부만이 기록(Write) 가능한 제1 저장 영역, 상기 메인 제어부만이 기록 가능한 제2 저장 영역 및 상기 부가 제어부와 상기 메인 제어부가 공유하여 기록 가능한 제3 저장 영역을 포함하는 프로그램을 기록한 기록매체.
제13항에 있어서,

상기 메인 메모리는 상기 제3 저장 영역에 제1 제어부가 접속되어 데이터를 기록중인 상태에서, 상기 제3 저장 영역으로 제2 제어부가 데이터 기록을 위한 접속을 시도하는 경우 상기 제2 제어부로 접속 불가 메시지를 전송하되,

상기 제1 제어부는 상기 메인 제어부 또는 상기 부가 제어부 중 어느 하나이고, 상기 제2 제어부는 상기 메인 제어부 또는 상기 부가 제어부 중 다른 하나인 프로그램을 기록한 기록매체.
제13항에 있어서,

상기 메인 제어부는 상기 제3 저장 영역에 데이터 기록을 위해 접속하는 경우, 상기 부가 제어부로 접속 상태 정보를 전송하는 프로그램을 기록한 기록매체.