KR100731969B1 - 복수 경로를 통한 메모리 공유 방법 및 장치 - Google Patents

복수 경로를 통한 메모리 공유 방법 및 장치 Download PDF

Info

Publication number
KR100731969B1
KR100731969B1 KR1020050056177A KR20050056177A KR100731969B1 KR 100731969 B1 KR100731969 B1 KR 100731969B1 KR 1020050056177 A KR1020050056177 A KR 1020050056177A KR 20050056177 A KR20050056177 A KR 20050056177A KR 100731969 B1 KR100731969 B1 KR 100731969B1
Authority
KR
South Korea
Prior art keywords
memory
data
processor
main processor
additional
Prior art date
Application number
KR1020050056177A
Other languages
English (en)
Other versions
KR20070000655A (ko
Inventor
정종식
Original Assignee
엠텍비젼 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엠텍비젼 주식회사 filed Critical 엠텍비젼 주식회사
Priority to KR1020050056177A priority Critical patent/KR100731969B1/ko
Priority to US11/917,933 priority patent/US20090254686A1/en
Priority to PCT/KR2006/002255 priority patent/WO2007001127A1/en
Publication of KR20070000655A publication Critical patent/KR20070000655A/ko
Application granted granted Critical
Publication of KR100731969B1 publication Critical patent/KR100731969B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1684—Details of memory controller using multiple buses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/167—Interprocessor communication using a common memory, e.g. mailbox

Abstract

본 발명은 복수 경로를 통한 메모리 공유 방법 및 장치에 관한 것이다. 본 발명의 바람직한 일 실시예에 따른 디지털 처리 장치는 메인 프로세서; 상기 메인 프로세서에 의해 제어되며 하나의 연결 버스를 통해 상기 메인 프로세서에 연결되는 부가 프로세서; 및 복수의 포트를 구비하고, 각 포트는 독립된 메모리 버스를 통해 상기 부가 프로세서에 결합되는 메모리를 포함하여 구성된다. 본 발명에 의해 고성능, 고화질의 이미지 처리 등의 경우 시간 지연을 최소화할 수 있고, 부가 프로세서의 처리 효율 감소를 최소화할 수 있는 효과가 있다
공유, 메모리, 프로세서, 버스

Description

복수 경로를 통한 메모리 공유 방법 및 장치{Method and apparatus for sharing memory through a plurality of routes}
도 1은 종래의 카메라 기능을 구비한 이동 통신 단말기의 블록 구성도.
도 2는 종래 기술에 따른 프로세서와 메모리간의 결합 구조를 간략히 나타낸 도면.
도 3은 종래 기술에 따른 메인 프로세서와 부가 프로세서가 부가 프로세서에 결합된 부가 메모리를 공유하는 구조를 나타낸 블록 구성도.
도 4는 본 발명의 바람직한 일 실시예에 따른 메모리 공유 구조를 나타낸 도면.
도 5는 본 발명의 바람직한 일 실시예에 따른 부가 프로세서 프로세서의 수신 정보 판단 방법을 나타낸 순서도.
도 6은 본 발명의 바람직한 다른 실시예에 따른 메모리 공유 구조를 나타낸 도면.
<도면의 주요부분에 대한 부호의 설명>
320 : 부가 프로세서
343 : 인터페이스
346 : 컨트롤러
349 : 이미지 스케일러
353 : 우선 순위 제어부
356 : 메모리 제어부
410 : 선택부
본 발명은 메모리(저장 장치)의 공유에 관한 것으로, 특히 전기/전자 장치(디지털 처리 장치)에 구비된 복수의 프로세서가 메모리를 공유하는 방법 및 그 장치에 관한 것이다.
전기/전자 장치의 일 예로서, 휴대형 단말기는 게임, 이동 통신 등의 기능을 수행하기 위하여 작은 크기로 형성되어 사용자의 휴대를 용이하게 한 전자 장치를 의미한다. 휴대형 단말기에는 이동 통신 단말기, 개인 휴대 단말기(PDA : Personal Digital Assistant), 휴대형 멀티미디어 단말기(PMP : Portable Multimedia Player) 등이 있다.
이중, 이동 통신 단말기는 본질적으로 이동중인 사용자가 원격지의 수신자와 전화 통화를 가능하도록 구현된 장치이다. 그러나, 과학 기술의 발전으로 인해, 최 근의 이동 통신 단말기는 전화 통화 기능, 단문 메시지 송수신 기능, 주소록 관리 기능 등의 본질적 기능 외에 카메라 기능, 멀티미디어 데이터 재생 기능 등의 부가적 기능을 더 구비한다.
도 1은 종래의 카메라 기능을 구비한 이동 통신 단말기의 블록 구성도이다.
도 1을 참조하면, 카메라 기능을 구비한 이동 통신 단말기(100)는 고주파 처리부(110), A/D 변환부(115), D/A 변환부(120), 제어부(125), 전원부(130), 키 입력부(135), 메인 메모리(140), 표시부(145), 카메라(150), 영상 처리부(155) 및 보조 메모리(160)를 포함하여 구성된다.
고주파 처리부(110)는 안테나를 통해 수신되거나 안테나를 통해 송신되는 고주파 신호를 처리한다.
A/D 변환부(115)는 고주파 처리부(110)로부터 출력되는 아날로그 신호를 디지털 신호로 변환하여 제어부(125)로 전달한다.
D/A 변환부(120)는 제어부(125)로부터 출력되는 디지털 신호를 아날로그 신호로 변환하여 고주파 처리부(110)로 전달한다.
제어부(125)는 이동 통신 단말기(100)의 전반적인 동작을 제어한다. 제어부(125)는 CPU(Central Processing Unit) 또는 마이크로 컨트롤러(Micro-Controller)를 포함할 수 있다.
전원부(130)는 이동 통신 단말기(100)의 동작을 위해 필요한 전원을 공급하는 수단으로, 전원부(130)는 외부 전원 소스(source)와 결합되거나 배터리(battery) 등과 결합될 수 있다.
키 입력부(135)는 이동 통신 단말기(100)의 각종 기능 설정, 다이얼링 등을 수행하기 위한 키 데이터를 생성하여 제어부(125)로 전달한다.
메인 메모리(140)는 이동 통신 단말기(100)의 운용 프로그램, 각종 데이터 등을 저장한다. 메인 메모리(140)는 플래시 메모리(Flash Memory) 또는 EEPROM(Electrically Erasable Programmable Read Only Memory) 등으로 구성될 수 있다.
표시부(145)는 이동 통신 단말기(100)의 동작 상태, 관련 정보(예를 들어, 날짜, 시각 등), 카메라(150)를 통해 촬영된 외부 영상 등을 표시한다.
카메라(150)는 외부 영상(피사체)를 촬영하고, 영상 처리부(155)는 카메라(150)에 의해 촬영된 외부 영상을 처리한다. 영상 처리부(155)는 색 보간, 감마 보정, 화질 보정, JPEG 부호화 등의 기능을 수행한다. 보조 메모리(160)는 영상 처리부(155)에 의해 처리된 외부 영상 등을 저장한다. 보조 메모리(160)는 SRAM(Static RAM) 또는 SDRAM(Synchronous DRAM)일 수 있다.
상술한 바와 같이, 카메라 기능을 구비한 이동 통신 단말기(100)는 복수의 프로세서(즉, 메인 프로세서와 부가 기능 수행을 위한 하나 이상의 부가 프로세서)를 구비한다. 즉, 도 1에 도시된 바와 같이 이동 통신 단말기(100)의 전체적인 기능을 제어하기 위한 제어부(125)와 카메라 기능을 제어하기 위한 영상 처리부(155)가 포함된다. 또한, 각각의 프로세서는 각각 독립된 메모리와 결합되도록 구성된다.
부가 프로세서의 형태 및 수량은 휴대형 단말기(100)에 어떤 부가 기능이 구 비되는지에 따라 상이할 수 있다. 예를 들어, 카메라 기능 수행을 위한 부가 프로세서는 JPEG 부호화(encoding), JPEG 복호화(decoding) 등의 기능을 수행할 수 있고, 음악 파일 재생 기능을 수행하기 위한 부가 프로세서는 음악 파일의 부호화, 복호화 등을 수행할 수 있다. 이외에도 휴대형 단말기는 게임 컨트롤을 위한 부가 프로세서 등을 더 포함할 수도 있다. 상술한 프로세서들 각각은 처리된 데이터를 저장하기 위한 메모리를 개별적으로 구비한다.
이러한 구성에서, 저장 공간의 확장 또는 처리 효율의 증진 등을 위해 각 부가 프로세서가 구비한 메모리를 타 부가 프로세서 또는 메인 프로세서가 공유하도록 하기 위한 다양한 시도가 행해지고 있다.
그러나, 종래의 메모리 공유 구조는 하나의 포트(port)를 구비한 메모리를 이용하도록 구성되어 고화질, 고성능의 이미지 처리 등에 있어 시간 지연, 처리 효율 감소 등의 문제점이 있었다.
도 2는 종래 기술에 따른 프로세서와 메모리간의 결합 구조를 간략히 나타낸 도면이다.
도 2에 도시된 바와 같이, 하나의 프로세서는 이미지 신호 처리부(210), 멀티미디어 처리부(220), 제어 기능 처리부(230)를 포함하여 구성될 수 있고, 각 처리부들은 하나의 버스를 통해 병렬적으로 메모리(240)에 결합된다.
이 경우 각각의 처리부는 동시에 메모리(240)에 억세스할 수 없으므로 우선 순위 또는 지정 순서에 따라 순차적으로 메모리(240)에 억세스하게 된다. 따라서, 각 처리부의 처리 동작에 시간 지연이 발생되고, 프로세서가 많은 양의 데이터를 처리함에 부담을 가지게 된다. 또한, 이미지 센서의 화소 수가 증가할수록 비례하여 이미지 신호 처리부(210)가 메모리(240)를 점유하는 시간이 길어지게 되어 다른 처리부에서 지정된 동작을 수행하기 위해 메모리(240)를 이용하는 시간이 제약될 수 밖에 없게 된다.
도 3은 종래 기술에 따른 메인 프로세서와 부가 프로세서가 부가 프로세서에 결합된 부가 메모리를 공유하는 구조를 나타낸 블록 구성도이다. 부가 프로세서는 이미지 센서(330)를 제어하고 이미지 센서(330)로부터 입력되는 멀티미디어 데이터 처리를 위한 멀티미디어 프로세서인 경우를 가정하여 설명한다.
도 3을 참조하면, 메인 프로세서(310)는 복수의 메모리 컨트롤러(즉, 제1 메모리 컨트롤러(333), 제2 메모리 컨트롤러(336))를 구비한다. 메인 프로세서(310)는 제1 메모리 컨트롤러(333)를 통해 멀티미디어 프로세서(320)에 접속함으로써, 멀티미디어 프로세서(320)에 결합된 부가 메모리(325)에 데이터를 기록(Write)하거나 부가 메모리(325)에 저장된 데이터를 독출(Read)한다. 또한, 메인 프로세서(310)는 제2 메모리 컨트롤러(336)를 통해 메인 프로세서(310)에 직접 결합된 메인 메모리(315)에 접속하여 데이터를 기록하거나 저장된 데이터를 독출한다.
멀티미디어 프로세서(320)는 인터페이스(343), 컨트롤러(346), 이미지 스케일러(349), 우선 순위 제어부(353), 메모리 제어부(356)를 포함한다. 멀티미디어 프로세서(320)는 하나의 버스(즉, 제2 메모리 버스)를 통해 하나의 포트를 구비한 부가 메모리(325)에 결합된다. 또한 멀티미디어 프로세서(320)는 처리한 멀티미디어 데이터를 디스플레이하기 위한 표시부(145)와 결합될 수 있다.
인터페이스(343)는 멀티미디어 프로세서(320)와 결합된 메인 프로세서(310)간에 정보 송수신을 수행한다. 멀티미디어 프로세서(320)는 인터페이스(343)를 통해 메인 프로세서(310)로부터 제어 신호가 수신되면 상응하는 처리 동작을 수행한다.
컨트롤러(346)는 메인 프로세서(310)로부터 수신된 제어 신호에 상응하여 멀티미디어 프로세서(320)의 동작을 제어한다. 컨트롤러(346)는 예를 들어 MCU(Microcontroller Unit)일 수 있다.
이미지 스케일러(349)는 이미지 센서(330)로부터 입력되는 데이터를 가공하여 그 이미지의 크기나 색감을 바꾸는 동작을 수행한다. 이미지 스케일러(349)에 의해 처리된 데이터는 메모리 제어부(356)에 의해 제2 메모리 버스를 통해 부가 메모리(325)에 저장된다.
우선 순위 제어부(353)는 멀티미디어 프로세서(320)의 부가 메모리(325) 억세스 및 메인 프로세서(310)로부터의 부가 메모리(325) 억세스 요청간의 우선 순위를 결정하여 어느 하나가 부가 메모리(325)에 억세스할 수 있도록 제어한다. 멀티미디어 프로세서(320)는 이미지 스케일러(349)에 의해 처리된 이미지 데이터의 저장, 부가 메모리(325)에 저장된 데이터의 처리, 처리된 데이터의 저장 등의 경우 부가 메모리(325)에 억세스할 수 있다.
메모리 제어부(356)는 메인 프로세서(310)와 멀티미디어 프로세서(320)가 동시에 부가 메모리(325) 억세스를 요청한 경우 우선 순위 제어부(353)의 우선 순위 제어 신호에 의해 어느 하나의 프로세서가 부가 메모리(325)에 억세스할 수 있도록 처리한다.
도 3에 도시된 바와 같이 종래의 메모리 공유 구조는 복수의 프로세서들 및/또는 구성 요소들이 하나의 버스를 통해 하나의 메모리에 억세스하는 구조이다. 따라서, 메인 프로세서(310)에서 임의의 부가 프로세서(320)의 메모리를 이용하기 위해 많은 시간적 제한을 가진다.
예를 들어, MPEG 파일을 재생하는 경우 메인 프로세서(310)는 연결된 메인 메모리(315)에 저장된 또는 실시간으로 입력받은 MPEG 파일을 멀티미디어 프로세서로 전달하여야 한다. MPEG 파일은 그 크기가 크기 때문에 멀티미디어 프로세서(320)에 결합된 부가 메모리(325)에 우선 기록되며, 필요 시점에 멀티미디어 프로세서(320)의 특정 구성 요소가 해당 데이터를 독출하여 디코딩(decoding)을 수행한 후 표시부(145)로 전달한다.
결과적으로, 도 3에 도시된 종래의 메모리 공유 구조에 의하면 프로세서간에 전달된 데이터의 크기가 클수록 멀티미디어 프로세서(320)에 연결된 부가 메모리(325)를 이용함에 많은 제한이 있을 수 밖에 없다. 이는 멀티미디어 프로세서(320)에 포함된 각 구성 요소들이 처리 동작을 수행할 때 부가 메모리(325)에 연결된 버스(BUS)를 사용하기 때문이다.
상술한 바와 같이, 종래의 메모리 공유 구조는 고성능, 고화질의 이미지 처리 등의 경우 많은 시간 지연이 발생되는 문제점이 있었다. 또한, 부가 프로세서의 처리 효율이 감소되는 문제점도 있었다.
따라서, 상술한 문제점들을 해결하기 위한 본 발명의 목적은 고성능, 고화질의 이미지 처리 등의 경우 시간 지연을 최소화할 수 있고, 부가 프로세서의 처리 효율 감소를 최소화할 수 있는 복수 경로를 통한 메모리 공유 방법 및 장치를 제공하는 것이다.
본 발명의 다른 목적은 메인 프로세서가 하나의 버스(bus)를 통해 부가 프로세서 제어 및 부가 프로세서와의 데이터 송수신이 가능한 복수 경로를 통한 메모리 공유 방법 및 장치를 제공하는 것이다.
본 발명의 또 다른 목적은 멀티미디어 프로세서의 동작 여부에 무관하게 이미지 센서로부터 입력되는 이미지 데이터가 부가 메모리에 저장될 수 있어 메모리 사용 효율을 최적화할 수 있는 복수 경로를 통한 메모리 공유 방법 및 장치를 제공하는 것이다.
본 발명의 또 다른 목적은 이미지 센서로부터 입력되는 이미지 데이터의 저장시 시간 지연을 제거할 수 있어 데이터 손실을 억제할 수 있고, 이미지 데이터 저장 및 이미지 데이터 처리를 위한 포트를 달리 적용함으로써 부가 프로세서의 처리 효율을 최대화할 수 있는 복수 경로를 통한 메모리 공유 방법 및 장치를 제공하는 것이다.
본 발명의 이외의 목적들은 하기의 설명을 통해 쉽게 이해될 수 있을 것이다.
상기 목적들을 달성하기 위하여, 본 발명의 일 측면에 따르면 복수의 프로세서가 특정 메모리를 공유할 수 있는 디지털 처리 장치가 제공된다.
본 발명의 바람직한 일 실시예에 따르면, 디지털 처리 장치에 있어서, 메인 프로세서; 상기 메인 프로세서에 의해 제어되며 하나의 연결 버스를 통해 상기 메인 프로세서에 연결되는 부가 프로세서; 및 복수의 포트를 구비하고, 각 포트는 독립된 메모리 버스를 통해 상기 부가 프로세서에 결합되는 메모리를 포함하는 디지털 처리 장치가 제공된다.
상기 복수의 메모리 버스 중 적어도 하나는 상기 메모리에 저장된 데이터를 독출하거나 처리된 데이터를 저장하기 위하여 상기 부가 프로세서에 의해 전용되는 것을 특징으로 한다.
상기 부가 프로세서는, 상기 연결 버스를 통해 상기 메인 프로세서로부터 제어 신호, 데이터 중 어느 하나에 상응하는 정보를 수신하는 인터페이스부를 포함하되, 상기 데이터는 상기 복수의 메모리 버스 중 상기 메인 프로세서로부터 수신된 데이터를 저장하기 위하여 할당된 메모리 버스를 통해 상기 메모리에 저장될 수 있다.
상기 부가 프로세서는, 결합된 입력 장치로부터 입력되는 입력 데이터를 처리하는 처리부를 포함하되, 상기 처리된 입력 데이터는 상기 복수의 메모리 버스 중 처리된 입력 데이터를 저장하기 위하여 할당된 메모리 버스를 통해 상기 메모리에 저장될 수 있다.
상기 입력 장치는 이미지 센서인 것을 특징으로 한다.
상기 부가 프로세서는, 상기 연결 버스를 통해 상기 메인 프로세서로부터 제어 신호, 데이터 중 어느 하나에 상응하는 정보를 수신하는 인터페이스부; 결합된 입력 장치로부터 입력되는 입력 데이터를 처리하는 처리부; 상기 메인 프로세서로부터 수신된 데이터 및 상기 처리된 입력 데이터에 대한 우선 순위 제어 신호를 생성하는 우선 순위 제어부; 및 상기 우선 순위 제어 신호에 상응하도록 상기 메인 프로세서로부터 수신된 데이터 또는 상기 처리된 입력 데이터를 상기 복수의 메모리 버스 중 할당된 하나의 메모리 버스를 통해 상기 메모리에 저장하는 경로 설정부(예를 들어, 선택부, 메모리 제어부)를 포함할 수 있다.
상기 부가 프로세서는 상기 정보의 용도 정보를 인식하기 위한 레지스터(Register)를 구비하고, 상기 레지스터에 기록되는 값은 상기 메인 프로세서에 의해 제어되며, 상기 인터페이스부는 상기 메인 프로세서로부터 임의의 정보가 수신된 시점에서 상기 레지스터에 기록된 값에 의해 상기 정보가 상기 제어 신호인지 또는 상기 데이터인지 여부를 판단할 수 있다.
상기 메인 프로세서는 상기 복수의 메모리 버스 중 할당된 하나의 메모리 버스를 통해 상기 메모리에 접속하여 기록된 데이터를 독출하는 것을 특징으로 한다.
상기 부가 프로세서 및 상기 메모리는 동일한 칩 내에 구현되는 것을 특징으로 한다.
상기 목적들을 달성하기 위하여, 본 발명의 다른 측면에 따르면 복수의 프로 세서에 의한 메모리 공유 방법 및/또는 그 방법을 실행하기 위한 프로그램이 기록된 기록매체가 제공된다.
본 발명의 바람직한 일 실시예에 따르면, 부가 프로세서에 결합된 메모리를 메인 프로세서와 공유하는 방법에 있어서, (a) 상기 메인 프로세서로부터 데이터 기록 요청을 수신하는 단계; 및 (b) 상기 수신된 데이터 기록 요청에 상응하는 데이터를 제1 버스를 통해 상기 메모리에 기록하는 단계를 포함하되, 상기 메인 프로세서에 의해 제어되는 상기 부가 프로세서는 하나의 연결 버스를 통해 상기 메인 프로세서에 연결되고, 상기 메모리는 복수의 포트를 구비하고, 각 포트는 독립된 메모리 버스를 통해 상기 부가 프로세서에 결합되는 것을 특징으로 하는 메모리 공유 방법이 제공된다.
상기 복수의 메모리 버스 중 제2 버스는 상기 메모리에 저장된 데이터를 독출하거나 처리된 데이터를 저장하기 위하여 상기 부가 프로세서에 의해 전용되는 것을 특징으로 한다.
상기 부가 프로세서가 결합된 입력 장치로부터 입력 데이터가 더 수신되는 경우, 상기 단계 (b)는, 미리 설정된 우선 순위 결정 규칙에 따라 상기 메인 프로세서로부터 수신된 데이터 및 상기 입력 데이터의 우선 순위를 결정하는 단계; 및 상기 메인 프로세서로부터 수신된 데이터의 우선 순위가 선순위인 경우 상기 제1 버스를 통해 상기 수신된 데이터 기록 요청에 상응하는 데이터를 제1 버스를 통해 상기 메모리에 기록하는 단계를 포함할 수 있다.
상기 입력 장치는 이미지 센서인 것을 특징으로 한다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면들을 참조하여 상세히 설명하기로 한다. 본 명세서의 설명 과정에서 이용되는 숫자(예를 들어, 제1, 제2 등)는 동일 또는 유사한 개체를 순차적으로 구분하기 위한 식별 기호에 불과하다.
또한, 본 발명에 따른 메모리 공유 방법은 복수의 프로세서를 구비하고, 특정 메모리가 복수의 프로세서에 의해 공유될 필요가 있는 모든 형태의 디지털 처리 장치 또는 시스템(예를 들어, 이동 통신 단말기, PDA, PMP(Portable Multimedia Player), MP3 플레이어, 디지털 카메라, 디지털 텔레비전, 음향 기기 등과 같이 휴대형 단말기 및/또는 가정 내에 구비되는 가정용 디지털 기기 등)에 동일하게 적용할 수 있음은 물론이나, 이하에서는 설명 및 이해의 편의를 위해 휴대형 단말기를 중심으로 설명하기로 한다. 또한, 하기의 설명을 통해 본 발명이 적용될 수 있는 휴대형 단말기가 특정 유형의 단말기에 제한되지 않고 복수의 프로세서 및 공유되는 메모리를 포함하여 구성된 단말기인 경우라면 동일하게 적용될 수 있음을 쉽게 이해할 수 있을 것이다.
도 4는 본 발명의 바람직한 일 실시예에 따른 메모리 공유 구조를 나타낸 도면이다. 부가 프로세서는 이미지 센서(330)를 제어하고 이미지 센서(330)로부터 입력되는 멀티미디어 데이터 처리를 위한 멀티미디어 프로세서인 경우를 가정하여 설명한다.
도 4를 참조하면, 메인 프로세서(310)는 복수의 메모리 컨트롤러(즉, 제1 메 모리 컨트롤러(333), 제2 메모리 컨트롤러(336))를 구비한다. 제1 메모리 컨트롤러(333)와 제2 메모리 컨트롤러(336)는 통합된 통합 메모리 컨트롤러로 구현될 수도 있다. 통합 메모리 컨트롤러는 메모리 선택 신호(부가 메모리(325) 선택을 위한 Sel_1, 메인 메모리(315) 선택을 위한 Sel_2)를 이용하여 억세스할 메모리를 선택할 수 있다. 또한 메인 프로세서(310)는 메모리 선택 신호를 이용하여 각 메모리를 직접 제어할 수도 있다. 메인 프로세서(310)는 부가 메모리(325)로부터 데이터를 독출하고자 하는 경우 부가 메모리(325) 선택을 위한 메모리 선택 신호를 인터페이스(343) 또는 선택부(410)로 전송한 후 선택부(410)로 직접 접속하여 제2 메모리 버스를 통해 해당 데이터를 독출할 수 있다.
메인 프로세서(310)가 부가 메모리 선택을 위한 메모리 선택 신호(Sel_1)를 멀티미디어 프로세서(320)로 전송한 경우, 멀티미디어 프로세서(320)는 메인 프로세서(310)로부터 수신되는 데이터가 제2 메모리 버스를 통해 부가 메모리(325)에 저장되도록 경로를 설정한다. 다만, 메모리 선택 신호가 멀티미디어 프로세서(320)에 수신된 경우에도 하기에서 설명되는 바와 같이 우선 순위 제어부(353)는 미리 설정된 기준에 따라 복수의 데이터의 우선 순위를 결정할 수 있다. 메인 프로세서(310)와 메인 메모리(315)는 동일 칩 내에 구현될 수도 있다.
멀티미디어 프로세서(320)는 인터페이스(343), 컨트롤러(346), 이미지 스케일러(349), 우선 순위 제어부(353), 메모리 제어부(356), 선택부(410)를 포함한다. 멀티미디어 프로세서(320)는 두 개의 포트를 구비한 부가 메모리(325)에 각각의 버스(즉, 제2 및 제3 메모리 버스)를 통해 결합된다. 멀티미디어 프로세서(320)와 부 가 메모리(325)는 동일 칩 내에 구현될 수도 있다. 또한 멀티미디어 프로세서(320)는 처리한 멀티미디어 데이터를 디스플레이하기 위한 표시부(145)와 결합될 수 있다.
인터페이스(343)는 멀티미디어 프로세서(320)와 결합된 메인 프로세서(310)간에 정보 송수신을 수행한다. 인터페이스(343)는 메인 프로세서(310)의 제2 메모리 컨트롤러(333, 또는 통합 메모리 컨트롤러이며 이하 동일함)에 연결되며, 메인 프로세서(310)로부터 수신되는 정보(예를 들어, 제어 신호, 데이터 등)를 해석하여 제2 메모리 버스를 통해 부가 메모리(325)에 저장되도록 할 것인지, 아니면 멀티미디어 프로세서(320)의 내부 제어 신호로 이용할 것인지를 결정한다. 인터페이스(343)가 메인 프로세서(310)로부터 수신된 정보의 용도(예를 들어, 제어 신호, 데이터 등)를 판단하는 방법으로 메인 프로세서(310)가 멀티미디어 프로세서(320) 또는 부가 메모리(325)의 특정 레지스터(Register)에 특정 값을 미리 기록한 후 데이터를 전달하도록 하는 방법이 이용될 수 있다. 예를 들어, 해당 레지스터에 기록된 값이 '0'이면 멀티미디어 프로세서(320)의 내부 제어신호이고, 기록된 값이 '1'이면 부가 메모리(325)에 저장될 데이터임을 표시할 수 있다. 메인 프로세서(310)로부터 수신된 정보의 용도 판단 방법은 이후 도 5를 참조하여 상세히 설명한다.
컨트롤러(346)는 메인 프로세서(310)로부터 수신된 제어 신호를 이용하여 멀티미디어 프로세서(320)의 내부 동작을 제어한다. 컨트롤러(346)는 예를 들어 MCU(Microcontroller Unit)일 수 있다.
이미지 스케일러(349)는 이미지 센서(330)로부터 입력되는 데이터를 가공하 여 그 이미지의 크기(size)나 파라미터(parameter) 정보를 바꾸는 동작을 수행한다. 이미지 스케일러(349)에 의해 처리된 데이터는 메모리 제어부(356)에 의해 제2 메모리 버스를 통해 부가 메모리(325)에 저장된다.
우선 순위 제어부(353)는 이미지 스케일러(349)에 의해 처리된 이미지 데이터와 메인 프로세서(310)로부터 수신된 데이터간의 우선 순위를 결정한다. 우선 순위 제어부(353)는 메인 프로세서(310) 또는 이미지 스케일러(349)로부터 수신되는 데이터가 항상 우선권을 가지도록 제어하거나 현재 제2 메모리 버스를 점유한 메인 프로세서(310) 또는 이미지 스케일러(349)의 처리가 완료될 때까지 우선권이 유지되도록 할 수도 있다. 우선 순위 제어부(353)는, 전자의 경우 이미지 스케일러(349)가 제2 메모리 버스를 점유하고 있는 상태에서 메인 프로세서(310)가 항상 우선권을 가진다면 메인 프로세서(310)로부터 수신된 데이터의 저장을 위해 이미지 스케일러(349)의 제2 메모리 버스 점유 상태가 해제되도록 우선 순위 제어 신호를 생성하여 전달한다.
메모리 제어부(356)는 부가 메모리(325)에 구비된 두 개의 포트 각각에 연결되는 메모리 버스를 통한 데이터 송수신을 제어한다. 메모리 제어부(356)는 메인 프로세서(310)로부터 수신된 데이터 또는 이미지 스케일러(349)로부터 수신된 데이터가 제2 메모리 버스를 통해 부가 메모리(325)에 기록되도록 제어하고, 멀티미디어 프로세서(320)가 제3 메모리 버스를 통해 부가 메모리(325)에 데이터를 기록하거나 독출하도록 제어한다. 메모리 제어부(356)는 우선 순위 제어부(353)로부터 수신된 우선 순위 제어 신호에 상응하는 데이터(즉, 메인 프로세서(310)로부터 수신 된 데이터 또는 이미지 스케일러(349)로부터 수신된 데이터 중 어느 하나)만이 선택부(410)로 전달되도록 제어할 수도 있다.
선택부(410)는 우선 순위 제어부(353)로부터 직접 또는 메모리 제어부(356)를 통해 수신한 우선 순위 제어 신호에 상응하는 데이터(즉, 메인 프로세서(310)로부터 수신된 데이터 또는 이미지 스케일러(349)로부터 수신된 데이터 중 어느 하나)만이 제2 메모리 버스를 통해 부가 메모리(325)에 기록되도록 제어한다. 우선 순위 제어부(353)와 선택부(410)는 하나의 구성 요소로 통합되어 구현될 수도 있다. 선택부(410)는 부가 메모리(325)에 저장된 데이터를 독출하고자 하는 메인 프로세서(310)와 직접 연결될 수 있으며, 제2 메모리 버스가 이미지 스케일러(349)에 의해 점유되지 않은 경우 메인 프로세서(310)가 제2 메모리 버스를 통해 부가 메모리(325)로부터 해당 데이터를 독출할 수 있도록 경로를 설정한다. 물론, 메인 프로세서(310)의 독출 동작이 이미지 스케일러(349)의 저장 동작보다 우선 순위를 가지는 경우 선택부(410)는 이미지 스케일러의 저장 동작을 중지하고 메인 프로세서(310)의 독출 동작이 수행되도록 경로를 설정할 수도 있다. 즉, 메인 프로세서(310)로부터 수신된 데이터는 인터페이스(343), 메모리 제어부(356)을 거쳐 선택부(410)로 수신될 것이다. 메인 프로세서(310)에서 부가 메모리(325)에 저장된 데이터를 독출하는 경우 그 역의 과정으로 제공받을 수도 있으나 메모리 선택 신호를 이용하여 선택부(410)로 직접 접속하여 해당 데이터를 독출할 수도 있다.
부가 메모리(325)는 독립적인 두 개의 억세스 포트를 구비한다. 제1 포트는 제2 메모리 버스를 통해 선택부(410)에 연결되어 메인 프로세서(310)로부터 수신된 데이터 기록, 메인 프로세서(310)의 저장된 데이터 독출 또는 이미지 스케일러(349)로부터 수신된 데이터를 기록하기 위하여 이용된다. 이미지 스케일러(349)가 제2 메모리 버스를 통해 데이터를 기록하는 시간은 메인 프로세서(310)가 제2 메모리 버스를 점유하지 않은 동안으로 제한될 수 있다. 또한 제2 포트는 제3 메모리 버스를 통해 메모리 제어부(356)에 연결되어 멀티미디어 프로세서(320)의 특정 구성 요소가 데이터 처리(예를 들어, MPEG4, JPEG, Audio 등의 멀티미디어 데이터 처리)를 위해 필요한 데이터를 억세스하기 위하여 이용된다. 부가 메모리(325)는 각 포트를 통해 동일한 어드레스에 대한 데이터 기록 요청이 동시에 입력되는 경우에는 오류 처리 또는 우선 권한 부여 등의 기능도 수행할 수 있다.
상술한 본 발명에 따른 메모리 공유 구조의 특징을 부연하여 설명하면 다음과 같다.
먼저, 메인 프로세서(310)는 메모리 컨트롤러(310)의 버스 인터페이스 신호들을 이용하여 멀티미디어 프로세서(320)와 통신이 가능하므로 하나의 버스만으로 데이터 송수신 및 제어 기능의 수행이 가능하다. 또한, 해당 버스를 이용하여 부가 메모리(325)와도 직접 통신이 가능하여 신속한 데이터 전송이 가능하다.
다음으로, 메인 프로세서(310)가 제2 메모리 버스를 점유하고 있지 않은 동안 이미지 센서(330)로부터 입력되는 데이터가 부가 메모리(325)에 실시간 저장될 수 있어 멀티미디어 프로세서(320)가 동작 모드(예를 들어 카메라 기능 수행, 오디오 데이터 재생 등)에 따른 부가 메모리(325)의 이용을 다양화할 수 있다. 즉, 멀티미디어 프로세서는 각 동작 모드에 따라 메인 프로세서(310)로부터 전달받는 데 이터 및 제어 신호가 상이하므로, 메인 프로세서(310)로부터 별도의 데이터 또는 제어 신호를 받을 필요가 없는 동작 모드에서는 이미지 센서(330)로부터의 데이터가 실시간 저장되도록 하여 이미지 데이터의 저장 속도를 빠르게 할 수 있어 메모리 사용 효율이 극대화된다. 물론, 메인 프로세서(310)로부터 별도의 데이터를 받을 필요가 있는 동작 모드에서는 이미지 센서(330)로부터의 데이터와의 우선 순위에 따라 다양하게 처리될 수 있음은 앞서 설명한 바와 같다.
다음으로, 부가 메모리(325)가 두 개의 포트를 구비하도록 하고 이미지 데이터의 기록을 위한 포트를 이미지 데이터의 처리를 위한 포트와 구분하여 사용함으로써 멀티미디어 데이터의 처리 효율의 극대화 및 이미지 데이터의 손실 최소화가 가능하다. 이는 이미지 센서(330)로부터 데이터가 실시간으로 입력되므로 하나의 데이터라도 부가 메모리(325)에 저장되지 않으며 데이터 손실이 발생하기 때문이다. 하나의 포트를 이용하는 종래 기술의 경우 데이터 손실을 방지하기 위해 이미지 데이터만을 연속적으로 저장되도록 함으로써 멀티미디어 프로세서(320) 또는 특정 구성 요소에서 부가 메모리(325)를 이용함에 시간 지연이 발생하는 문제점이 있었다.
도 5는 본 발명의 바람직한 일 실시예에 따른 부가 프로세서 프로세서의 수신 정보 판단 방법을 나타낸 순서도이다.
상술한 바와 같이, 본 발명에 따른 부가 프로세서(320, 예를 들어 멀티미디어 프로세서)는 2개의 포트를 가지는 부가 메모리(325)에 연결되도록 구성된다. 하 나의 포트는 부가 프로세서(320) 자체적으로 이용하도록 하여 내부 신호 처리시 병목 현상을 제거할 수 있다. 다른 하나의 포트는 메인 프로세서(310) 또는 연결된 입력 장치(예를 들어, 멀티미디어 프로세서인 경우 이미지 센서(330)일 수 있음)가 부가 메모리(325)에 접속되도록 경로를 제공한다. 즉, 메인 프로세서(310)는 메모리 선택 신호를 이용하여 부가 메모리(325)에 직접 접속하여 필요한 데이터를 독출하거나, 선택부(410)가 메인 프로세서(310) 또는 입력 데이터 처리 장치(예를 들어, 멀티미디어 프로세서인 경우 이미지 스케일러(349)일 수 있음)로부터 수신된 데이터들간의 우선 순위에 따라 부가 메모리(325)로의 데이터 기록을 위한 버스가 이용되도록 한다.
이와 같이 메인 프로세서(310)와 부가 프로세서(320) 간에는 다양한 정보들(예를 들어, 제어 신호, 데이터 기록 요청, 데이터 독출 요청 등)이 송수신되며, 부가 프로세서(320)는 메인 프로세서(310)로부터 수신된 정보가 어떤 용도를 위한 것인지 해석할 필요가 있다. 이하, 도 5를 참조하여 부가 프로세서(320)가 메인 프로세서(310)로부터 수신된 정보의 용도를 판단하여 처리하는 방법을 설명한다.
도 5를 참조하면, 단계 510에서 메인 프로세서(310)는 부가 프로세서(320)로 레지스터(Register) 정보 갱신 요청을 전송한다. 예를 들어, 해당 레지스터에 기록된 값이 제1 레지스터값(예를 들어, '0')이면 이후 전달된 정보가 부가 프로세서(320)의 내부 제어신호이고, 기록된 값이 제2 레지스터값(예를 들어, '1')이면 이후 전달될 정보가 부가 메모리(325)에 저장될 데이터임을 표시할 수 있다.
부가 프로세서(320)는 메인 프로세서(310)로부터 수신한 레지스터 정보 갱신 요청에 상응하도록 레지스터 정보를 갱신한다(단계 520). 당해 레지스터 정보는 부가 프로세서(320) 내의 임의의 레지스터일 수 있다.
상술한 단계 510 내지 단계 520은 메인 프로세서(310)가 종래에 전송한 정보와 상이한 정보를 전달하는 경우에만 필요할 수 있으며, 종래의 전송한 정보와 동일한 용도의 정보를 이후에도 전송하는 경우에는 생략될 수 있다.
단계 530에서 메인 프로세서(310)는 부가 프로세서(320)로 임의의 정보를 전송한다.
부가 프로세서(320)는 단계 520에서 갱신된 레지스터 정보가 제1 레지스터값인지 여부를 판단한다(단계 540).
해당 레지스터에 기록된 값이 제1 레지스터값인 경우 부가 프로세서는 단계 530을 통해 수신된 정보가 부가 프로세서(320)를 제어하기 위한 제어신호인 것으로 인식하여 단계 550으로 진행하여 수신된 제어 신호에 상응하는 처리 동작(예를 들어, 멀티미디어 데이터 처리 및 재생 등)을 수행한다. 제어 신호에 상응하는 처리 동작의 수행은 컨트롤러(346)에 의해 제어될 수 있다.
그러나, 해당 레지스터에 기록된 값이 제2 레지스터값인 경우 부가 프로세서는 단계 530을 통해 수신된 정보가 부가 메모리(325)에 저장될 데이터인 것으로 인식하여 단계 560으로 진행하여 저장 동작을 수행한다. 이때, 우선 순위 제어부(353)는 메인 프로세서(310)로부터 수신된 데이터가 부가 메모리(325)에 저장되도록 하는 우선 순위 제어 신호를 생성하여 메모리 제어부(356) 및/또는 선택부(410)로 전송하고, 선택부(410)는 메인 프로세서(310)로부터 수신된 데이터가 제2 메모 리 버스(도 4 참조)를 통해 저장되도록 한다.
도 6은 본 발명의 바람직한 다른 실시예에 따른 메모리 공유 구조를 나타낸 도면이다. 부가 프로세서는 이미지 센서(330)를 제어하고 이미지 센서(330)로부터 입력되는 멀티미디어 데이터 처리를 위한 멀티미디어 프로세서인 경우를 가정하여 설명한다.
도 6은 앞서 설명한 도 4와 달리 선택부(410)가 메모리 제어부(356)에 통합된 경우를 나타낸다. 즉, 메모리 제어부(356)가 부가 메모리(325)에 구비된 두 개의 포트 각각에 연결되는 메모리 버스를 통한 데이터 송수신을 제어한다. 메모리 제어부(356)는 메인 프로세서(310)로부터 수신된 데이터 또는 이미지 스케일러(349)로부터 수신된 데이터 중 우선 순위 제어부(353)로부터 전달받은 우선 순위 제어 신호에 상응하는 데이터가 제2 메모리 버스를 통해 부가 메모리(325)에 기록되도록 제어한다.
또한, 메인 프로세서(310)는 부가 메모리(325)에 저장된 데이터를 독출하고자 하는 경우 인터페이스(343)를 경유하여 메모리 제어부(356)에 접속되거나 도 4의 경우와 유사하게 메모리 제어부(356)로 직접 접속될 수도 있다.
이외의 사항은 상술한 설명들을 통해 당업자가 쉽게 이해할 수 있을 것이므로 이들에 대한 중복된 설명은 생략한다.
상술한 바와 같이 복수 경로를 통한 메모리 공유 방법 및 장치는 고성능, 고화질의 이미지 처리 등의 경우 시간 지연을 최소화할 수 있고, 부가 프로세서의 처리 효율 감소를 최소화할 수 있는 효과가 있다.
또한, 본 발명은 메인 프로세서가 하나의 버스(bus)를 통해 부가 프로세서 제어 및 부가 프로세서와의 데이터 송수신이 가능한 효과가 있다.
또한, 본 발명은 멀티미디어 프로세서의 동작 여부에 무관하게 이미지 센서로부터 입력되는 이미지 데이터가 부가 메모리에 저장될 수 있어 메모리 사용 효율을 최적화할 수 있는 효과가 있다.
또한, 본 발명은 이미지 센서로부터 입력되는 이미지 데이터의 저장시 시간 지연을 제거할 수 있어 데이터 손실을 억제할 수 있고, 이미지 데이터 저장 및 이미지 데이터 처리를 위한 포트를 달리 적용함으로써 부가 프로세서의 처리 효율을 최대화할 수 있는 효과가 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (13)

  1. 디지털 처리 장치에 있어서,
    메인 프로세서;
    상기 메인 프로세서에 의해 제어되며 하나의 연결 버스를 통해 상기 메인 프로세서에 연결되는 부가 프로세서; 및
    복수의 포트를 구비하고, 각 포트는 독립된 메모리 버스를 통해 상기 부가 프로세서에 각각 결합되는 메모리를 포함하되,
    상기 메인 프로세서는 상기 복수의 메모리 버스 중 할당된 하나의 메모리 버스를 통해 상기 메모리에 접속하여 기록된 데이터를 독출하는 것을 특징으로 하는 디지털 처리 장치.
  2. 제1항에 있어서,
    상기 복수의 메모리 버스 중 적어도 하나는 상기 메모리에 저장된 데이터를 독출하거나 처리된 데이터를 저장하기 위하여 상기 부가 프로세서에 의해 전용되는 디지털 처리 장치.
  3. 제1항에 있어서,
    상기 부가 프로세서는,
    상기 연결 버스를 통해 상기 메인 프로세서로부터 제어 신호, 데이터 중 어느 하나에 상응하는 정보를 수신하는 인터페이스부를 포함하되,
    상기 데이터는 상기 복수의 메모리 버스 중 상기 메인 프로세서로부터 수신된 데이터를 저장하기 위하여 할당된 메모리 버스를 통해 상기 메모리에 저장되는 디지털 처리 장치.
  4. 제1항에 있어서,
    상기 부가 프로세서는,
    결합된 입력 장치로부터 입력되는 입력 데이터를 처리하는 처리부를 포함하되,
    상기 처리된 입력 데이터는 상기 복수의 메모리 버스 중 처리된 입력 데이터를 저장하기 위하여 할당된 메모리 버스를 통해 상기 메모리에 저장되는 디지털 처리 장치.
  5. 청구항 5은(는) 설정등록료 납부시 포기되었습니다.
    제4항에 있어서,
    상기 입력 장치는 이미지 센서인 것을 특징으로 하는 디지털 처리 장치.
  6. 제1항에 있어서,
    상기 부가 프로세서는,
    상기 연결 버스를 통해 상기 메인 프로세서로부터 제어 신호, 데이터 중 어느 하나에 상응하는 정보를 수신하는 인터페이스부;
    결합된 입력 장치로부터 입력되는 입력 데이터를 처리하는 처리부;
    상기 메인 프로세서로부터 수신된 데이터 및 상기 처리된 입력 데이터에 대한 우선 순위 제어 신호를 생성하는 우선 순위 제어부; 및
    상기 우선 순위 제어 신호에 상응하도록 상기 메인 프로세서로부터 수신된 데이터 또는 상기 처리된 입력 데이터를 상기 복수의 메모리 버스 중 할당된 하나의 메모리 버스를 통해 상기 메모리에 저장하는 경로 설정부를 포함하는 디지털 처리 장치.
  7. 제3항에 있어서,
    상기 부가 프로세서는 상기 정보의 용도 정보를 인식하기 위한 레지스터(Register)를 구비하고, 상기 레지스터에 기록되는 값은 상기 메인 프로세서에 의해 제어되며, 상기 인터페이스부는 상기 메인 프로세서로부터 임의의 정보가 수신된 시점에서 상기 레지스터에 기록된 값에 의해 상기 정보가 상기 제어 신호인지 또는 상기 데이터인지 여부를 판단하는 디지털 처리 장치.
  8. 삭제
  9. 제1항에 있어서,
    상기 부가 프로세서 및 상기 메모리는 동일한 칩 내에 구현되는 것을 특징으로 하는 디지털 처리 장치.
  10. 부가 프로세서에 결합된 메모리를 메인 프로세서와 공유하는 방법에 있어서,
    (a) 상기 메인 프로세서로부터 데이터 기록 요청을 수신하는 단계; 및
    (b) 상기 수신된 데이터 기록 요청에 상응하는 데이터를 제1 버스를 통해 상기 메모리에 기록하는 단계를 포함하되,
    상기 메인 프로세서에 의해 제어되는 상기 부가 프로세서는 하나의 연결 버스를 통해 상기 메인 프로세서에 연결되고, 상기 메모리에 구비된 복수의 포트는 각각의 메모리 버스를 통해 상기 부가 프로세서에 결합되며, 상기 복수의 메모리 버스 중 제2 버스는 상기 메모리에 저장된 데이터를 독출하거나 처리된 데이터를 저장하기 위하여 상기 부가 프로세서에 의해 전용되는 것을 특징으로 하는 메모리 공유 방법.
  11. 삭제
  12. 제10항에 있어서,
    상기 부가 프로세서가 결합된 입력 장치로부터 입력 데이터가 더 수신되는 경우, 상기 단계 (b)는,
    미리 설정된 우선 순위 결정 규칙에 따라 상기 메인 프로세서로부터 수신된 데이터 및 상기 입력 데이터의 우선 순위를 결정하는 단계; 및
    상기 메인 프로세서로부터 수신된 데이터의 우선 순위가 선순위인 경우 상기 제1 버스를 통해 상기 수신된 데이터 기록 요청에 상응하는 데이터를 상기 제1 버스를 통해 상기 메모리에 기록하는 단계를 포함하는 메모리 공유 방법.
  13. 청구항 13은(는) 설정등록료 납부시 포기되었습니다.
    제12항에 있어서,
    상기 입력 장치는 이미지 센서인 것을 특징으로 하는 메모리 공유 방법.
KR1020050056177A 2005-06-28 2005-06-28 복수 경로를 통한 메모리 공유 방법 및 장치 KR100731969B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050056177A KR100731969B1 (ko) 2005-06-28 2005-06-28 복수 경로를 통한 메모리 공유 방법 및 장치
US11/917,933 US20090254686A1 (en) 2005-06-28 2006-06-13 Memory sharing through a plurality of routes
PCT/KR2006/002255 WO2007001127A1 (en) 2005-06-28 2006-06-13 Memory sharing through a plurality of routes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050056177A KR100731969B1 (ko) 2005-06-28 2005-06-28 복수 경로를 통한 메모리 공유 방법 및 장치

Publications (2)

Publication Number Publication Date
KR20070000655A KR20070000655A (ko) 2007-01-03
KR100731969B1 true KR100731969B1 (ko) 2007-06-25

Family

ID=37595344

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050056177A KR100731969B1 (ko) 2005-06-28 2005-06-28 복수 경로를 통한 메모리 공유 방법 및 장치

Country Status (3)

Country Link
US (1) US20090254686A1 (ko)
KR (1) KR100731969B1 (ko)
WO (1) WO2007001127A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100909025B1 (ko) * 2007-02-16 2009-07-22 엠텍비젼 주식회사 복수의 프로세서에 의한 메모리 공유 방법 및 메모리 공유구조를 가지는 휴대형 단말기
TWI425364B (zh) * 2010-06-22 2014-02-01 Mstar Semiconductor Inc 記憶體共享系統及方法
US8959263B2 (en) 2013-01-08 2015-02-17 Apple Inc. Maintaining I/O priority and I/O sorting
US9772959B2 (en) 2014-05-30 2017-09-26 Apple Inc. I/O scheduling

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0528090A (ja) * 1991-07-18 1993-02-05 Mitsubishi Electric Corp メモリ制御装置
KR20010080208A (ko) * 1998-11-16 2001-08-22 에를링 블로메, 타게 뢰브그렌 처리 시스템 스케쥴링
US6401176B1 (en) * 1997-11-14 2002-06-04 Agere Systems Guardian Corp. Multiple agent use of a multi-ported shared memory
KR20020067752A (ko) * 2001-02-19 2002-08-24 (주)씨앤에스 테크놀로지 코프로세서 방식의 원칩 비동기 마이크로 프로세서 간의인터페이스 회로
US6463519B1 (en) * 1998-06-30 2002-10-08 Mitsubishi Denki Kabushiki Kaisha Multi-CPU unit

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5768550A (en) * 1995-11-21 1998-06-16 International Business Machines Corporation Bus interface logic system
US6940541B1 (en) * 1997-04-04 2005-09-06 Eastman Kodak Company Printer parameter compensation by a host camera
US6275081B1 (en) * 1999-06-02 2001-08-14 Adaptec, Inc. Gated clock flip-flops
US6640322B1 (en) * 2000-03-22 2003-10-28 Sun Microsystems, Inc. Integrated circuit having distributed control and status registers and associated signal routing means
US6839783B2 (en) * 2000-12-07 2005-01-04 Texas Instruments Incorporated Programmable state machine interface
US6732247B2 (en) * 2001-01-17 2004-05-04 University Of Washington Multi-ported memory having pipelined data banks
US6950873B2 (en) * 2001-08-02 2005-09-27 International Business Machines Corporation Apparatus and method for port sharing a plurality of server processes
US7035755B2 (en) * 2001-08-17 2006-04-25 Credence Systems Corporation Circuit testing with ring-connected test instrument modules
US6941435B2 (en) * 2003-01-21 2005-09-06 International Business Machines Corporation Integrated circuit having register configuration sets
KR20040106778A (ko) * 2003-06-11 2004-12-18 엘지전자 주식회사 복수개의 프로세서를 갖는 이동통신 단말기의 메모리 공유장치 및 그 방법
KR100560761B1 (ko) * 2003-07-08 2006-03-13 삼성전자주식회사 인터페이스 변환 시스템 및 그 방법
US7334161B2 (en) * 2004-04-30 2008-02-19 Arm Limited Breakpoint logic unit, debug logic and breakpoint method for a data processing apparatus
US7075331B2 (en) * 2004-06-03 2006-07-11 Tekelec Methods and systems for providing hardware assisted programming of a programmable logic device in an embedded system
JP2006033749A (ja) * 2004-07-21 2006-02-02 Konica Minolta Photo Imaging Inc 撮像装置
US20080266068A1 (en) * 2007-04-27 2008-10-30 Continental Automotive Systems Us, Inc. Remote Signal Communication System Having Improved Reception Performance

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0528090A (ja) * 1991-07-18 1993-02-05 Mitsubishi Electric Corp メモリ制御装置
US6401176B1 (en) * 1997-11-14 2002-06-04 Agere Systems Guardian Corp. Multiple agent use of a multi-ported shared memory
US6463519B1 (en) * 1998-06-30 2002-10-08 Mitsubishi Denki Kabushiki Kaisha Multi-CPU unit
KR20010080208A (ko) * 1998-11-16 2001-08-22 에를링 블로메, 타게 뢰브그렌 처리 시스템 스케쥴링
KR20020067752A (ko) * 2001-02-19 2002-08-24 (주)씨앤에스 테크놀로지 코프로세서 방식의 원칩 비동기 마이크로 프로세서 간의인터페이스 회로

Also Published As

Publication number Publication date
KR20070000655A (ko) 2007-01-03
US20090254686A1 (en) 2009-10-08
WO2007001127A1 (en) 2007-01-04

Similar Documents

Publication Publication Date Title
KR100591371B1 (ko) 공유 메모리의 분할 영역 크기 가변 방법 및 공유 메모리를가지는 휴대형 단말기
KR100855701B1 (ko) 복수의 프로세서 코어가 통합된 칩 및 데이터 처리 방법
US8051264B2 (en) Portable device and method for controlling shared memory in portable device
KR100592105B1 (ko) 공유 메모리의 분할 영역의 다중 억세스 제어 방법 및 공유메모리를 가지는 휴대형 단말기
KR100634566B1 (ko) 공유 메모리 제어 방법 및 공유 메모리 동작 제어를수행하는 사용자 단말기
KR100782592B1 (ko) 공유 메모리를 구비한 장치 및 공유 메모리 제어 방법
KR100663380B1 (ko) 촬상 장치 및 영상 신호 생성 방법
KR100731969B1 (ko) 복수 경로를 통한 메모리 공유 방법 및 장치
KR100728650B1 (ko) 복수 경로를 통한 다중 분할된 메모리 공유 방법 및 장치
KR100736902B1 (ko) 복수의 프로세서에 의한 메모리 공유 방법 및 장치
KR100746364B1 (ko) 메모리 공유 방법 및 장치
KR100748191B1 (ko) 공유 메모리를 구비한 장치 및 공유 메모리 억세스 상태정보 제공 방법
KR100592106B1 (ko) 개별 메모리 접근 허용 방법 및 장치
KR100658588B1 (ko) 메모리 공유 시스템 및 그 방법
KR100592109B1 (ko) 공유 메모리의 분할 영역의 다중 억세스 제어 방법 및 공유메모리를 가지는 휴대형 단말기
US7814282B2 (en) Memory share by a plurality of processors
KR100909025B1 (ko) 복수의 프로세서에 의한 메모리 공유 방법 및 메모리 공유구조를 가지는 휴대형 단말기
KR100658591B1 (ko) 공유 메모리를 이용한 디스플레이 제어 방법 및 장치
KR100710626B1 (ko) 데이터 버스 확장 구조를 갖는 디지털 처리 장치 및 그방법
KR100700040B1 (ko) 공유 메모리를 구비한 장치 및 공유 메모리 억세스 상태정보 제공 방법
KR100759865B1 (ko) 독립 동작 가능한 부가 제어부를 구비한 사용자 단말기 및메모리 공유 방법
KR100719808B1 (ko) 메모리 공유 방법 및 메모리 공유 구조를 가지는 휴대용단말기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20130530

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140528

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150526

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180528

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190527

Year of fee payment: 13