KR100592105B1 - 공유 메모리의 분할 영역의 다중 억세스 제어 방법 및 공유메모리를 가지는 휴대형 단말기 - Google Patents

공유 메모리의 분할 영역의 다중 억세스 제어 방법 및 공유메모리를 가지는 휴대형 단말기 Download PDF

Info

Publication number
KR100592105B1
KR100592105B1 KR1020050024926A KR20050024926A KR100592105B1 KR 100592105 B1 KR100592105 B1 KR 100592105B1 KR 1020050024926 A KR1020050024926 A KR 1020050024926A KR 20050024926 A KR20050024926 A KR 20050024926A KR 100592105 B1 KR100592105 B1 KR 100592105B1
Authority
KR
South Korea
Prior art keywords
control unit
bus
controller
additional
storage area
Prior art date
Application number
KR1020050024926A
Other languages
English (en)
Inventor
정종식
Original Assignee
엠텍비젼 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엠텍비젼 주식회사 filed Critical 엠텍비젼 주식회사
Priority to KR1020050024926A priority Critical patent/KR100592105B1/ko
Priority to US11/909,121 priority patent/US20090254713A1/en
Priority to PCT/KR2005/003144 priority patent/WO2006101293A1/en
Priority to CNA2005800498834A priority patent/CN101180802A/zh
Application granted granted Critical
Publication of KR100592105B1 publication Critical patent/KR100592105B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups

Abstract

본 발명은 공유 메모리의 분할 영역의 다중 억세스 제어 방법 및 공유 메모리를 가지는 휴대형 단말기에 관한 것이다. 본 발명의 바람직한 일 실시예에 따르면, 공유 메모리의 저장 영역이 복수의 저장 영역으로 분할되고, 각 제어부가 각각의 억세스 포트를 통해 임의의 저장 영역에 억세스한 후 임의의 데이터를 저장한 후 해당 저장 영역으로의 억세스 권한을 타 제어부를 이전함으로써 타 제어부의 억세스가 가능하도록 한다. 따라서, 본 발명에 의해 복수의 제어부간에 데이터 송수신 시간을 최소화할 수 있고, 각 제어부의 프로세스 효율을 최적화할 수 있다.
공유, 메인 메모리, 포트, 버스

Description

공유 메모리의 분할 영역의 다중 억세스 제어 방법 및 공유 메모리를 가지는 휴대형 단말기{Method for controlling access to partitioned blocks of shared memory and portable terminal having shared memory}
도 1은 종래의 카메라 기능을 구비한 이동 통신 단말기의 블록 구성도.
도 2는 종래의 메인 제어부, 부가 제어부 및 각각의 메모리간의 결합 구조를 예시한 도면.
도 3은 본 발명의 바람직한 일 실시예에 따른 메인 제어부, 부가 제어부 및 메모리부간의 결합 구조를 나타낸 도면.
도 4는 본 발명의 바람직한 일 실시예에 따른 메모리부의 저장 영역의 분할 상태를 나타낸 도면.
도 5는 본 발명의 바람직한 일 실시예에 따른 임의의 제어부가 분할 저장 영역에 억세스하는 과정을 나타낸 순서도.
도 6은 본 발명의 바람직한 다른 실시예에 따른 메모리부의 저장 영역의 분할 상태를 나타낸 도면.
<도면의 주요부분에 대한 부호의 설명>
210 : 메인 제어부
220 : 부가 제어부
310 : 메모리부
본 발명은 휴대형 단말기에 관한 것으로, 특히 복수의 프로세서가 구비된 휴대형 단말기에 관한 것이다.
휴대형 단말기는 게임, 이동 통신 등의 기능을 수행하기 위하여 작은 크기로 형성되어 사용자의 휴대를 용이하게 한 전자 장치를 의미한다. 휴대형 단말기에는 이동 통신 단말기, 개인 휴대 단말기(PDA : Personal Digital Assistant), 휴대형 멀티미디어 단말기(PMP : Portable Multimedia Player) 등이 있을 수 있다.
이중, 이동 통신 단말기는 본질적으로 이동중인 사용자가 원격지의 수신자와 전화 통화를 가능하도록 구현된 장치이다. 그러나, 과학 기술의 발전으로 인해, 최근의 이동 통신 단말기는 전화 통화 기능, 단문 메시지 송수신 기능, 주소록 관리 기능 등의 본질적 기능 외에 카메라 기능, 멀티미디어 데이터 재생 기능 등의 부가적 기능을 더 구비하고 있다.
도 1은 종래의 카메라 기능을 구비한 이동 통신 단말기의 블록 구성도이다.
도 1을 참조하면, 카메라 기능을 구비한 이동 통신 단말기(100)는 고주파 처 리부(110), A/D 변환부(115), D/A 변환부(120), 제어부(125), 전원부(130), 키 입력부(135), 메인 메모리(140), 표시부(145), 카메라(150), 영상 처리부(155) 및 보조 메모리(160)를 포함하여 구성된다.
고주파 처리부(110)는 안테나를 통해 수신되거나 안테나를 통해 송신되는 고주파 신호를 처리한다.
A/D 변환부(115)는 고주파 처리부(110)로부터 출력되는 아날로그 신호를 디지털 신호로 변환하여 제어부(125)로 전송한다.
D/A 변환부(120)는 제어부(125)로부터 출력되는 디지털 신호를 아날로그 신호로 변환하여 고주파 처리부(110)로 전송한다.
제어부(125)는 이동 통신 단말기(100)의 전반적인 동작을 제어한다. 제어부(125)는 CPU(Central Processing Unit) 또는 마이크로 컨트롤러(Micro-Controller)를 포함할 수 있다.
전원부(130)는 이동 통신 단말기(100)가 동작하는데 필요한 전원을 공급하는 수단으로, 전원부(130)는 외부 전원 소스(source)와 결합되거나 배터리(battery) 등과 결합될 수 있다.
키 입력부(135)는 이동 통신 단말기(100)의 각종 기능 설정, 다이얼링 등을 수행하기 위한 키 데이터를 생성하여 제어부(125)로 전달한다.
메인 메모리(140)는 이동 통신 단말기(100)의 운용 프로그램, 각종 데이터 등을 저장한다. 메인 메모리(140)는 플래시 메모리(Flash Memory) 또는 EEPROM(Electrically Erasable Programmable Read Only Memory) 등으로 구성될 수 있다.
표시부(145)는 이동 통신 단말기(100)의 동작 상태, 카메라(150)를 통해 쵤영된 외부 영상 등을 표시한다.
카메라(150)는 외부 영상(피사체)를 촬영하고, 영상 처리부(155)는 카메라(150)에 의해 촬영된 외부 영상을 처리한다. 영상 처리부(155)는 색 보간, 감마 보정, 화질 보정, JPEG 부호화 등의 기능을 수행한다. 보조 메모리(160)는 영상 처리부(155)에 의해 처리된 외부 영상 등을 저장한다.
상술한 바와 같이, 카메라 기능을 구비한 이동 통신 단말기(100)는 복수의 프로세서(즉, 메인 제어부와 부가 기능 수행을 위한 하나 이상의 부가 제어부)를 구비한다. 즉, 도 1에 도시된 바와 같이 이동 통신 단말기(100)의 전체적인 기능을 제어하기 위한 제어부(125)와 카메라 기능을 제어하기 위한 영상 처리부(155)가 포함된다. 또한, 각각의 프로세서는 각각 독립된 메모리와 결합되도록 구성된다.
부가 제어부의 형태는 휴대형 단말기에 어떤 부가 기능이 구비되는지에 따라 상이할 수 있다. 예를 들어, 카메라 기능 수행을 위한 부가 제어부는 JPEG 부호화(encoding), JPEG 복호화(decoding) 등의 기능을 수행할 수 있고, 동영상 재생 기능을 수행하기 위한 부가 제어부는 비디오 파일(예를 들어, MPEG4, DIVX, H.264)의 부호화, 복호화 등을 수행할 수 있고, 음악 파일 재생 기능을 수행하기 위한 부가 제어부는 음악 파일의 부호화, 복호화 등을 수행할 수 있다. 물론, 상술한 다양한 기능을 통합적으로 수행할 수 있는 부가 제어부도 존재할 수 있다. 이러한 제어부들 각각에는 제어부에 의해 처리된 데이터를 저장하기 위한 메모리가 개별적으로 존재한다. 따라서, 종래 기술에 의하면 휴대형 단말기의 기능이 다기능화될수록 제어부의 수량 및 메모리의 수량도 증대되어야 하는 문제점이 있다.
도 2는 종래의 메인 제어부, 부가 제어부 및 각각의 메모리간의 결합 구조를 예시한 도면이다.
도 2를 참조하면, 메인 제어부(210)와 부가 제어부(220)가 버스(BUS) 1을 통해 정보를 송수신하고, 메인 제어부(210)는 메인 메모리(230)와 버스 2를 통해 결합되며, 부가 제어부(220)와 부가 메모리(240)는 버스 3을 통해 결합되어 있다. 버스(Bus)는 컴퓨터 등에서 제어부와 주기억장치, 입출력 장치 간에 정보를 전송하는 데 사용되는 공용 목적의 전기적 통로를 의미한다. 버스는 각 장치(device)의 주소나 기억장치의 위치를 나타내는 정보들을 위한 선과 수행될 다양한 데이터 전송동작을 구별하기 위한 선을 포함한다.
도 2에 도시된 바와 같이, 각각의 제어부(210, 220)는 각각의 메모리(230, 240)와 독립적으로 결합되므로, 현재 수행되는 동작이 무엇인가에 따라 메인 제어부(210)는 메인 메모리(230)에 저장된 데이터를 읽어 호스트 인터페이스(Host Interface)를 통해 부가 제어부(220)로 전송하거나 부가 제어부(220)에 요청하여 부가 메모리(240)에 저장된 데이터를 읽어오는 등의 동작을 수행한다. 즉, 임의의 데이터 처리를 메인 제어부(210)와 부가 제어부(220)에서 각각 수행하여야 하는 경우, 메인 제어부(210)가 메인 메모리(230)에 억세스하여 필요한 연산처리를 수행한 후 부가 제어부(220)로 처리된 데이터를 전송하며, 부가 제어부(220)는 수신된 데이터를 재처리하여 부가 메모리(240)에 저장한다. 이어서, 부가 제어부(220)는 부 가 메모리(240)에 저장된 데이터를 다시 메인 제어부(210)로 전송하여 메인 메모리(230)에 저장되도록 한다.
이 경우, 메인 제어부(210)와 부가 제어부(220)간에 송수신되는 데이터의 양이 많을수록 각 제어부(210, 220)는 자체 프로세스보다는 타 제어부의 요청에 따른 동작(즉, 메모리 억세스, 호스트 인터페이스 동작 등)에 보다 많은 시간을 소비하게 되는 문제점이 발생된다.
상술한 문제점은 휴대형 단말기에서 수행되는 기능이 많아지고, 또한 처리되어야할 데이터의 양이 많아짐에 따라 메인 제어부(210)와 부가 제어부(220)간의 데이터 송수신에 병목 현상을 야기하는 문제점이 있다.
결과적으로, 상술한 문제점들은 다기능 휴대형 단말기의 전체 성능을 약화시키는 원인이 된다.
따라서, 상술한 문제점들을 해결하기 위한 본 발명의 목적은 공유 메모리의 저장 영역을 복수의 분할 영역으로 분할하고 각 분할 영역에 복수의 제어부들의 억세스를 가능하게 함으로써 각 제어부간의 데이터 전송 시간을 최소화할 수 있는 공유 메모리의 분할 영역의 다중 억세스 제어 방법 및 공유 메모리를 가지는 휴대형 단말기를 제공하는 것이다.
본 발명의 다른 목적은 복수의 영역으로 분할된 공유 메모리의 저장 영역을 복수의 제어부들의 억세스를 가능하게 함으로써 각 제어부는 자체 프로세스만을 담 당할 수 있어 각 제어부의 동작 속도 및 효율을 최적화할 수 있는 공유 메모리의 분할 영역의 다중 억세스 제어 방법 및 공유 메모리를 가지는 휴대형 단말기를 제공하는 것이다.
본 발명의 또 다른 목적은 공유 메모리의 영역을 분할하여 사용함으로써 소프트웨어에서 공유 메모리의 제어가 용이한 공유 메모리의 분할 영역의 다중 억세스 제어 방법 및 공유 메모리를 가지는 휴대형 단말기를 제공하는 것이다.
본 발명의 또 다른 목적은 특정 메모리 영역에 저장된 데이터를 각 제어부간에 주고받는 불필요한 시간 손실(time loss)를 제거함으로써 고효율의 데이터 처리가 가능한 공유 메모리의 분할 영역의 다중 억세스 제어 방법 및 공유 메모리를 가지는 휴대형 단말기를 제공하는 것이다.
본 발명의 이외의 목적들은 하기의 설명을 통해 쉽게 이해될 수 있을 것이다.
상기 목적들을 달성하기 위하여, 본 발명의 일 측면에 따르면 복수의 제어부에 의해 접속 가능한 분할 영역들로 구성된 공유 메모리를 구비한 휴대형 단말기가 제공된다.
본 발명의 바람직한 일 실시예에 따르면, 휴대형 단말기에 있어서, 메모리부; 상기 메모리부와 AP(Application Processor)-ME(Memory) 버스(BUS)를 통해 결합되어, 상기 AP-ME 버스를 통해 접속(access)된 상기 메모리부에 저장된 원시 데이터를 처리 명령에 상응하도록 처리하여 저장하는 부가 제어부; 및 상기 메모리부와 MP(Main Processor)-ME 버스를 통해 결합되고, 상기 부가 제어부와 MP-AP 버스를 통해 결합되어 상기 처리 명령을 상기 MP-AP 버스를 통해 상기 부가 제어부로 전송하는 메인 제어부를 포함하되, 상기 메모리부의 저장 영역은 상기 부가 제어부가 상기 AP-ME 버스를 통해 접속 가능하고, 상기 메인 제어부가 상기 MP-ME 버스를 통해 접속 가능한 복수의 분할 저장 영역으로 분할되고, 상기 메모리부는 상기 AP-ME 버스를 통해 상기 부가 제어부와 정보를 송수신하기 위한 제1 포트 및 상기 MP-ME 버스를 통해 상기 메인 제어부와 정보를 송수신하기 위한 제2 포트를 구비한 휴대형 단말기가 제공된다.
제1 제어부(상기 메인 제어부 또는 상기 부가 제어부 중 어느 하나)는 어느 하나의 분할 저장 영역에 억세스하는 경우, 상기 MP-AP 버스를 통해 제2 제어부(상기 메인 제어부 또는 상기 부가 제어부 중 다른 하나)로 억세스 상태 정보를 전송할 수 있다.
삭제
상기 분할 저장 영역들의 크기에 상응하는 영역 분할 정보는 상기 메인 제어부 또는 상기 부가 제어부 중 어느 하나인 제1 제어부에 의해 설정되고, 상기 MP-AP 버스를 통해 상기 메인 제어부 또는 상기 부가 제어부 중 다른 하나인 제2 제어부로 전달될 수 있다.
상기 처리 명령은 상기 원시 데이터의 처리 유형에 대한 지시 정보, 상기 원시 데이터의 저장 위치를 포함할 수 있다. 또한, 상기 처리 명령은 상기 지시 정보에 상응하도록 처리된 원시 데이터를 저장하기 위한 위치 정보를 더 포함할 수 있다.
상기 복수의 분할 저장 영역은 상기 부가 제어부와 상기 메인 제어부간에 데이터를 전달하기 위한 데이터 전달 영역을 포함할 수 있다.
상기 목적들을 달성하기 위하여, 본 발명의 일 측면에 따르면 공유 메모리의 분할 영역에 대한 복수의 제어부의 억세스를 제어하는 방법 및/또는 그 방법을 기록한 기록매체가 제공된다.
본 발명의 바람직한 일 실시예에 따르면, 공유 메모리의 분할 영역의 다중 억세스 제어 방법을 수행하기 위해 휴대형 단말기에 의해 실행될 수 있는 명령어들의 프로그램이 유형적으로 구현되어 있으며, 상기 휴대형 단말기에 의해 판독될 수 있는 프로그램을 기록한 기록매체에 있어서-여기서, 상기 휴대형 단말기는 메인 제어부와 부가 제어부를 포함하고, 상기 메인 제어부는 MP(Main Processor)-ME(Memory) 버스를 통해 메모리부와 결합되며, 상기 부가 제어부는 AP(Application Processor)-ME 버스를 통해 상기 메모리부와 결합되고, 상기 메인 제어부와 상기 부가 제어부는 MP-AP 버스를 통해 결합되며, 상기 메모리부의 저장 영역은 복수의 분할 저장 영역으로 분할됨-, 제1 제어부가 어느 하나의 분할 저장 영역에 접속하기 위하여 상기 분할 저장 영역에 제2 제어부가 이미 억세스하였는지 여부를 판단하는 단계-여기서, 상기 제1 제어부는 상기 메인 제어부 또는 상기 부가 제어부 중 어느 하나이고, 상기 제2 제어부는 상기 메인 제어부 또는 상기 부가 제어부 중 다른 하나임-; 상기 분할 저장 영역에 상기 제2 제어부가 억세스하지 않은 경우, 상기 제1 제어부는 상기 분할 저장 영역에 억세스하는 단계; 상기 제1 제어부가 상기 억세스된 분할 저장 영역에 임의의 데이터를 기록하는 단계; 및 상기 제1 제어부가 상기 분할 저장 영역에 대한 억세스를 종료하는 단계를 실행하는 프로그램을 기록한 기록매체가 제공된다.
상기 프로그램은 상기 제1 제어부가 어느 하나의 분할 저장 영역에 억세스하는 경우, 상기 MP-AP 버스를 통해 상기 제2 제어부로 억세스 상태 정보를 전송하도록 구현될 수 있다.
삭제
상기 프로그램은 상기 분할 저장 영역들의 크기에 상응하는 영역 분할 정보는 상기 제1 제어부에 의해 설정되고, 상기 MP-AP 버스를 통해 상기 제2 제어부로 전달되도록 구현될 수 있다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면들을 참조하여 상세히 설명하기로 한다. 본 발명을 설명함에 있어 전체적인 이해를 용이하게 하기 위하여 도면 번호에 상관없이 동일한 수단에 대해서는 동일한 참조 번호를 사용하기로 한다. 또한, 하기의 설명 과정에서 이용되는 숫자(예를 들어, 버스 1, 버스 2, 제1, 제2 등)는 동일 또는 유사한 개체를 구분하기 위한 식별 수단에 불과하다.
도 3은 본 발명의 바람직한 일 실시예에 따른 메인 제어부, 부가 제어부 및 메모리부간의 결합 구조를 나타낸 도면이고, 도 4는 본 발명의 바람직한 일 실시예에 따른 메모리부의 저장 영역의 분할 상태를 나타낸 도면이다.
도 3을 참조하면, 메인 제어부(210)와 부가 제어부(220)는 버스(Bus) 1(이는 메인 제어부(210)와 부가 제어부(220)간을 연결하는 MP(Main Processor)-AP(Additional Processor) 버스임)을 통해 정보(예를 들어, 처리 명령, 상태 정보 등)를 송수신하고, 메인 제어부(210)와 메모리부(310)는 버스 2(이는 메인 제어부(210)와 메모리부(310)간을 연결하는 MP(Main Processor)-ME(Memory) 버스임)를 통해 데이터를 송수신하며, 부가 제어부(220)와 메모리부(310)는 버스 3(이는 부가 제어부(220)와 메모리부(310)간을 연결하는 AP-ME 버스임)을 통해 데이터를 송수신하도록 결합되어 있다. 버스(Bus)는 컴퓨터 등에서 제어부와 주기억장치, 입출력 장치 간에 정보를 전송하는 데 사용되는 공용 목적의 전기적 통로이다. 여기서, 메인 제어부(210)는 휴대형 단말기의 전반적인 동작을 제어하는 프로세서일 수 있다. 또한 부가 제어부(220)는 MPEG4, 3D 그래픽, 카메라 기능, MP3 파일 재생 등을 처리하기 위한 전용의 프로세서일 수 있다. 부가 제어부(220) 후단에는 디스플레이 장치(320) 등과 같은 주변 장치가 결합될 수 있다. 디스플레이 장치(320) 등을 통해 어떤 데이터가 출력되도록 할 것인지 여부는 메인 제어부(210) 또는 부가 제어부(220)에 의해 제어될 수 있다.
메모리부(310)는 결합된 복수의 제어부에 의해 사용되는 구조로서 구비된 또는 메모리부(310)를 공유하는 제어부의 수량에 상응하는 억세스 포트(Access Port)를 구비하여야 한다.
예를 들어, 도 3 및 도 4에 도시된 바와 같이 메모리부(310)가 메인 제어부(210) 및 부가 제어부(220)와 공통적으로 결합된 구조라면, 2개의 제어부(210, 220)가 하나의 메모리부(310)를 사용하는 구조이므로 메모리부(310)는 2개의 억세스 포트(Access Port)를 구비하여야 한다. 즉, 2개의 억세스 포트는 제1 포트(410), 제2 포트(420)로 구분되어 제1 포트는 메인 제어부(210)와 연결되도록 하고, 제2 포트는 부가 제어부(220)와 연결되도록 설정된다. 메인 제어부(210) 및 부가 제어부(220)는 각각 독립적인 클록(Clock)을 사용할 수 있다.
또한 메모리부(310)의 저장 영역은 결합된 제어부의 수량에 상응하는 분할 영역들로 분할될 수 있다. 이는 각 제어부들이 각각의 분할 영역에 동시에 접속하여 데이터 기록(Write)을 수행할 수 있도록 하기 위함이다. 예를 들어, 메모리부(310)에 결합된 제어부가 2개인 경우 도 4에 도시된 바와 같이 메모리부(310)는 2개의 영역(즉, 제1 저장 영역(430), 제2 저장 영역(440))으로 분할될 수 있다. 각 분할 영역(430, 440)은 특정 제어부에 전용 영역으로 할당되지 않고 동시에 억세스되지만 않는다면 개별적인 억세스가 가능하다. 이는 어느 한쪽의 처리가 완료된 후 다음 처리 과정이 진행되도록 설정함으로써 데이터의 시간적인 정합성을 연속적으로 유지하기 위함이다. 물론, 메모리부(310)에 결합된 제어부가 2개일지라도 메모리부(310)의 저장 영역은 2 이상으로 분할될 수도 있다.
메모리부(310)의 분할 영역, 즉 제1 저장 영역(430) 및 제2 저장 영역(440)의 크기는 디폴트(default)로 미리 지정되어 있거나, 메인 제어부(210) 및/또는 부가 제어부(220)에 의해 임의의 크기들로 분할되거나 필요 시점(예를 들어, 기록하 고자 하는 데이터가 기록 가능 영역의 크기 이상인 경우)마다 메인 제어부(210) 및/또는 부가 제어부(220)에 의해 가변되도록 설정될 수도 있다. 즉, 메모리부(310)의 저장 영역 중 분할된 저장 영역에 대한 주소(Address) 정보는 메인 제어부(210)에 의해 설정되고 관리될 수 있으며, 메인 제어부(210)에 의해 설정된 주소 정보는 부가 제어부(220)에 제공되어 공유된다. 물론, 주소 정보에 대한 설정 및 관리는 부가 제어부(220)에 의해서도 수행될 수 있으며, 필요에 따라서는 각 제어부(210 또는 220)가 주소 정보의 설정 권한을 가지고 타 제어부(220 또는 210)로 설정된 주소 정보를 제공함으로써 주소 정보의 공유가 가능해진다. 이 경우, 메모리부(310)의 분할된 저장 영역에 대한 정보는 휴대형 단말기의 부팅(booting) 과정에서 각 제어부에 의해 인식될 수 있다. 또한 만일 메모리부(310)가 SDRAM인 경우에는 뱅크(Bank) 단위로 영역이 구분될 수도 있다. 즉, 일반적인 SDRAM은 RAS address, CAS address 및 Bank address를 포함하며, 통상 뱅크(Bank)는 4개로 구성된다. 이때, 4개의 뱅크를 각각 2개씩 나누어 제1 저장 영역(430), 제2 저장 영역(440)으로 할당할 수 있다.
또한 도 4에는 제1 포트(410)가 제1 저장 영역(430)쪽에, 제2 포트(420)가 제2 저장 영역(440)쪽에 도시되었으나 이는 도시의 편의를 위한 것일 뿐 각 포트(410 또는 420)를 통해서는 어느 한쪽의 저장 영역에만의 접속이 가능하다는 의미는 아니다. 따라서, 각 포트(410 또는 420)를 통해 억세스할 때 분할된 각 저장 영역(430, 440)으로의 억세스가 가능함은 당연하다. 다만, 상술한 바와 같이, 어느 하나의 제어부가 데이터를 기록하기 위해 어느 하나의 저장 영역에 억세스한 상태 라면 다른 제어부는 당해 저장 영역에 억세스할 수 없도록 제한되어야 한다. 제1 저장 영역(430) 또는 제2 저장 영역(440)에 복수의 제어부(210, 220)가 동시에 접속할 수 없도록 제한하는 방법은 먼저 접속한 제어부가 타 제어부로 접속 사실(예를 들어, 접속된 주소 정보 등)을 통지하는 방법, 메모리부(310)에서 임의의 제어부가 공동 영역에 접속한 경우 타 제어부로 접속 사실을 통지하는 방법 등이 있을 수 있다. 즉, 메인 제어부(210)와 부가 제어부(220)는 독립된 경로를 통해 메모리부(310)의 개별 저장 영역에 동시에 접속하여 데이터 처리가 가능하며, 이 경우 양자간의 충돌이 방지될 수 있다.
도 5는 본 발명의 바람직한 일 실시예에 따른 임의의 제어부가 분할 저장 영역에 억세스하는 과정을 나타낸 순서도이다.
본 발명에 따른 메모리부(310)의 저장 영역은 복수의 분할 저장 영역(430, 440)으로 분할될 수 있으며, 각 제어부는 억세스 포트를 통해 어느 하나의 분할 저장 영역에 접속하여 데이터를 기록(Write)하거나 기록된 데이터를 독출(Read)할 수 있다. 즉, 제1 저장 영역(430)이 메인 제어부(210)에 의해 억세스된 상태에서 부가 제어부(220)는 제2 저장 영역(440)에 자유롭게 억세스할 수 있는 것이다. 따라서, 각 제어부는 메모리부(310)의 분할 저장 영역 각각에 동시에 억세스하여 필요한 데이터 처리가 가능한 장점이 있다. 다만, 어느 하나의 분할 저장 영역에 복수의 제어부가 동시에 억세스하는 경우 데이터 정합성이 훼손될 수 있으므로 이에 대한 제한 방안이 요구된다. 물론, 동일한 분할 저장 영역에 복수의 제어부가 동시에 억세 스할지라도 어느 하나의 제어부는 데이터를 기록하고 다른 하나의 제어부는 데이터를 독출만 하는 경우에는 허용될 수도 있다. 이하, 도 5를 참조하여 하나의 분할 저장 영역에 복수의 제어부가 동시에 억세스하지 않도록 하는 방법을 설명한다.
도 5를 참조하면, 단계 510에서 임의의 제어부(즉, 메인 제어부(210) 또는 부가 제어부(220) 중 어느 하나 - 이하, 제1 제어부라 칭함)는 특정 분할 저장 영역(즉, 제1 저장 영역(430) 또는 제2 저장 영역(440))에 억세스하여야 하는지 판단한다.
당해 분할 저장 영역에 억세스할 필요가 없는 경우 단계 510에서 대기한다.
그러나 당해 분할 저장 영역에 억세스하여야 하는 경우, 제1 제어부는 단계 520에서 타 제어부(즉, 메인 제어부(210) 또는 부가 제어부(220) 중 다른 하나 - 이하 제2 제어부라 칭함)가 해당 분할 저장 영역에 이미 억세스한 상태인지 여부를 판단한다. 제2 제어부가 임의의 분할 저장 영역에 억세스하였는지 여부는 해당 제어부 또는 메모리부(310)로부터 수신되는 상태 정보를 통해 인식될 수 있다.
만일 당해 분할 저장 영역에 제2 제어부가 억세스한 상태라면 해당 제2 제어부가 당해 분할 저장 영역에 대한 억세스 상태를 종료할 때까지 단계 520에서 대기한다.
그러나, 당해 분할 저장 영역이 억세스 가능하다면 단계 530으로 진행하여 제1 제어부는 해당 분할 저장 영역으로 억세스하고, 당해 제1 제어부가 당해 분할 저장 영역에 억세스하였음을 나타내는 억세스 상태 정보를 제2 제어부로 전송한다. 억세스 상태 정보는 당해 분할 저장 영역으로의 억세스 직전에 전송될 수도 있으 며, 상술한 바와 같이 메모리부(310)에 의해 제2 제어부로 전송될 수도 있다.
단계 540에서 제1 제어부는 억세스된 분할 저장 영역에 기록하고자 하는 데이터의 저장이 완료되었는지 여부를 판단한다. 만일 기록하고자 하는 데이터의 기록이 완료되지 않았다면 해당 데이터의 기록을 계속 수행하나, 만일 기록하고자 하는 데이터의 기록이 완료되었다면 단계 550에서 해당 분할 저장 영역에 대한 억세스를 종료한다. 또한, 제1 제어부 또는 메모리부(310)는 해당 분할 저장 영역에 대한 억세스 종료 정보를 제2 제어부로 전송하여 제2 제어부의 억세스를 가능하게 한다.
상술한 바와 같이, 본 발명에 따른 분할 저장 영역 공유 방법은 메인 제어부(210) 및 부가 제어부(220)가 복수의 분할 저장 영역을 서로 교차하여 억세스할 수 있으므로, 상호간에 전달하고자 하는 데이터를 각 분할 저장 영역의 일정 영역에 기록한 후 해당 분할 저장 영역에 대한 억세스 권한을 상대방에게 제공(예를 들어, 억세스 종료 정보 전송)함으로써 실시간 데이터 전달이 가능한 장점을 가진다. 따라서, 메인 제어부(210)의 처리 명령에 의해 부가 제어부(220)가 임의의 데이터를 처리할 때 신속한 처리가 가능해진다. 이 경우 필요하면 해당 데이터의 저장 주소 정보가 상대방에 전달될 수 있다.
도 6은 본 발명의 바람직한 다른 실시예에 따른 메모리부의 저장 영역의 분할 상태를 나타낸 도면이다.
도 6에 도시된 바와 같이, 메모리부(310)의 저장 영역은 복수의 분할 저장 영역(즉, 제1 저장 영역(610), 제2 저장 영역(620), 제1 데이터 전달 영역(630), 제2 데이터 전달 영역(640) 등)으로 분할될 수도 있다.
앞서 도 4에 도시된 바와 같이 메모리부(310)의 저장 영역을 제1 저장 영역(410), 제2 저장 영역(420)만으로 분할하는 방법에서는 제1 제어부(즉, 메인 제어부(210) 또는 부가 제어부(220) 중 어느 하나)가 임의의 분할 저장 영역에 데이터를 기록한 상태에서 해당 데이터를 제2 제어부(즉, 메인 제어부(210) 또는 부가 제어부(220) 중 다른 하나)가 이용할 수 있도록 하기 위해서는 해당 분할 저장 영역에 대한 억세스를 종료하여야 한다.
그러나, 그래픽 처리 등과 같이 많은 양의 데이터가 메인 제어부(210)와 부가 제어부(220)간에 이동되어야 하는 경우일지라도, 도 6과 같이 별도의 데이터 전달 영역(630, 640)을 구비하면 상호간에 전달되어야 하는 데이터를 각 저장 영역에서 상응하는 데이터 전달 영역으로 이동 또는 복제한 후 타 제어부로 해당 데이터 전달 영역으로 억세스하도록 하는 정보만을 전달함으로써 해당 저장 영역(610 또는 620)에 대한 억세스 권한을 포기할 필요가 없게 된다. 타 제어부로 전달될 데이터가 데이터 전달 영역에 저장한 후, 해당 제어부는 타 제어부로 해당 데이터의 저장 위치 정보와 처리 명령(예를 들어, 해당 데이터의 처리 유형 지시)이 상응하는 버스(Bus)를 통해 전달된다. 물론, 데이터 전달 영역내의 데이터 저장 주소가 디폴트로 설정되어 있다면 저장 위치 정보는 생략될 수 있다. 이와 같이 데이터를 저장한 저장 영역 자체에 대한 억세스 권한을 복수의 제어부간에 주고 받음으로써 데이터 처리를 위한 데이터 송수신 시간을 절감할 수 있게 된다.
물론, 복수의 제어부간에 적은 양의 데이터를 전송하여야 하는 경우에는 해당 분할 저장 영역에 대한 억세스를 종료하지 않더라도 각 제어부간에 연결된 버스(Bus)를 통해 데이터를 송수신할 수도 있다.
상술한 바와 같이 공유 메모리의 분할 영역의 다중 억세스 제어 방법 및 공유 메모리를 가지는 휴대형 단말기는 공유 메모리의 저장 영역을 복수의 분할 영역으로 분할하고 각 분할 영역에 복수의 제어부들의 억세스를 가능하게 함으로써 각 제어부간의 데이터 전송 시간을 최소화할 수 있는 효과가 있다.
또한, 본 발명은 복수의 영역으로 분할된 공유 메모리의 저장 영역을 복수의 제어부들의 억세스를 가능하게 함으로써 각 제어부는 자체 프로세스만을 담당할 수 있어 각 제어부의 동작 속도 및 효율을 최적화할 수 있는 효과가 있다.
또한, 본 발명은 공유 메모리의 영역을 분할하여 사용함으로써 소프트웨어에서 공유 메모리의 제어가 용이한 효과가 있다.
또한, 본 발명은 특정 메모리 영역에 저장된 데이터를 각 제어부간에 주고받는 불필요한 시간 손실(time loss)를 제거함으로써 고효율의 데이터 처리가 가능한 효과가 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (11)

  1. 휴대형 단말기에 있어서,
    메모리부;
    상기 메모리부와 AP(Additional Processor)-ME(Memory) 버스(BUS)를 통해 결합되어, 상기 AP-ME 버스를 통해 접속(access)된 상기 메모리부에 저장된 원시 데이터를 처리 명령에 상응하도록 처리하여 저장하는 부가 제어부; 및
    상기 메모리부와 MP(Main Processor)-ME 버스를 통해 결합되고, 상기 부가 제어부와 MP-AP 버스를 통해 결합되어 상기 원시 데이터의 처리 유형에 대한 지시 정보, 상기 원시 데이터의 저장 위치를 포함하는 상기 처리 명령을 상기 MP-AP 버스를 통해 상기 부가 제어부로 전송하는 메인 제어부를 포함하되,
    상기 메모리부의 저장 영역은 상기 부가 제어부가 상기 AP-ME 버스를 통해 접속 가능하고, 상기 메인 제어부가 상기 MP-ME 버스를 통해 접속 가능한 복수의 분할 저장 영역으로 분할되고,
    상기 메모리부는 상기 AP-ME 버스를 통해 상기 부가 제어부와 정보를 송수신하기 위한 제1 포트 및 상기 MP-ME 버스를 통해 상기 메인 제어부와 정보를 송수신하기 위한 제2 포트를 구비한 휴대형 단말기.
  2. 제1항에 있어서,
    상기 메인 제어부 또는 상기 부가 제어부 중 어느 하나가 어느 하나의 분할 저장 영역에 억세스하는 경우, 상기 메인 제어부 또는 상기 부가 제어부 중 나머지 다른 하나로 상기 MP-AP 버스를 통해 억세스 상태 정보를 전송하는 휴대형 단말기.
  3. 삭제
  4. 제1항에 있어서,
    상기 분할 저장 영역들의 크기에 상응하는 영역 분할 정보는 상기 메인 제어부 또는 상기 부가 제어부 중 어느 하나에 의해 설정되고, 상기 MP-AP 버스를 통해 상기 메인 제어부 또는 상기 부가 제어부 중 나머지 다른 하나로 전달되는 휴대형 단말기.
  5. 삭제
  6. 제1항에 있어서,
    상기 처리 명령은 상기 지시 정보에 상응하도록 처리된 원시 데이터를 저장하기 위한 위치 정보를 더 포함하는 휴대형 단말기.
  7. 제1항에 있어서,
    상기 복수의 분할 저장 영역은 상기 부가 제어부와 상기 메인 제어부간에 데이터를 전달하기 위한 데이터 전달 영역을 포함하는 휴대형 단말기.
  8. 공유 메모리의 분할 영역의 다중 억세스 제어 방법을 수행하기 위해 휴대형 단말기에 의해 실행될 수 있는 명령어들의 프로그램이 유형적으로 구현되어 있으며, 상기 휴대형 단말기에 의해 판독될 수 있는 프로그램을 기록한 기록매체에 있어서-여기서, 상기 휴대형 단말기는 메인 제어부와 부가 제어부를 포함하고, 상기 메인 제어부는 MP-ME 버스를 통해 메모리부와 결합되며, 상기 부가 제어부는 AP-ME 버스를 통해 상기 메모리부와 결합되고, 상기 메인 제어부와 상기 부가 제어부는 MP-AP 버스를 통해 결합되며, 상기 메모리부의 저장 영역은 복수의 분할 저장 영역으로 분할됨-,
    상기 메인 제어부 또는 상기 부가 제어부 중 어느 하나인 제1 제어부가 어느 하나의 분할 저장 영역에 접속하기 위하여, 상기 분할 저장 영역에 상기 메인 제어부 또는 상기 부가 제어부 중 나머지 다른 하나인 제2 제어부가 이미 억세스하였는지 여부를 판단하는 단계;
    상기 분할 저장 영역에 상기 제2 제어부가 억세스하지 않은 경우, 상기 제1 제어부는 상기 분할 저장 영역에 억세스하는 단계;
    상기 제1 제어부가 상기 억세스된 분할 저장 영역에 임의의 데이터를 기록하는 단계; 및
    상기 제1 제어부가 상기 분할 저장 영역에 대한 억세스를 종료하는 단계를 실행하는 프로그램을 기록한 기록매체.
  9. 제8항에 있어서,
    상기 제1 제어부는 어느 하나의 분할 저장 영역에 억세스하는 경우, 상기 MP-AP 버스를 통해 상기 제2 제어부로 억세스 상태 정보를 전송하는 프로그램을 기록한 기록매체.
  10. 삭제
  11. 제8항에 있어서,
    상기 분할 저장 영역들의 크기에 상응하는 영역 분할 정보는 상기 제1 제어부에 의해 설정되고, 상기 MP-AP 버스를 통해 상기 제2 제어부로 전달되는 프로그램을 기록한 기록매체.
KR1020050024926A 2005-03-25 2005-03-25 공유 메모리의 분할 영역의 다중 억세스 제어 방법 및 공유메모리를 가지는 휴대형 단말기 KR100592105B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020050024926A KR100592105B1 (ko) 2005-03-25 2005-03-25 공유 메모리의 분할 영역의 다중 억세스 제어 방법 및 공유메모리를 가지는 휴대형 단말기
US11/909,121 US20090254713A1 (en) 2005-03-25 2005-09-22 Access control to partitioned blocks in shared memory
PCT/KR2005/003144 WO2006101293A1 (en) 2005-03-25 2005-09-22 Access control to partitioned blocks in shared memory
CNA2005800498834A CN101180802A (zh) 2005-03-25 2005-09-22 共享内存分块的访问控制

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050024926A KR100592105B1 (ko) 2005-03-25 2005-03-25 공유 메모리의 분할 영역의 다중 억세스 제어 방법 및 공유메모리를 가지는 휴대형 단말기

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020050066299A Division KR100592109B1 (ko) 2005-07-21 2005-07-21 공유 메모리의 분할 영역의 다중 억세스 제어 방법 및 공유메모리를 가지는 휴대형 단말기

Publications (1)

Publication Number Publication Date
KR100592105B1 true KR100592105B1 (ko) 2006-06-21

Family

ID=37023930

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050024926A KR100592105B1 (ko) 2005-03-25 2005-03-25 공유 메모리의 분할 영역의 다중 억세스 제어 방법 및 공유메모리를 가지는 휴대형 단말기

Country Status (4)

Country Link
US (1) US20090254713A1 (ko)
KR (1) KR100592105B1 (ko)
CN (1) CN101180802A (ko)
WO (1) WO2006101293A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100746364B1 (ko) * 2006-07-28 2007-08-06 엠텍비젼 주식회사 메모리 공유 방법 및 장치
CN101719105B (zh) * 2009-12-31 2012-01-04 中国科学院计算技术研究所 一种多核系统中对内存访问的优化方法和系统
US8898398B2 (en) * 2010-03-09 2014-11-25 Microsoft Corporation Dual-mode and/or dual-display shared resource computing with user-specific caches
CN103269383A (zh) * 2013-06-14 2013-08-28 苏州海葵电子科技有限公司 一种列车网络通信实现方法
CN104753814B (zh) * 2013-12-31 2018-04-06 国家计算机网络与信息安全管理中心 基于网卡的报文分流处理方法
JP6197659B2 (ja) 2014-01-20 2017-09-20 富士ゼロックス株式会社 検出制御装置、プログラム及び検出システム
JP2016177463A (ja) * 2015-03-19 2016-10-06 株式会社リコー 情報処理装置、データ共有方法、プログラム及び情報処理システム
WO2018119951A1 (zh) * 2016-12-29 2018-07-05 深圳前海达闼云端智能科技有限公司 Gpu虚拟化方法、装置、系统及电子设备、计算机程序产品
CN111475435A (zh) * 2020-03-13 2020-07-31 苏州浪潮智能科技有限公司 一种存储介质共享方法、装置及电子设备和存储介质
CN111427707B (zh) * 2020-03-25 2024-02-06 北京左江科技股份有限公司 一种基于共享内存池的ipc通信方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59125465A (ja) * 1982-12-31 1984-07-19 Fujitsu Ltd マルチプロセツサシステム
JPH08339326A (ja) * 1995-06-09 1996-12-24 Hitachi Ltd マルチプロセッサ装置
JP2001043180A (ja) * 1999-08-03 2001-02-16 Mitsubishi Electric Corp マイクロプロセッサおよびそのための記憶装置
KR20010036590A (ko) * 1999-10-09 2001-05-07 서평원 인터럽트 및 폴링 방식 겸용으로 메모리를 엑세스하는 장치 및 그 방법
JP2002229848A (ja) * 2001-02-05 2002-08-16 Hitachi Ltd 共有メモリを備えたプロセッサシステム
KR20040106778A (ko) * 2003-06-11 2004-12-18 엘지전자 주식회사 복수개의 프로세서를 갖는 이동통신 단말기의 메모리 공유장치 및 그 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6965974B1 (en) * 1997-11-14 2005-11-15 Agere Systems Inc. Dynamic partitioning of memory banks among multiple agents
US6314501B1 (en) * 1998-07-23 2001-11-06 Unisys Corporation Computer system and method for operating multiple operating systems in different partitions of the computer system and for allowing the different partitions to communicate with one another through shared memory
US6754509B1 (en) * 1999-12-30 2004-06-22 Qualcomm, Incorporated Mobile communication device having dual micro processor architecture with shared digital signal processor and shared memory

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59125465A (ja) * 1982-12-31 1984-07-19 Fujitsu Ltd マルチプロセツサシステム
JPH08339326A (ja) * 1995-06-09 1996-12-24 Hitachi Ltd マルチプロセッサ装置
JP2001043180A (ja) * 1999-08-03 2001-02-16 Mitsubishi Electric Corp マイクロプロセッサおよびそのための記憶装置
KR20010036590A (ko) * 1999-10-09 2001-05-07 서평원 인터럽트 및 폴링 방식 겸용으로 메모리를 엑세스하는 장치 및 그 방법
JP2002229848A (ja) * 2001-02-05 2002-08-16 Hitachi Ltd 共有メモリを備えたプロセッサシステム
KR20040106778A (ko) * 2003-06-11 2004-12-18 엘지전자 주식회사 복수개의 프로세서를 갖는 이동통신 단말기의 메모리 공유장치 및 그 방법

Also Published As

Publication number Publication date
US20090254713A1 (en) 2009-10-08
WO2006101293A1 (en) 2006-09-28
CN101180802A (zh) 2008-05-14

Similar Documents

Publication Publication Date Title
KR100592105B1 (ko) 공유 메모리의 분할 영역의 다중 억세스 제어 방법 및 공유메모리를 가지는 휴대형 단말기
KR100591371B1 (ko) 공유 메모리의 분할 영역 크기 가변 방법 및 공유 메모리를가지는 휴대형 단말기
KR100740635B1 (ko) 휴대형 단말기 및 휴대형 단말기에서의 공유 메모리 제어방법
KR100855701B1 (ko) 복수의 프로세서 코어가 통합된 칩 및 데이터 처리 방법
KR100634566B1 (ko) 공유 메모리 제어 방법 및 공유 메모리 동작 제어를수행하는 사용자 단말기
US8200911B2 (en) Device having shared memory and method for controlling shared memory
KR100748191B1 (ko) 공유 메모리를 구비한 장치 및 공유 메모리 억세스 상태정보 제공 방법
KR100728650B1 (ko) 복수 경로를 통한 다중 분할된 메모리 공유 방법 및 장치
KR100736902B1 (ko) 복수의 프로세서에 의한 메모리 공유 방법 및 장치
KR100731969B1 (ko) 복수 경로를 통한 메모리 공유 방법 및 장치
KR100592109B1 (ko) 공유 메모리의 분할 영역의 다중 억세스 제어 방법 및 공유메모리를 가지는 휴대형 단말기
KR100746364B1 (ko) 메모리 공유 방법 및 장치
KR100592106B1 (ko) 개별 메모리 접근 허용 방법 및 장치
KR100592108B1 (ko) 복수의 프로세서간의 신속한 데이터 전달 방법 및 공유메모리를 가지는 디지털 처리 장치
KR100658588B1 (ko) 메모리 공유 시스템 및 그 방법
US20090222630A1 (en) Memory share by a plurality of processors
KR100700040B1 (ko) 공유 메모리를 구비한 장치 및 공유 메모리 억세스 상태정보 제공 방법
US20080005417A1 (en) Method for speedy delivery of data between processors and digital processing apparatus having shared memory
KR100658591B1 (ko) 공유 메모리를 이용한 디스플레이 제어 방법 및 장치
KR20070118920A (ko) 공유 메모리를 가지는 디지털 처리 장치 및 공유 메모리의분할 영역 억세스 방법
CN116257481A (zh) 控制方法及电子设备
KR100759865B1 (ko) 독립 동작 가능한 부가 제어부를 구비한 사용자 단말기 및메모리 공유 방법
KR20080076484A (ko) 복수의 프로세서에 의한 메모리 공유 방법 및 메모리 공유구조를 가지는 휴대형 단말기

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130530

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140528

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150526

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180528

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190527

Year of fee payment: 14