JP2002073537A - バッファ制御装置 - Google Patents

Abstract

(57)【要約】 【課題】 速度差吸収バッファをシングルからダブルバ
ッファ化するに伴い、２つのバッファのアクセス管理を
行うために、デバイスドライバもそれに合致するものが
必要になってしまう。 【解決手段】 ２つのバッファの状態を監視し、一方が
フルかつ他方がエンプティになったタイミングでバッフ
ァの接続を切り換える切換器８を設ける。この切換信号
により、ホストマイコンに接続される側のバッファの状
態信号を選択する選択器９を設け、接続されている側の
情報をホストマイコンに返す。また、シングルバッファ
ではフルになった時点あるいはエンプティになった時点
で発生させる割り込み要求信号を、ダブルバッファ時は
バッファの接続を入れ替えるタイミングで出力する。こ
れにより、ホストマイコンからはシングルバッファもダ
ブルバッファも同一のデバイスとして制御できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マイコンと周辺回
路とのデータ転送速度の速度差を吸収するためのバッフ
ァ回路に対して、特にダブルバッファ構成の場合に適用
して好適なバッファ制御装置に関する。

【０００２】

【従来の技術】フラッシュメモリカード等を用いる機器
では、カードとマイコンとの間でデータ転送を行うイン
ターフェース回路が必要になる。一般にバス幅も小さく
転送速度の遅いメモリカードに対して、アプリケーショ
ンも実行するマイコンは高速な場合が多い。低速なメモ
リカードとのデータ転送によって機器全体の能力低下を
招いてしまわないように、インターフェース回路では転
送速度差を吸収するためのバッファが設けられているの
が普通である。

【０００３】まず、従来のシングルバッファ構成のイン
ターフェース回路について説明する。図５はシングルバ
ッファ構成のバッファ制御部を示すブロック図である。
図５において、システムバス（system bus）１はアドレ
ス、データ、リード・ライト信号、割り込み信号等から
なるホストマイコンの外部バスであり、ホストインター
フェース（Host I/F）２はシステムバス１のアドレスデ
コード、リードライトタイミング調整などを行って第１
の制御回路であるホストマイコン（図示せず）の書き込
みや読み出しに従ってメモリ４にアクセスする論理回路
であり、周辺回路インターフェース３はメモリカードな
どと送受信するデータをメモリ４に読み書きする第２の
制御回路であり、メモリ４は転送速度吸収用のバッファ
であり、監視部５は第１の制御回路であるホストマイコ
ン側のアクセスと第２の制御回路である周辺回路インタ
ーフェース３経由のアクセスをモニタし、メモリ４に一
時記憶されているデータ量を監視し、フル（Full）／エ
ンプティ(Empty)信号を出力する論理回路である。

【０００４】以上のような構成でデータ転送を行う場合
のバッファの状態遷移を図６に示す。まずホストマイコ
ンは、バッファの初期化をハードウェアに指示し、バッ
ファを空の状態（１）にした後、周辺回路インターフェ
ース３にデータ転送を指示する。これにより周辺回路イ
ンターフェース３は状態（２）に示すようにバッファに
データを書き込みはじめ、状態（３）のようにバッファ
が一杯になった時点で書き込みを中断する。このとき監
視部５はメモリの満杯を検知しＦｕｌｌ信号を出力し、
割り込み信号ＩＲＱが発生する。これによりホストマイ
コンはバッファが満杯であることを確認し、状態（４）
のようにホストマイコンがホストインターフェース２を
介してデータ読み出しを開始し、状態（５）のようにバ
ッファが空になるまで読み出し続ける。メモリ４が空に
なると周辺回路インターフェース３は次のデータ書き込
みを再開する。

【０００５】以上の動作を繰り返すことで周辺回路から
のデータはホストマイコン側に順次転送される。つま
り、メモリへの書き込みと読み出しを時間的に区分し
て、周辺回路がゆっくりと書き込んだ後に、ホストマイ
コンが素早く連続的に読み出すことで速度差を吸収する
ものである。ホストマイコン側からデータを順次周辺回
路側に送る場合は逆の動作となり、ホストマイコンが素
早く連続的に書き込んだ後に、ゆっくりと周辺回路が読
み出せばよい。このような状態遷移は外部の制御回路で
あるホストマイコンと周辺回路がバッファメモリの記憶
データ量を検知することで容易に実現できる。周辺回路
からホストマイコンへの転送の場合は、メモリ４が空に
なると周辺回路が書き込み、ホストマイコンは一杯にな
ると読み出しを行う。ホストマイコンから周辺回路への
転送の場合は、ホストマイコンはメモリ４が空になると
書き込みを行い、一杯になると周辺回路が読み出しを行
うという具合である。

【０００６】以上のようなシングルバッファ構成に対し
て転送効率をさらに向上させる目的でバッファメモリを
２重化したダブルバッファ構成のインターフェース回路
も存在する。図７にダブルバッファ構造のインターフェ
ース回路のブロック図を示す。図７においてシステムバ
ス１、ホストインターフェース２、周辺回路３は前記シ
ングルバッファ構成の場合と同一であり、メモリ４１、
４２が転送速度吸収用の２面構成のバッファ、監視部５
１、５２は第１の制御回路であるホストマイコン側のア
クセスと第２の制御回路である周辺回路のアクセスをモ
ニタし、メモリ４１、４２にそれぞれ一時記憶されてい
るデータ量を監視する論理回路である。切換器６、７は
ホストマイコン側のアクセスと周辺回路側のアクセスを
それぞれメモリ４１、４２に接続切り換えする切換器で
ある。

【０００７】以上のような構成でデータ転送を行う場合
のバッファの切り換えについて説明する。まずホストマ
イコンは２つのバッファメモリが空の状態を確認した後
に、周辺回路３にデータ転送を指示する。周辺回路３は
書き込みモードの場合には２つのメモリの記憶量を検知
して空のメモリがあれば切換器７を制御して空のメモリ
に接続して一杯になるまでデータを書き込む。一方、ホ
ストインターフェース２は２つのメモリの記憶量を検知
してどちらかのメモリが満杯になればシングルバッファ
構成と同様に割り込み信号を生成する。ホストマイコン
はこの割り込みをきっかけに切換器６を制御して満杯の
メモリに接続するとともに、そのメモリのデータを読み
出す。

【０００８】以上の動作を繰り返すことで周辺回路から
のデータはホストマイコン側に順次転送される。つま
り、ダブルバッファ化により、ホストの読み出し動作と
周辺回路３の書き込み動作が同時に行われておりシング
ルバッファ構成に比べてより転送効率が向上するもので
ある。このような状態遷移はホストマイコンおよび周辺
回路が２つのバッファメモリの記憶データ量を検知する
ことで実現されている。周辺回路からホストマイコンへ
の転送の場合は、２つメモリのどちらかが空になると周
辺回路３が書き込み、ホストマイコンはどちらかが一杯
になると読み出しを行う。ホストマイコンから周辺回路
への転送の場合は、ホストマイコンはメモリのどちらか
が空になると書き込みを行い、どちらかが一杯になると
周辺回路３が読み出すという具合である。

【０００９】

【発明が解決しようとする課題】しかしながら前記のダ
ブルバッファ構成においては、メモリの切り替え制御に
代表されるようにホストマイコンはシングルバッファ構
成と明らかに異なるメモリ制御を行わなければならない
という課題を有している。周辺回路においても同様にダ
ブルバッファ構成専用の回路構成が必要である。つま
り、バッファメモリへのアクセスを行う外部の制御回路
（ホストマイコンも含む）はシングルバッファ用とダブ
ルバッファ用と別々に用意する必要が生じてしまうとい
う課題を有している。

【００１０】シングルバッファ構成とダブルバッファ構
成は性能とコストのトレードオフ関係にある。性能を重
視してダブルバッファ化すればコストも上がるため、機
器の使用目的によってどのような構成とするかを選択す
べきである。バッファ以外の回路やソフトウェアも別途
用意するのではさらにコスト高の要因となってしまうた
め、ホストマイコンのソフトウェアも含めた外部制御回
路は全く共通のまま、機器の使用目的に合わせてバッフ
ァ部分のみを変更するだけで最適なシステム構成を構築
できることが望ましい。

【００１１】本発明は前記課題に鑑み、バッファにアク
セスする外部制御回路にとってはシングルバッファ構成
もダブルバッファ構成も全く区別する必要がないバッフ
ァ制御回路を提供することを目的とする。

【００１２】

【課題を解決するための手段】この課題を解決するため
に本発明のバッファ制御装置は、一方のメモリに既にデ
ータが満たされた状態でかつ他方のメモリが空になった
時点で接続先を入れ替えるか、あるいは一方のメモリが
既に空の状態で他方のメモリにデータが満たされた時点
で接続先を入れ替えるか、あるいは一方のメモリにデー
タが満たされると同時に、他方のメモリは空になった時
点で接続先を入れ替える接続切換手段と、満杯や空など
の記憶状態を示す信号のうち、一つのメモリの状態信号
を選択する情報選択手段とを備えたものである。

【００１３】

【発明の実施の形態】本発明の第１の発明は、一方の制
御回路がメモリにデータを書き込み、他方の制御回路が
メモリからデータを読み出すバッファ制御において、一
時記憶用の複数バッファメモリの記憶状態をもとに所定
条件にてメモリの接続先を入れ替える接続切換手段と、
前記記憶状態を示す信号のうち、一つのメモリの状態信
号を選択する情報選択手段とを備え、前記制御回路は、
切り換えによって接続中のメモリに対してのみ書き込み
あるいは読み出しが可能で、選択されたメモリの記憶状
態のみがモニター可能なものである。

【００１４】また、本発明の第２の発明は、第１の発明
に加え、２つのメモリで構成されるバッファであって、
前記接続切換手段は一方のメモリに既にデータが満たさ
れた状態でかつ他方のメモリが空になった時点で接続先
を入れ替えるか、あるいは一方のメモリが既に空の状態
で他方のメモリにデータが満たされた時点で接続先を入
れ替えるか、あるいは一方のメモリにデータが満たされ
ると同時に、他方のメモリは空になった時点で接続先を
入れ替えるものである。

【００１５】また、本発明の第３の発明は、第１の発明
に加え、２つのメモリで構成されるバッファであって、
前記接続切換手段は書き込み時においては接続している
メモリが満杯になった時点で他方のメモリに切り替えを
おこない、読み出し時においては接続しているメモリが
空になった時点で他方のメモリに切り替えを行うもので
ある。

【００１６】また、本発明の第４の発明は、第１の発明
に加え、前記情報選択手段は、残留転送量がメモリ容量
を越える転送状態では接続されているメモリの状態信号
を選択し、残留転送量がメモリ容量以下である転送状態
では、読み出しメモリの状態信号を選択可能なものであ
る。

【００１７】また、本発明の第５の発明は、第１の発明
に加え、前記接続切換手段にて接続を入れ替えたタイミ
ングで外部制御回路に割り込み要求信号などのイベント
信号を発生するものである。

【００１８】また、本発明の第６の発明は、第１の発明
に加え、単一のメモリをアドレス空間で分割して等価的
に複数のメモリとするものである。

【００１９】以下、本発明の実施の形態について、図面
を用いて説明する。

【００２０】（実施の形態１）図１は本発明の実施の形
態１によるバッファ制御装置の構成を示すブロック図で
ある。従来例と構成が同じものには同一符号を付け説明
を省略する。

【００２１】図１において、切換検出器８は２つのバッ
ファメモリの記憶状態からバッファメモリの切り換え信
号を生成する回路、切換器９、１０は２つのバッファメ
モリの記憶状態信号から一つを選択して外部の制御回路
であるホストマイコン側と周辺回路側に受け渡すスイッ
チ回路である。

【００２２】以上のような構成でのバッファメモリの切
り換え制御について、図２のバッファメモリの状態遷移
を使って説明する。まずホストマイコンはバッファの初
期化をハードウェアに指示し、両方のバッファを空の状
態（１）にする。この初期化にてメモリ接続は例えば図
２状態（１）に示すように周辺回路側のアクセスがメモ
リ４１に、ホストマイコン側のアクセスがメモリ４２に
接続される。

【００２３】次にホストマイコンは周辺回路３にデータ
転送を指示し、状態（２）に示すように周辺回路３がメ
モリにデータを書き込みはじめ、状態（３）のようにバ
ッファが一杯になった時点で周辺回路３は書き込みを中
断する。このとき、切換検出器８はメモリ４２が空の状
態の時にメモリ４１が満杯になったことを検出してメモ
リの接続関係を反対にする。つまり、図２状態（３）か
ら状態（４）への遷移に示すように、周辺回路側の接続
はメモリ４１からメモリ４２に切り替わり、その状態信
号も切換器１０によってメモリ４１の満杯状態からメモ
リ４２の空状態に切り替わる。よって周辺回路３はメモ
リが空であると認識しデータの書き込みを再開し、状態
（５）のようにメモリ４２にデータを書き込んでいく。

【００２４】一方、状態（３）から状態（４）への遷移
においてホストマイコン側に接続されるメモリもメモリ
４２からメモリ４１に切り換わり、メモリの記憶状態を
示す信号も切換器９によってメモリ４２の空状態からメ
モリ４１の満杯状態に切り換わる。この満杯状態への変
化により割り込み信号ＩＲＱが発生する。なお、切換信
号により直接割り込み信号を生成してもよい。

【００２５】この割り込みをきっかけにホストマイコン
はバッファが満杯であることを確認し、これにより状態
（５）のようにホストマイコンがホストインターフェー
ス２を介してデータ読み出しを開始する。このように状
態（５）では周辺回路からの書き込みとホストマイコン
からの読み出しが同時に実行できる。

【００２６】次の状態（６）は周辺回路３からの書き込
みの方が先に終了してメモリ４２が満杯になった場合を
示している。この場合はまだメモリ４１が空でないので
メモリ接続の入れ替えは起こらず、周辺回路３は書き込
みを中断した状態となり、状態（７）から状態（８）の
遷移に示すようにメモリ４１が空になった時点でメモリ
接続の入れ替えが発生する。この入れ替えにより、前記
の入れ替えと同様に周辺回路はメモリが空になったと判
断し、ホストマイコンは一杯になったと判断することで
データ転送を続けることになる。

【００２７】以上の動作を繰り返すことで周辺回路から
のデータはホストマイコン側に順次転送される。ホスト
マイコン側からデータを順次周辺回路側に送る場合は逆
の動作となるだけである。

【００２８】このような状態遷移は外部の制御回路であ
るホストマイコンと周辺回路が前記のシングルバッファ
構成と全く同じにバッファメモリの記憶データ量を検知
しながら、空になると書き込み、一杯になると読み出す
というものであり、ダブルバッファとして特別な判断は
全くない。

【００２９】以上のように本実施の形態によれば、バッ
ファメモリの接続切り替えを適切な条件で行うと同時
に、切り替えに合わせてバッファアクセス制御に必要な
メモリ記憶状態を示す信号も切り換えて外部制御回路に
インターフェースすることにより、シングルバッファ構
成と全く同じ外部制御回路でダブルバッファ構成を実現
できる。

【００３０】なお、本実施の形態では、ホストマイコン
側と周辺回路側の２つの切換器を同時かつ互いに切り換
える方法で説明したが、それぞれが独立に一杯になった
らあるいは空になったら接続を切り換えることでも同様
の効果が得られる。

【００３１】また本実施の形態では、ホストマイコンな
どの外部制御回路のデータ転送終了時の動作について特
に触れてはいないが、ホストマイコンや周辺回路の構成
によっては、転送が終了した事を認識する必要があるこ
とも想定される。例えば、バッファメモリに書き込んだ
最後のデータを受け取り先が読み出したことを検出する
ことにより転送終了とし、次の動作に移行するきっかけ
とする事などが考えられる。外部の制御回路がこのよう
な構成でもシングルバッファ構成の場合は、接続される
メモリが固定されているので、書き込み側で空の状態を
検出すれば全てのデータが転送されたことに等しくな
る。しかし、ダブルバッファ構成の時は本実施例の構成
のままシングルバッファと同じ判断をしてしまうと、バ
ッファメモリの接続が切り替わってしまうので、読み出
し側が最後のデータを読み出したかどうかは書き込み側
の接続メモリの残量を見ても判断できない。そこで、図
３に示すように最終転送時には記憶状態信号を選択する
スイッチ回路９、１０が反転しないように制御する最終
制御部１１を設けることで解決される。なお、他の構成
は、図１に示したものと同様である。

【００３２】これにより、図４（７）から（８）に示す
状態遷移においてメモリの接続先は入れ替えるものの記
憶状態信号は図中の点線で示すように読み出し動作側が
接続しているメモリの状態信号が選択される。これによ
り最後に書き込んだデータが読み出されて２つのバッフ
ァメモリが全て空になった図４状態（１０）を外部制御
回路であるホストマイコンも周辺回路も認知することが
できる。

【００３３】

【発明の効果】以上のように本発明によれば、バッファ
メモリの接続切り替えを適切な条件で行うと同時に、切
り替えに合わせてバッファアクセス制御に必要なメモリ
記憶状態を示す信号も切り換えて外部制御回路にインタ
ーフェースすることにより、シングルバッファ構成であ
るかダブルバッファ構成であるかを意識することなく正
しいメモリアクセス制御を行うことができ、システム全
体の要求仕様に好適なバッファ構成をメモリ部のみの変
更で簡単に実現でき、その効果は大きい。

【図面の簡単な説明】

【図１】本発明の実施の形態によるバッファ制御装置の
構成を示すブロック図

【図２】同バッファ制御装置のバッファ状態の遷移を示
す模式図

【図３】転送終了判断を考慮したバッファ制御装置の構
成を示すブロック図

【図４】転送終了判断を行う場合のバッファ状態の遷移
を示す模式図

【図５】従来のシングルバッファ構成のバッファ制御装
置を示すブロック図

【図６】従来のシングルバッファ構成のバッファ状態の
遷移を示す模式図

【図７】従来のダブルバッファ構成のバッファ制御装置
を示すブロック図

【符号の説明】

１ システムバス ２ ホストインターフェース ３ 周辺回路インターフェース ４、４１、４２ バッファメモリ ５、５１、５２ 監視部 ６、７ 切換器 ８ 切換検出器 ９、１０ スイッチ回路 １１ 最終転送制御部

Claims (6)

【特許請求の範囲】
1. 【請求項１】 一方の制御回路がメモリにデータを書き
   込み、他方の制御回路がメモリからデータを読み出すバ
   ッファ制御において、 一時記憶用の複数バッファメモリの記憶状態をもとに所
   定条件にてメモリの接続先を入れ替える接続切換手段
   と、 前記記憶状態を示す信号のうち、一つのメモリの状態信
   号を選択する情報選択手段とを備え、 前記制御回路は、切り換えによって接続中のメモリに対
   してのみ書き込みあるいは読み出しが可能で、選択され
   たメモリの記憶状態のみがモニター可能なバッファ制御
   装置。
2. 【請求項２】 ２つのメモリで構成されるバッファであ
   って、前記接続切換手段は一方のメモリに既にデータが
   満たされた状態でかつ他方のメモリが空になった時点で
   接続先を入れ替えるか、あるいは一方のメモリが既に空
   の状態で他方のメモリにデータが満たされた時点で接続
   先を入れ替えるか、あるいは一方のメモリにデータが満
   たされると同時に、他方のメモリは空になった時点で接
   続先を入れ替える請求項１記載のバッファ制御装置。
3. 【請求項３】 ２つのメモリで構成されるバッファであ
   って、前記接続切換手段は書き込み時においては接続し
   ているメモリが満杯になった時点で他方のメモリに切り
   替えをおこない、読み出し時においては接続しているメ
   モリが空になった時点で他方のメモリに切り替えをおこ
   なう請求項１記載のバッファ制御装置。
4. 【請求項４】 前記情報選択手段は、残留転送量がメモ
   リ容量を越える転送状態では接続されているメモリの状
   態信号を選択し、残留転送量がメモリ容量以下である転
   送状態では、読み出しメモリの状態信号を選択可能な請
   求項１記載のバッファ制御装置。
5. 【請求項５】 前記接続切換手段にて接続を入れ替えた
   タイミングで外部制御回路に割り込み要求信号などのイ
   ベント信号を発生する請求項１記載のバッファ制御装
   置。
6. 【請求項６】 単一のメモリをアドレス空間で分割して
   等価的に複数のメモリとする請求項１記載のバッファ制
   御装置。