CN100343839C - 一种用于把外部存储器访问转换成处理核心中局部存储器访问的方法和设备 - Google Patents

一种用于把外部存储器访问转换成处理核心中局部存储器访问的方法和设备 Download PDF

Info

Publication number
CN100343839C
CN100343839C CNB028263510A CN02826351A CN100343839C CN 100343839 C CN100343839 C CN 100343839C CN B028263510 A CNB028263510 A CN B028263510A CN 02826351 A CN02826351 A CN 02826351A CN 100343839 C CN100343839 C CN 100343839C
Authority
CN
China
Prior art keywords
bus
processor core
memory
port
local
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB028263510A
Other languages
English (en)
Other versions
CN1610895A (zh
Inventor
M·D·特拉恩
J·G·雷维拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Intel Corp
Original Assignee
Analog Devices Inc
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc, Intel Corp filed Critical Analog Devices Inc
Publication of CN1610895A publication Critical patent/CN1610895A/zh
Application granted granted Critical
Publication of CN100343839C publication Critical patent/CN100343839C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microcomputers (AREA)
  • Bus Control (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Multi Processors (AREA)

Abstract

一种处理器包括处理器核心和系统总线，前者解释和执行指令，后者使该处理器能和一系统相通信。系统总线接口可包括填充总线和DMA总线。系统总线接口可包括在填充总线和DMA总线之间的线桥，使系统总线接口把放置在填充总线的信息重新传送到DMA总线，并返回到该核心。

Description

一种用于把外部存储器访问转换成处理核心中局部存储器访问的方法和设备
技术领域
本发明涉及一种存储器访问方法和设备，特别是涉及一种用于把外部存储器访问转换成处理核心中局部存储器访问的方法和设备。
背景技术
计算机系统中的存储器可以设置成包括不同速度和大小的存储装置的存储器层次。存储器装置的类型和大小及其与处理器核心的邻近度是存储器装置的速度的因素。一般来说，较小的硬件较快，最靠近处理器核心的存储装置访问最快。由于快速存储器昂贵和处理器核心附近的空间有限，存储层次可组织成几级，每级比下一级更小、更快、每字节成本更贵。这种存储器层次的目的是提供一种其成本几乎与存储器的最便宜级一样低且其速度几乎与存储器的最快级一样快的存储器系统。
许多处理器在高速缓存中储存最常用数据和指令的拷贝，以改进访问速度和总体的处理速度。高速缓冲存储器也称为高速缓存器或RAM(随机访问存储器)超高速缓冲存储器，是存储器的一部分，可由高速静态RAM(SRAM)构成，以替代通常用于主存储器中较慢的动态RAM(DRAM)。存储器高速缓存可以包括在如处理器那样的同一集成电路上。这种内部存储器高速缓存也称为局部或一级(L1)高速缓存。
L1高速缓存的内容依赖由处理器执行的任务可进行修改。如果处理器试图访问不在高速缓存中数据，则发生高速缓存丢失，数据要从存储器中检索。高速缓存丢失涉及性能损失，它包括丢失发生的时钟周期和为丢失服务的附加时钟周期。因此，期望提供一种局部存储器如L1RAM，来储存数据和指令，以改进访问速度和减少高速缓存丢失的损失。
发明内容
为了解决上述问题，本发明提供了一种用于访问局部存储器的方法，所述方法包括：把来自处理器核心的存储器访问通过与处理器核心相耦合的总线接口路由传送回到该处理器核心，而无须经过所述处理器核心外的存储器，所述路由传送包括：确定在总线接口中重新路由传送线桥的状态；确定要被访问的存储器的地址；以及响应于所述线桥被使能和所述地址在局部存储器地址空间中，把总线上的访问放回处理器核心中。
本发明的另一方面是提供一种用于访问局部存储器的设备，所述设备包括：一处理器核心，它包括：包括局部数据存储器和局部指令存储器在内的存储器；与局部数据存储器相耦合的第一端口，和与局部数据存储器和局部指令存储器相耦合的第二端口；一总线接口，它包括：与第一端口相耦合的第一总线，与第二端口相耦合的第二总线，在第一总线和第二总线之间的线桥，以及一多路复用单元，可操作地响应于模式信号在第二总线和线桥之间切换，以使放置在第一总线上的信息能被重新路由传送到第二端口，而无须经过处理器核心外的存储器。
本发明的另一方面是提供一种用于访问局部存储器的装置，其特征在于，所述装置包括：处理器核心，用于生成存储器访问；总线接口，其包含重新路由传送线桥将通过与处理器核心的总线把来自处理器核心的存储器访问路由传送回到该处理器核心，而无须经过处理器核心外的存储器，其中所述总线接口被配置为：确定所述重新路由传送线桥的状态；确定要被访问的存储器的地址；以及响应所述线桥被使能和所述地址位于局部存储器地址空间中，把总线上的存储器访问放回处理器核心。
本发明的另一方面是提供一种用于访问局部存储器的系统，所述系统包括：处理器核心，它包括：包括局部数据存储器和局部指令存储器在内的局部存储器；与局部数据存储器相耦合的第一端口；与局部数据存储器和局部指令存储器相耦合的第二端口；以及总线接口，它包括：与第一端口相耦合的第一总线；与第二端口相耦合的第二总线；第一总线和第二总线之间的线桥；以及多路传送器单元，可操作地响应于模式信号在第二总线和线桥之间切接，使放置在第一总线上的信息能被重新路由传送到第二端口。
本发明的另一方面是提供一种用于访问局部存储器的设备，所述设备包括：总线接口；与该总线接口相连的处理器核心，其中所述总线接口可操作地把来自处理器核心的存储器访问重新路由传送回该处理器核心而无须经过处理器核心外的存储器，其中所述总线接口还可操作地通过执行下列操作重新路由传送存储器访问：确定总线接口中重新路由传送线桥的状态，确定要被访问的存储器的地址，以及响应所述线桥被使能和所述地址位于局部存储器地址空间中，把总线上的访问放回处理器核心。
本发明的另一方面是提供一种用于访问局部存储器的系统，所述系统包括：处理器核心，它包括：包括局部数据存储器、局部指令存储器和地址空间在内的局部存储器，与局部数据存储器相耦合的第一端口，与局部数据存储器和局部指令存储器相耦合的第二端口；以及总线接口，它包括：与第一端口相耦合的第一总线，与第二端口相耦合的第二总线，第一总线和第二总线之间的线桥，多路传送器单元，可操作地在第二总线和线桥之间切接，使放置在第一总线上的信息能被重新路由传送到第二端口，而无须经过处理器外的存储器，以及总线控制单元，可操作地响应所述线桥使能标志被设置以及和来自处理器核心的存储器访问相关联的存储器位置地址落在局部存储器地址空间中，而把多路传送器单元切接到线桥。
附图说明
图1是根据一实施例的包括处理器核心和系统总线的系统。
图2说明根据一实施例描述允许处理器核心进行写入局部指令存储器操作的流程图。
图3是根据一实施例的包括处理器的系统。
具体实施方式
图1说明根据一实施例的系统100。该系统包括具有处理器核心105的处理器102，该处理器核心解释和执行软件指令。处理器核心105可经由系统接口总线(SBI)115从外部存储器110如2级(L2)或主存储器中访问数据。处理器102可以为例如微控制器或数字信号处理器(DSP)，它们通常分别用于面向控制器的应用和数字密集的数字信号处理。处理器102可具有混合微控制器/DSP结构，后者能处理具有基于DSP和微控制器组件的各种应用。这种处理器可应用于例如蜂窝电话，后者有带有大DSP组件的工作负载，用于执行基带信道和语音编码器所需的处理，以及应用于面向控制的组件，用于管理用户接口和通信协议堆栈的各方面。
处理器核心105可包括局部或存储层次结构的最高级1级(L1)。L1级存储器中指令和数据可插入局部指令存储器120和局部数据存储器125中，但可共享系统的2级或进一步级(L2或更低级)上的公共存储器。指令和数据流的分离可使处理器核心105同时提取指令和输入/存储数据而不发生冲突。
局部存储器可包括储存由执行单元130进行快速检索用的最常使用数据的副本超高速缓冲存存储器。在超高速缓冲存储器中信息是确定性的，即根据该处理器正在执行的任务可进行变化。在处理器核心105试图访问不在高速缓存中的数据时发生高速缓存丢失。在高速缓存丢失的情况下，可从外部存储器110检索不在局部高速缓存中的请求的数据。因高速缓存丢失而检索的数据可经由填充总线135从外部存储器传送到高速缓存。高速缓存丢失涉及损失，包括丢失发生的时钟周期和为丢失服务的附加时钟周期。
除了或替代L1高速缓存外，处理器核心105可包括用信息编程的局部“真实”存储器，例如局部指令存储器120和局部数据存储器125中L1 SRAM。与L1高速缓存不同，在L1 SRAM中信息是可寻址的且不依赖正在执行的任务，即在L1  SRAM中的信息是非确定性的。因此，对L1 SRAM的访问可不发生高速缓存丢失的损失。由于其邻近执行单元130，L1 SRAM可以是相对快速存储器，并可用来为DSP的应用诸如快速付里叶处理(FFP)、相关和乘-累加(MAC)指令储存指令和数据。
执行单元130可在程序执行过程中对局部数据存储器125读写数据。执行单元130可从局部指令存储器120提取指令，但可能不能直接写入局部指令存储器120。
系统100可包括DMA(直接存储器访问)控制器140。DMA控制器是一种用于传递信息进入或走出局部指令存储器120和局部数据存储器125而无需处理器核心105进行干预的特殊存储器。DMA控制器140可为外置于处理器核心105，并通过SBI115访问局部存储器。DMA控制器可对局部指令存储器120读写指令，并对局部数据存储器125读写数据。
SBI115包括包括填充总线135和DMA总线145。填充总线接口148可处理外部存储器110和系统端口150之间的数据传输。DMA总线接口155可处理DMA控制器140和系统DMA端口160之间的数据传输。处理器核心105可包括内置DMA接口165，以处理系统DMA端口160和局部存储器120和125之间的传输。
SBI115可在正常操作模式和加强操作模式下运行。在正常操作模式下，不能由处理器核心105直接写局部指令存储器120，但可由DMA控制器140直接写。在加强操作模式下，SBI115把系统端口150上的数据经由把填充总线135和DMA总线145相连的SBI115中的线桥重新路由传送到系统DMA端口160。处理器核心105可使用线桥170直接写入到局部指令存储器120。
多路复用器175可设置在DMA总线145上。线桥170可通过系统端口145把放置在填充总线上的数据路由传送到多路复用器175。在正常操作模式下，多路复用器可靠近线桥，并允许指令和数据在系统DMA端口160和DMA总线接口155之间流动。在加强操作模式下，多路复用器可切换至线桥，并允许指令和数据在系统端口150和系统DMA端口160之间流动。
多路复用器175可由与门180的输出进行控制。与门180的输入可分别耦合至控制寄存器185和地址译码器190。控制寄存器185可以是软件可编程寄存器，可进行编程来储存线桥使能比特。线桥使能比特可用来指示该线桥接是否使能，从而指示SBI115是否在正常操作模式或加强操作模式。
图2是说明根据一实施例的用于使能处理器核心105对局部指令存储器120和局部数据存储器125进行写操作200的流程图，尽管本发明的服务不局限于这方面。处理器核心105可请求访问存储器，如对局部指令存储器120读或写的访问(框202)。SBI115接收该访问请求(框204)，并核对控制寄存器185中线桥使能比特的状态(框206)。如果该线桥接使能状态为假，即线桥使能比特值为0，处理器102应处在正常操作模式，且该与门的输出为假。多路复用器175阻断线桥170上信息被放置在DMA总线145上，且访问请求被送到外部存储器110(框208)。
SBI115也可用地址译码器190核对目标指令或数据的地址，以确定要被访问的目标地址是否在分配给局部存储器120或125的地址空间内(框210)。如果不是，该地址译码器140的输出为假。因此，与门180的输出为假，且该访问请求可被发送到外部存储器110(框208)。
如果线桥使能状态为真，即线桥使能比特值为1，且目标地址可以在局部存储器地址空间中，则与门的输出为真。多路复用器175可切换到线桥175，并把访问请求放置在DMA总线145上，返回处理器核心105。如果该访问请求是写入局部指令存储器120，则内部DMA接口165把信息写入存储器120中的合适的地址。(框214)。
加强模式可用于测试目的。例如，如果其上有研制中的处理器的测试芯片不包括DMA控制器，则处理器核心105可用来测试SBI115中的DMA总线接口的内部逻辑。加强模式也可用于通过利用处理器核心105在局部指令存储器的代码中插入断点。该断点可用来测试代码的不同部分和功能。加强模式也可用来开发目的，例如通过利用处理器核心105对代码打补丁来替代局部指令存储器120中的代码的一些部分。
处理器102可以各种系统来实现，包括通用计算系统、数字处理系统、膝上计算机、个人数字助理(PDAs)和蜂窝电话。在这类系统中，处理器可与诸如闪存存储装置或静态随机访问存储器(SRAM)的存储器装置相耦合，后者储存操作系统或其它软件应用程序。
这种处理器102可用于视频摄录机(video camcorders)、电视会议、PC视频卡、高清晰度电视(HDTV)。此外，处理器102可与其它利用数字信号处理技术诸如用于移动电话、语音识别和其它应用中的语音处理相结合来使用。
例如，图3说明根据一实施例的包括处理器102的移动视频装置300。该移动视频装置300可以是手持装置，它显示由接收来自天线302的编码视频信号或数字视频存储媒体304如数字视频盘片(DVD)或存储卡产生的视频图像。处理器102可与L2 SRAM306和其它装置如USB(通用串行总线)接口308进行通信，L2 SRAM306储存处理器操作用的指令和数据。
处理器102可在编码视频信号上执行各种操作，包括例如模数转换、解调、滤波、数据恢复和译码。处理器102可根据各种数字视频压缩标准如MPEG系列标准和H.263标准中一种，对压缩的数字视频信号进行译码。然后，经译码的视频信号可输入到显示驱动器310，以在显示器312上产生视频图像。
已对一些实施例作了描述。然而，应理解成可进行各种修改而不脱离本发明的构思和范围。例如，可跳过或不按次序执行流程图中的各框，并仍能提供期望的结果。因此，其它实施例应在下列权利要求的范围内。

Claims (28)

1.一种用于访问局部存储器的方法，其特征在于，所述方法包括：
把来自处理器核心的存储器访问通过与处理器核心相耦合的总线接口路由传送回到该处理器核心，而无须经过所述处理器核心外的存储器，所述路由传送包括：
确定在总线接口中重新路由传送线桥的状态；
确定要被访问的存储器的地址；以及
响应于所述线桥被使能和所述地址在局部存储器地址空间中，把总线上
的访问放回处理器核心中。
2.如权利要求1所述的方法，其特征在于，所述确定在总线接口中重新路由传送线桥的状态包括核对控制寄存器中线桥使能比特的状态。
3.如权利要求1所述的方法，其特征在于，所述方法进一步包括访问一局部存储器。
4.如权利要求3所述的方法，其特征在于，所述访问局部存储器把指令写入局部指令存储器。
5.如权利要求3所述的方法，其特征在于，所述访问局部存储器包括访问1级静态随机访问存储器SRAM。
6.如权利要求1所述的方法，其特征在于，所述路由传送来自处理器核心的存储器访问包括路由传送来自数字信号处理器核心的存储器访问。
7.一种用于访问局部存储器的设备，其特征在于，所述设备包括：一处理器核心，它包括：
包括局部数据存储器和局部指令存储器在内的存储器；
与局部数据存储器相耦合的第一端口，和
与局部数据存储器和局部指令存储器相耦合的第二端口；
一总线接口，它包括：
与第一端口相耦合的第一总线，
与第二端口相耦合的第二总线，
在第一总线和第二总线之间的线桥，以及
一多路复用单元，可操作地响应于模式信号在第二总线和线桥之间切换，以使放置在第一总线上的信息能被重新路由传送到第二端口，而无须经过处理器核心外的存储器。
8.如权利要求7所述的设备，其特征在于，所述局部存储器包括1级静态随机访问存储器SRAM。
9.如权利要求7所述的设备，其特征在于，所述第一端口包括填充端口，且第一端口包括填充总线。
10.如权利要求7所述的设备，其特征在于，所述第二端口包括直接存储器访问DMA控制器端口，且第二总线包括DMA总线。
11.如权利要求7所述的设备，其特征在于，所述处理器核心进一步包括与第二端口相耦合的接口，所述接口可操作地访问局部数据存储器和局部指令存储器。
12.如权利要求11所述的设备，其特征在于，所述接口可操作地把指令写入局部指令存储器。
13.如权利要求11所述的装置，其特征在于，所述局部存储器包括1级静态随机访问存储器SRAM。
14.如权利要求10所述的装置，其特征在于，所述第一端口包括填充端口，且第一端口包括填充总线。
15.如权利要求11所述的装置，其特征在于，所述第二端口包括直接存储器访问DMA控制器端口，且第二总线包括DMA总线。
16.如权利要求9所述的系统，其特征在于，所述处理器核心进一步包括与第二端口相耦合的接口，所述接口可操作地访问局部指令存储器。
17.如权利要求16所述的系统，其特征在于，所述接口可操作把指令写入局部数据存储器和局部指令存储器。
18.一种用于访问局部存储器的装置，其特征在于，所述装置包括：
处理器核心，用于生成存储器访问；
总线接口，其包含重新路由传送线桥将通过与处理器核心的总线把来自处理器核心的存储器访问路由传送回到该处理器核心，而无须经过处理器核心外的存储器，
其中所述总线接口被配置为：
确定所述重新路由传送线桥的状态；
确定要被访问的存储器的地址；以及
响应所述线桥被使能和所述地址位于局部存储器地址空间中，把总线上的存储器访问放回处理器核心。
19.如权利要求18所述的装置，其特征在于，所述总线接口还被配置为：通过核对在控制寄存器中线桥使能比特的状态来确定重新路由传送线桥的状态。
20.如权利要求18所述的装置，其特征在于，所述处理器核心还被配置为：访问局部存储器。
21.如权利要求20所述的装置，其特征在于，所述处理器核心还被配置为：在局部指令存储器中写入指令。
22.如权利要求20所述的装置，其特征在于，所述处理器核心还被配置为：访问1级静态随机访问存储器SRAM。
23.如权利要求18所述的装置，其特征在于，所述总线接口还被配置为：路由传送来自数字信号处理器核心的存储器访问。
24.一种用于访问局部存储器的设备，其特征在于，所述设备包括：
总线接口；
与该总线接口相连的处理器核心，
其中所述总线接口可操作地把来自处理器核心的存储器访问重新路由传送回该处理器核心而无须经过处理器核心外的存储器，
其中所述总线接口还可操作地通过执行下列操作重新路由传送存储器访问：
确定总线接口中重新路由传送线桥的状态，
确定要被访问的存储器的地址，以及
响应所述线桥被使能和所述地址位于局部存储器地址空间中，把总线上的访问放回处理器核心。
25.如权利要求24所述的设备，其特征在于，所述处理器核心包括局部指令存储器。
26.如权利要求25所述的设备，其特征在于，所述处理器核心通过总线接口重新路由传送存储器访问，可操作地访问局部指令存储器。
27.一种用于访问局部存储器的设备，其特征在于，所述设备包括：
处理器核心，它包括：
包括局部数据存储器和局部指令存储器在内的存储器，
与局部数据存储器相耦合的第一端口，以及
与局部数据存储器和局部指令存储器相耦合的第二端口；以及总线接口，它包括：
与第一端口相耦合的第一总线，
与第二端口相耦合的第二总线，
第一总线和第二总线之间的线桥，
多路复用单元，可操作地在第二总线和线桥之间切接，使放置在第一总线上的信息能被重新路由传送到第二端口，以及
总线控制单元，可操作地响应所述线桥使能标志被设置以及和来自处理器核心的存储器访问相关联的存储器位置地址落在局部存储器地址空间中，而把多路复用单元切接到线桥。
28.如权利要求27所述的系统，其特征在于：
局部存储器包括地址空间；并且
多路复用单元可操作地在第二总线和线桥之间切接，使放置在第一总线上的信息能被重新路由传送到第二端口，而无须经过处理器核心外的存储器。
CNB028263510A 2001-12-28 2002-12-27 一种用于把外部存储器访问转换成处理核心中局部存储器访问的方法和设备 Expired - Fee Related CN100343839C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/040,904 2001-12-28
US10/040,904 US7028129B2 (en) 2001-12-28 2001-12-28 Method and apparatus for converting an external memory access into a local memory access in a processor core

Publications (2)

Publication Number Publication Date
CN1610895A CN1610895A (zh) 2005-04-27
CN100343839C true CN100343839C (zh) 2007-10-17

Family

ID=21913626

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028263510A Expired - Fee Related CN100343839C (zh) 2001-12-28 2002-12-27 一种用于把外部存储器访问转换成处理核心中局部存储器访问的方法和设备

Country Status (5)

Country Link
US (1) US7028129B2 (zh)
CN (1) CN100343839C (zh)
HK (1) HK1075101A1 (zh)
TW (1) TWI254857B (zh)
WO (1) WO2003060809A2 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7672226B2 (en) * 2002-09-09 2010-03-02 Xiotech Corporation Method, apparatus and program storage device for verifying existence of a redundant fibre channel path
US20070006166A1 (en) * 2005-06-20 2007-01-04 Seagate Technology Llc Code coverage for an embedded processor system
TWI420320B (zh) * 2010-08-02 2013-12-21 O2Micro Int Ltd 位址配置設備、系統及其方法
US8719374B1 (en) 2013-09-19 2014-05-06 Farelogix, Inc. Accessing large data stores over a communications network

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4794517A (en) * 1985-04-15 1988-12-27 International Business Machines Corporation Three phased pipelined signal processor
US5603011A (en) * 1992-12-11 1997-02-11 International Business Machines Corporation Selective shadowing and paging in computer memory systems
EP1103898A2 (en) * 1999-11-04 2001-05-30 Fujitsu Limited Microprocessor and memory

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6223258B1 (en) * 1998-03-31 2001-04-24 Intel Corporation Method and apparatus for implementing non-temporal loads
US6389527B1 (en) 1999-02-08 2002-05-14 Kabushiki Kaisha Toshiba Microprocessor allowing simultaneous instruction execution and DMA transfer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4794517A (en) * 1985-04-15 1988-12-27 International Business Machines Corporation Three phased pipelined signal processor
US5603011A (en) * 1992-12-11 1997-02-11 International Business Machines Corporation Selective shadowing and paging in computer memory systems
EP1103898A2 (en) * 1999-11-04 2001-05-30 Fujitsu Limited Microprocessor and memory

Also Published As

Publication number Publication date
WO2003060809A3 (en) 2004-03-04
CN1610895A (zh) 2005-04-27
WO2003060809A2 (en) 2003-07-24
US20030126345A1 (en) 2003-07-03
TWI254857B (en) 2006-05-11
US7028129B2 (en) 2006-04-11
HK1075101A1 (en) 2005-12-02
TW200304596A (en) 2003-10-01

Similar Documents

Publication Publication Date Title
US6658549B2 (en) Method and system allowing a single entity to manage memory comprising compressed and uncompressed data
JP2001216194A (ja) 演算処理装置
EP0427023B1 (en) Data transmission control apparatus for parallel processing system
US5761709A (en) Write cache for servicing write requests within a predetermined address range
CN1608250A (zh) 一种用于扩展处理器的局部存储器地址空间的方法
KR20070122228A (ko) 외부 디바이스 액세스 장치
US6952761B2 (en) Bus interface selection by page table attributes
CN100343839C (zh) 一种用于把外部存储器访问转换成处理核心中局部存储器访问的方法和设备
US20040078513A1 (en) Storage device
US5895496A (en) System for an method of efficiently controlling memory accesses in a multiprocessor computer system
JP2918531B1 (ja) キャッシュメモリ制御装置
KR20040067063A (ko) 디지털 신호 처리장치의 저전력 소비형 캐시 메모리 장치및 이에 대한 제어방법
US7165128B2 (en) Multifunctional I/O organizer unit for multiprocessor multimedia chips
KR20040073167A (ko) 시퀀셜 버퍼를 내장하여 디에스피의 데이터 억세스 성능을향상시키는 컴퓨터 시스템 및 그 컴퓨터 시스템의 데이터억세스 방법
US20010011329A1 (en) Method and apparatus for efficient clearing of memory
US8099533B2 (en) Controller and a method for controlling the communication between a processor and external peripheral device
JPH02213960A (ja) キャッシュメモリ
JP2002319292A (ja) メモリ装置及びメモリ装置の読出方法
JP3299147B2 (ja) キャッシュ制御回路
KR20050073014A (ko) 동적 메모리 관리 장치 및 방법
JPH1040165A (ja) データ読み出し方法およびリードバッファ
JP2000285019A (ja) キャッシュ制御回路
JPS6244352B2 (zh)
JPH10105466A (ja) ディスク装置のキャッシュメモリ制御方法
JPH03110649A (ja) 電子計算機とその電子装置塔載基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1075101

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1075101

Country of ref document: HK

C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee