KR940004447A - 버스 제어논리장치 - Google Patents

버스 제어논리장치 Download PDF

Info

Publication number
KR940004447A
KR940004447A KR1019920014465A KR920014465A KR940004447A KR 940004447 A KR940004447 A KR 940004447A KR 1019920014465 A KR1019920014465 A KR 1019920014465A KR 920014465 A KR920014465 A KR 920014465A KR 940004447 A KR940004447 A KR 940004447A
Authority
KR
South Korea
Prior art keywords
signal
memory
counter
bus
control logic
Prior art date
Application number
KR1019920014465A
Other languages
English (en)
Other versions
KR100238175B1 (ko
Inventor
천영창
Original Assignee
강진구
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 강진구, 삼성전자 주식회사 filed Critical 강진구
Priority to KR1019920014465A priority Critical patent/KR100238175B1/ko
Publication of KR940004447A publication Critical patent/KR940004447A/ko
Application granted granted Critical
Publication of KR100238175B1 publication Critical patent/KR100238175B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)
  • Bus Control (AREA)

Abstract

본 발명은 컴퓨터 시스템에 있어서 버스 제어논리장치에 관한 것으로, 특히 메모리의 액세스 에러를 제어하는 버스 제어논리장치이다.
이를 위해서 소정의 카운트만큼 카운팅을 수행하여 카운터와 중앙처리장치로부터 출력되는 제어신호와 메모리 제어장치로부터 출력되는 조정신호를 입력으로 받아들이고, 만약 카운터에서 출력되는 터미날 카운트가 들어오면 중앙처리장치에 명령어 에러신호 및 데이타 에러신호를 출력하는 버스 타임아웃제어기를 포함한다.
따라서 시스템의 어드레스 신호나 어드레스 맵과는 무관하게 동작함으로서 메모리 맵의 수정 또는 메모리 크기를 옵션으로 할경우 변경이 용이하며 잘못된 어드레스 천이에 따른 명령어 에러신호나 데이타 에러신호가 중앙처리장치에 인가되지 않기때문에 그만큼 시스템 파닉(System Panic)이 발생하지 않으며, 간단한 버스 타임아웃제어기와 카운터를 사용함으로서 시스템 코스트를 절감할 수 있는 효과가 있다.

Description

버스 제어논리장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 버스제어논리장치

Claims (2)

  1. 중앙처리장치(10)와 메모리 제어장치를 구비한 컴퓨터 시스템에 있어서,
    소정의 카운트만큼 카운팅을 수행하여 카운터(50)와;
    상기 중앙처리장치(10)로부터 출력되는 제어신호와 상기 메모리 제어장치로부터 출력되는 조정신호를 입력으로 받아들이고, 만약 상기 카운터(50)에서 출력되는 터미날 카운트가 들어오면 메모리 맵(memory map)영역에 없는 어드레스 값이 인가된 것으로 판단하여 상기 중앙처리장치(10)에 명령어 에러신호 및 데이타 에러신호를 출력하는 버스 타임아웃제어기(40)를 포함함을 특징으로 하는 버스 제어논리장치.
  2. 제1항에 있어서, 상기 카운터(50)는 상기 중앙처리장치(10)의 명령어 액세스 요청신호나 데이타 액세스 요청신호에 의해 인에이블되고, 상기 메모리 제어장치의 명령어 준비신호나 데이타 준비신호에 의해 리세트 제어됨을 특징으로 하는 버스 제어논리장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920014465A 1992-08-12 1992-08-12 버스 제어논리장치 KR100238175B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920014465A KR100238175B1 (ko) 1992-08-12 1992-08-12 버스 제어논리장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920014465A KR100238175B1 (ko) 1992-08-12 1992-08-12 버스 제어논리장치

Publications (2)

Publication Number Publication Date
KR940004447A true KR940004447A (ko) 1994-03-15
KR100238175B1 KR100238175B1 (ko) 2000-01-15

Family

ID=19337855

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920014465A KR100238175B1 (ko) 1992-08-12 1992-08-12 버스 제어논리장치

Country Status (1)

Country Link
KR (1) KR100238175B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101663158B1 (ko) * 2010-01-29 2016-10-06 삼성전자 주식회사 반도체 메모리 시스템

Also Published As

Publication number Publication date
KR100238175B1 (ko) 2000-01-15

Similar Documents

Publication Publication Date Title
EP0518488A1 (en) Bus interface and processing system
KR910006856A (ko) 어드레스 레지스터를 이용하여 동적으로 버스제어를 실행하는 마이크로컴퓨터
KR860003556A (ko) 인터럽트 제어 시스템
KR890007162A (ko) 데이타 처리장치
US4890219A (en) Mode conversion of computer commands
KR900005287A (ko) 데이타 제어 장치 및 그것을 사용하는 시스템
KR970012168A (ko) 외부 장치를 액세스시키는 데이타 처리 시스템 및 외부 장치를 액세스시키는 방법
KR940004447A (ko) 버스 제어논리장치
KR900006844A (ko) 연산제어장치의 입출력장치
KR950025534A (ko) 인터럽트신호의 멀티플렉싱회로
KR960018958A (ko) 다중 프로세서 시스템에서 아토믹 명령어 수행시 데이타 버퍼를 사용한 메인 메모리 액세스 장치
JPH03262052A (ja) 情報処理装置
KR970012172A (ko) 멀티 마이크로 프로세서용 버스제어(bus controller)장치
KR920009444B1 (ko) 2개의 버스 구조를 갖는 메모리 서브시스템
KR970002614A (ko) 프로그램 카운터 데이타를 이용한 오동작 방지회로
KR970705116A (ko) 공유 시스템 메모리로부터 그래픽 데이타를 액세스할 수 있는 디스플레이 컨트롤러(Display Controller Capable of Accessing Graphics Data from a Shared System Memory)
KR950009426A (ko) 타이콤(ticom)시스템의 입출력 처리기 내에서의 데이타 경로 제어장치
JPH0421123A (ja) Ｆｉｆｏレジスタ
KR970071298A (ko) 공유메모리 접속장치 및 그 접속방법
KR940004446A (ko) 버스 인터페이스 장치
KR970059915A (ko) 마이크로프로세서의 인터럽트 처리장치
KR950020095A (ko) 데이타 전송능력을 개선한 디.엠.에이(dma) 컨트롤러
JPH05120030A (ja) 割り込みコントローラ
JPH0296851A (ja) アクセス回路
JPH0352188A (ja) 記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030922

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee