JPS6053890B2 - 情報処理システム - Google Patents
情報処理システムInfo
- Publication number
- JPS6053890B2 JPS6053890B2 JP55106933A JP10693380A JPS6053890B2 JP S6053890 B2 JPS6053890 B2 JP S6053890B2 JP 55106933 A JP55106933 A JP 55106933A JP 10693380 A JP10693380 A JP 10693380A JP S6053890 B2 JPS6053890 B2 JP S6053890B2
- Authority
- JP
- Japan
- Prior art keywords
- svp3o
- service
- main device
- connection line
- srq
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/2015—Redundant power supplies
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
【発明の詳細な説明】
本発明は情報処理システムに関する。
サービスプロセッサは計算機の使用者に計算機の構成制
御、電源制御ならびに初期値ほか起動および停止などを
制御するコンソールの機能の外、保守機能を果すものが
多い。
御、電源制御ならびに初期値ほか起動および停止などを
制御するコンソールの機能の外、保守機能を果すものが
多い。
前記プロセッサは中央処理装置とは独立したプロセッサ
であり、タイプライタまたはライトペンを用いて値の設
定やオペレーションの指定をすることができ、また文字
ディスプレイ装置、タイプライタを用いて値を表示する
ことができる。したがつて前記プロセッサは情報処理シ
ステムの運用保守のために必要不可欠のものである。情
報処理システムのあるものにおいては、システムの信頼
度、性能向上のために装置の二重化が図られておりシス
テム中のどれかの装置が障害で働けなくなつたときに他
の同種の装置がそれに代つて働き、システムの処理能力
は低下するが処理を継続できるようにしたり、処理能力
を低下させないで処理を継続できるようにしてある。上
記サービスプロセッサも情報処理システムの信頼度向上
のための二重化の対象となる装置である。
であり、タイプライタまたはライトペンを用いて値の設
定やオペレーションの指定をすることができ、また文字
ディスプレイ装置、タイプライタを用いて値を表示する
ことができる。したがつて前記プロセッサは情報処理シ
ステムの運用保守のために必要不可欠のものである。情
報処理システムのあるものにおいては、システムの信頼
度、性能向上のために装置の二重化が図られておりシス
テム中のどれかの装置が障害で働けなくなつたときに他
の同種の装置がそれに代つて働き、システムの処理能力
は低下するが処理を継続できるようにしたり、処理能力
を低下させないで処理を継続できるようにしてある。上
記サービスプロセッサも情報処理システムの信頼度向上
のための二重化の対象となる装置である。
第１図に二重化された情報処理システムのシステム構成
図が示してある。
図が示してある。
処理装置２０と処理装置４０とが二重化構成になつてお
り、それぞれにサービスプロセッサ１０）サービスプロ
セッサ３０が接続されている。処理装置２０と処理装置
４０とはシステムの運用により同時に同一処理を行うよ
うに構成される場合もあり、また異なる処理を行うよう
に構成される場合もあるが、サービスプロセッサについ
ては従来は一方を主装置、他方を従装置と、システムを
設定した当初より指定し、電源の投入やシステムの起動
は必ず主装置より行い、主装置が稼動している間は従装
置は待機状態にあり、主装置が障害の時に始めて従装置
に切り換え稼動させることとしている。第１図について
サービスプロセッサ１０を主装・置、サービスプロセッ
サ３０を従装置とすれば、電源の投入やシステムの起動
はサービスプロセッサ１０より行いそれについで電源制
御装置５０、構成制御装置６０が稼動し処理装置２０お
よび４０が相次いで稼動することとなる。
り、それぞれにサービスプロセッサ１０）サービスプロ
セッサ３０が接続されている。処理装置２０と処理装置
４０とはシステムの運用により同時に同一処理を行うよ
うに構成される場合もあり、また異なる処理を行うよう
に構成される場合もあるが、サービスプロセッサについ
ては従来は一方を主装置、他方を従装置と、システムを
設定した当初より指定し、電源の投入やシステムの起動
は必ず主装置より行い、主装置が稼動している間は従装
置は待機状態にあり、主装置が障害の時に始めて従装置
に切り換え稼動させることとしている。第１図について
サービスプロセッサ１０を主装・置、サービスプロセッ
サ３０を従装置とすれば、電源の投入やシステムの起動
はサービスプロセッサ１０より行いそれについで電源制
御装置５０、構成制御装置６０が稼動し処理装置２０お
よび４０が相次いで稼動することとなる。
サービスプロ・セッサ１０が故障でない限りサービスプ
ロセッサ３０からはシステムの運営保守はできない。こ
のように主装置、従装置の関係を固定してしまうと上述
のように必す主装置から電源の投入、システムの起動を
しなければならないのでその際には外観および内部構成
の全く同じな装置が２台あつてどちらが主装置でどちら
が従装置かをオペレータは常に記憶しなければならない
という操作上のわずられしさがある。また、たとえば主
装置に標識をつけておいても主装置故障の場合には従装
置より電源の投入、システムの起動をせねばならないの
で、その際は従装置に標識をつけかえて従装置より起動
すべきである表示をするなどしなければならないという
欠点がある。本発明の目的は従来装置の上述の欠点を解
決し二重化されているサービスプロセッサ間の主従関係
をサービスプロセッサの電源投入前は固定せずいづれの
サービスプロセッサからも電源投入ができ電源投入した
サービスプロセッサでシステムの運用保守ができるとい
う操作運用を便利にした情報処理システムを提供するこ
とにある。
ロセッサ３０からはシステムの運営保守はできない。こ
のように主装置、従装置の関係を固定してしまうと上述
のように必す主装置から電源の投入、システムの起動を
しなければならないのでその際には外観および内部構成
の全く同じな装置が２台あつてどちらが主装置でどちら
が従装置かをオペレータは常に記憶しなければならない
という操作上のわずられしさがある。また、たとえば主
装置に標識をつけておいても主装置故障の場合には従装
置より電源の投入、システムの起動をせねばならないの
で、その際は従装置に標識をつけかえて従装置より起動
すべきである表示をするなどしなければならないという
欠点がある。本発明の目的は従来装置の上述の欠点を解
決し二重化されているサービスプロセッサ間の主従関係
をサービスプロセッサの電源投入前は固定せずいづれの
サービスプロセッサからも電源投入ができ電源投入した
サービスプロセッサでシステムの運用保守ができるとい
う操作運用を便利にした情報処理システムを提供するこ
とにある。
本発明のシステムは、２台のサービスプロセッサの中の
任意の１台で全ての複数の処理装置を管理運用し他の１
台を予備機として待機状態にしておく情報処理システム
において、前記２台のサービスプロセッサ間にバスを設
け最初に電源投入されたサービスプロセッサが前記全て
の複数の処理装置を管理運用し、他の１台を予備機とし
て待機状態にするように前記バスを介して通信できるよ
うにして構成される。
任意の１台で全ての複数の処理装置を管理運用し他の１
台を予備機として待機状態にしておく情報処理システム
において、前記２台のサービスプロセッサ間にバスを設
け最初に電源投入されたサービスプロセッサが前記全て
の複数の処理装置を管理運用し、他の１台を予備機とし
て待機状態にするように前記バスを介して通信できるよ
うにして構成される。
次に本発明の実施例について図面を参照して詳細に説明
する。
する。
本発明においては第１図のように二重化されたサービス
プロセッサ１０および３０は電源投入前は主従関係は存
在せず、最初に電源投入が行われたサービスプロセッサ
が主となり他．方のサービスプロセッサが従となるよう
に考慮されている。第２図は本発明の一実施例を示すブ
ロック図であり第１図の二重化されているサービスプロ
セッサ１０および３０の本発明に関係のある主要部が；
示してある。
プロセッサ１０および３０は電源投入前は主従関係は存
在せず、最初に電源投入が行われたサービスプロセッサ
が主となり他．方のサービスプロセッサが従となるよう
に考慮されている。第２図は本発明の一実施例を示すブ
ロック図であり第１図の二重化されているサービスプロ
セッサ１０および３０の本発明に関係のある主要部が；
示してある。
図においてサービスプロセッサ１０と３０は構成は全く
同じでそれぞれ構成要素が１０幡台、３０幡台の番号が
ふられており、１位の数字が同じもの同志が同じ機能を
有しているように番号がとられている。電源投入してか
ら主従関（係が確立するまでの過程を２つのサービスプ
ロセッサ１０および３０の電源璋入の時間関係によりつ
ぎの３つの場合に分けＦ説明する（サービスプロセッサ
を以後ＳＶＰと略称す）。第１の場合 ＳＶＰｌＯを先に電源投入した場合（その後相当の時間
をへてＳＶＰ３Ｏを電源投入した場合も含む）。
同じでそれぞれ構成要素が１０幡台、３０幡台の番号が
ふられており、１位の数字が同じもの同志が同じ機能を
有しているように番号がとられている。電源投入してか
ら主従関（係が確立するまでの過程を２つのサービスプ
ロセッサ１０および３０の電源璋入の時間関係によりつ
ぎの３つの場合に分けＦ説明する（サービスプロセッサ
を以後ＳＶＰと略称す）。第１の場合 ＳＶＰｌＯを先に電源投入した場合（その後相当の時間
をへてＳＶＰ３Ｏを電源投入した場合も含む）。
第２の場合
ＳＶＰｌＯを先に電源投入し相続いて（若干の時間的お
くれがあつて）ＳＶＰ３Ｏを電源投入した場合。
くれがあつて）ＳＶＰ３Ｏを電源投入した場合。
第３の場合
）ＳＶＰｌＯとＳＶＰ３Ｏを同時に電源投入した場合。
まず第１の場合を例示して第２図を参照して詳細に説明
する。ＳＶＰｌＯの電源投入部１０２にある電源スイッ
チにより電源を投入すると電源部１０３からＳＶＰｌＯ
の各部に電源が供給される。
する。ＳＶＰｌＯの電源投入部１０２にある電源スイッ
チにより電源を投入すると電源部１０３からＳＶＰｌＯ
の各部に電源が供給される。
電源が過渡状態を脱して安定になると電源部１０３から
接続線１２１を介してサービス処理部１０１に電源が安
定したことを知らせる電源確定信号が送られる。次いで
サービス処理部１０１は各部の初期設定を行い、その後
接続線１２６でサービスの要求を示すサービス要求信号
（以後ＳＲＱと称す）が存在しているかどうかをチェッ
クする（ＳＲＱが存在しているときは接続線１２６は論
理゜゜１―存在していないときは論理“゜０゛）。この
場合、ＳＲＱは存在しないから、ついでレジスタ１０４
を接続線１２３を介してチェックする。レジスタ１０４
は主装置表示レジスタであり、例えばＳＶＰｌＯが主装
置の場合ぱ゜１０゛ＳＶＰ３Ｏが主装置の場合は“０１
゛とかきこまれる。レジスタの値が“０σ゛の場合は未
だ主従関係が生じていないときである。この場合“゜０
σ゛であるのでまずＳＶＰｌＯを主装置と表示するため
にレジスタ１０４を接続線１２３を介して゜“１０゛に
セットし、ＳＲＱを接続線１２６、ドライバレシーバ１
０６、およびバス１００を介してＳＶＰ３Ｏに送ると同
時に接続線１２２を介してタイマ１０５を時間Ｔ１にセ
ットする。それから時Ｗ１を経過してタイマ１０５が接
続線１２２を介してサービス処理部１０１にタイムアウ
ト信号を送出してきてもなお、ＳＶＰ３Ｏより接続線３
２５、ドライバレシーバ３０６、バス１００、ドライバ
ーレシーバ１０６および接続線１２５を介してＳＶＰｌ
ＯよりのＳＲＱに対して要求を受付けることができるこ
とを示す要求受付可信号（以後ＣＫと称する）が送出さ
れてこなければＳＲＱをリセットしここでＳＶＰｌＯの
主装置たる地位が決定する（時間Ｔ１経過前にＳＶＰｌ
ＯでＡＣＫ信号が受信された場合は第２の場合で説明す
る）。このあとＳＶＰ３Ｏの電源投入がおこなわれた場
合にはＳＶＰ３ＯにおいてはＳＶＰ３Ｏを主装置と表示
するためにレジスタ３０４を゛゜０１゛にセットし、タ
イマ３０４を時間Ｔ１にセットしさらにＳＲＱが接続線
３２６、ドライバレシーバ３０６およびバス１００を介
してＳＶＰｌＯに送出される。主装置の地位を確立して
いるＳＶＰｌＯではそのＳＲＱを受信してＡＣＫを接続
線１２５、ドライバレシーバ１０６およびバス１００を
介してＳＶＰ３Ｏに送出する。ＡＣＫを受信したＳＶＰ
３ＯはＳＲＱをリセットし接続線３２４を介して主装置
の地位を要求することをしめす主装置権要求信号（以下
ＴＭＴと称す）をＳＶＰｌＯに送出する。ＴＭＴを受信
したＳＶＰｌＯはレジスタ１０４が６゜１σ１にセット
されていること、すなわちＳＶＰｌＯ自身が主装置にな
つていることを確認し、接続線１２４を介してＳＶＰ３
Ｏに自分（ＳＶＰｌＯ）が主装置であるので他装置（Ｓ
ＶＰ３Ｏ）からの主装置地位の要求の拒否をしめす主装
置権拒否信号（以下ＮＴＭと称す）を送出すると同時に
ＡＣＫをリセットする。ＮＴＭを受信したＳＶＰ３Ｏは
ＳＶＰｌＯが主装置で自分（ＳＶＰ３Ｏ）は従装置であ
ることが判明するので接続線３２３を介してレジスタ３
０４を゜“０１゛から“４１σ゛に書きかえＳＶＰｌＯ
が主装置、ＳＶＰ３Ｏが従装置に位置づけられたことを
表示して待機状態に入る。ＳＶＰ３Ｏを先に電源投入し
たときにＳＶＰ３Ｏが主装置の地位を確保する場合も上
述の第１の場合と同様であるので説明を省略する。
接続線１２１を介してサービス処理部１０１に電源が安
定したことを知らせる電源確定信号が送られる。次いで
サービス処理部１０１は各部の初期設定を行い、その後
接続線１２６でサービスの要求を示すサービス要求信号
（以後ＳＲＱと称す）が存在しているかどうかをチェッ
クする（ＳＲＱが存在しているときは接続線１２６は論
理゜゜１―存在していないときは論理“゜０゛）。この
場合、ＳＲＱは存在しないから、ついでレジスタ１０４
を接続線１２３を介してチェックする。レジスタ１０４
は主装置表示レジスタであり、例えばＳＶＰｌＯが主装
置の場合ぱ゜１０゛ＳＶＰ３Ｏが主装置の場合は“０１
゛とかきこまれる。レジスタの値が“０σ゛の場合は未
だ主従関係が生じていないときである。この場合“゜０
σ゛であるのでまずＳＶＰｌＯを主装置と表示するため
にレジスタ１０４を接続線１２３を介して゜“１０゛に
セットし、ＳＲＱを接続線１２６、ドライバレシーバ１
０６、およびバス１００を介してＳＶＰ３Ｏに送ると同
時に接続線１２２を介してタイマ１０５を時間Ｔ１にセ
ットする。それから時Ｗ１を経過してタイマ１０５が接
続線１２２を介してサービス処理部１０１にタイムアウ
ト信号を送出してきてもなお、ＳＶＰ３Ｏより接続線３
２５、ドライバレシーバ３０６、バス１００、ドライバ
ーレシーバ１０６および接続線１２５を介してＳＶＰｌ
ＯよりのＳＲＱに対して要求を受付けることができるこ
とを示す要求受付可信号（以後ＣＫと称する）が送出さ
れてこなければＳＲＱをリセットしここでＳＶＰｌＯの
主装置たる地位が決定する（時間Ｔ１経過前にＳＶＰｌ
ＯでＡＣＫ信号が受信された場合は第２の場合で説明す
る）。このあとＳＶＰ３Ｏの電源投入がおこなわれた場
合にはＳＶＰ３ＯにおいてはＳＶＰ３Ｏを主装置と表示
するためにレジスタ３０４を゛゜０１゛にセットし、タ
イマ３０４を時間Ｔ１にセットしさらにＳＲＱが接続線
３２６、ドライバレシーバ３０６およびバス１００を介
してＳＶＰｌＯに送出される。主装置の地位を確立して
いるＳＶＰｌＯではそのＳＲＱを受信してＡＣＫを接続
線１２５、ドライバレシーバ１０６およびバス１００を
介してＳＶＰ３Ｏに送出する。ＡＣＫを受信したＳＶＰ
３ＯはＳＲＱをリセットし接続線３２４を介して主装置
の地位を要求することをしめす主装置権要求信号（以下
ＴＭＴと称す）をＳＶＰｌＯに送出する。ＴＭＴを受信
したＳＶＰｌＯはレジスタ１０４が６゜１σ１にセット
されていること、すなわちＳＶＰｌＯ自身が主装置にな
つていることを確認し、接続線１２４を介してＳＶＰ３
Ｏに自分（ＳＶＰｌＯ）が主装置であるので他装置（Ｓ
ＶＰ３Ｏ）からの主装置地位の要求の拒否をしめす主装
置権拒否信号（以下ＮＴＭと称す）を送出すると同時に
ＡＣＫをリセットする。ＮＴＭを受信したＳＶＰ３Ｏは
ＳＶＰｌＯが主装置で自分（ＳＶＰ３Ｏ）は従装置であ
ることが判明するので接続線３２３を介してレジスタ３
０４を゜“０１゛から“４１σ゛に書きかえＳＶＰｌＯ
が主装置、ＳＶＰ３Ｏが従装置に位置づけられたことを
表示して待機状態に入る。ＳＶＰ３Ｏを先に電源投入し
たときにＳＶＰ３Ｏが主装置の地位を確保する場合も上
述の第１の場合と同様であるので説明を省略する。
第１の場合での先に電源を投入した時刻から後の装置が
電源を投入するまての最短時間、すなわち前述の“相当
の時間゛とは、先に電源を投入した時刻からその装置の
タイマのタイムアウトの時刻までの時間（Ｔ４）にほぼ
等しい。次に第２の場合を例に挙げ本発明の詳細な説明
する。
電源を投入するまての最短時間、すなわち前述の“相当
の時間゛とは、先に電源を投入した時刻からその装置の
タイマのタイムアウトの時刻までの時間（Ｔ４）にほぼ
等しい。次に第２の場合を例に挙げ本発明の詳細な説明
する。
第２の場合は上述の時間Ｔ４以内でかつ同時でなく後続
する電源投入が行われる場合である。
する電源投入が行われる場合である。
この場合、ＳＶＰｌＯからＳＲＱ送信中すなわちタイマ
１０５のタイムアウド時刻前に、ＳＶＰ３ＯではこのＳ
ＲＱを受信できＡＣＫ＋ＳＶＰｌＯに送信する。ＡＣＫ
を受信したＳＶＰｌＯはＳＲＱをリセットしＴＭＴをＳ
ＶＰ３Ｏに送信し、これを受信したＳＶＰ３Ｏはレジス
タ３０４をチェックし未だ両装置とも主装置権を確立し
ていない表示“゜００゛であることを確認し相手に主装
置権を許諾するためにそれを“１０゛に書きかえ主装置
権許諾信号（以下０ＴＭと称す）を接続線３２４を介し
て送出すると同時にＡＣＫをリセットし従装置として待
機状態に入る。ＳＶＰｌＯはＳＶＰ３Ｏから０ＴＭ受信
により主装置権を確立する。ＳＶＰ３Ｏを先に電源投入
し、相続いてＳＶＰｌＯを電源投入したときにＳＶＰ３
Ｏが主装置の地位を確保する場合も上述の第２の場合と
同様であるので説明を省略する。次に第３の場合を説明
する。第３の場合では、ＳＶＰｌＯとＳＶＰ３Ｏを同時
に電源投入した場合で、この場合にはＳＶＰｌＯとＳＶ
Ｐ３Ｏから同時にＳＲＱが送出されることとなり両者の
ＳＲＱがバス１００で衝突することとなる。
１０５のタイムアウド時刻前に、ＳＶＰ３ＯではこのＳ
ＲＱを受信できＡＣＫ＋ＳＶＰｌＯに送信する。ＡＣＫ
を受信したＳＶＰｌＯはＳＲＱをリセットしＴＭＴをＳ
ＶＰ３Ｏに送信し、これを受信したＳＶＰ３Ｏはレジス
タ３０４をチェックし未だ両装置とも主装置権を確立し
ていない表示“゜００゛であることを確認し相手に主装
置権を許諾するためにそれを“１０゛に書きかえ主装置
権許諾信号（以下０ＴＭと称す）を接続線３２４を介し
て送出すると同時にＡＣＫをリセットし従装置として待
機状態に入る。ＳＶＰｌＯはＳＶＰ３Ｏから０ＴＭ受信
により主装置権を確立する。ＳＶＰ３Ｏを先に電源投入
し、相続いてＳＶＰｌＯを電源投入したときにＳＶＰ３
Ｏが主装置の地位を確保する場合も上述の第２の場合と
同様であるので説明を省略する。次に第３の場合を説明
する。第３の場合では、ＳＶＰｌＯとＳＶＰ３Ｏを同時
に電源投入した場合で、この場合にはＳＶＰｌＯとＳＶ
Ｐ３Ｏから同時にＳＲＱが送出されることとなり両者の
ＳＲＱがバス１００で衝突することとなる。
この衝突はＳＶＰｌＯでは接続線１２６を介し衝突検出
部１０７、でＳＶＰ３Ｏでは接続線３２６を介して衝突
検出部３０７て検出される。検出部は通常使用されるブ
リッジ回路と差動増巾器との組合せから構成できるので
詳細はのべない。衝突が検出されると衝突検出部１０７
から衝突検出信号が接続線１２７を介してタイマ１０５
およびサービス処理部１０１に送られる。タイマ１０５
では衝突検出信号受信により今までセットされていた時
間Ｔ１に代つて時間Ｔ２がセットされる。サー）ビス処
理部１０１は衝突検出信号受信に応答してＳＲＱを一度
リセットし時Ａ２の経過後にタイマ１０５からのタイム
アウト信号により再びＰＲＱを送出するように準備する
。ＳＶＰｌＯでの衝突検出後の各部動作と全く同じ動作
がＳＶＰ３Ｏの対応７する各部で行われる。但し、ＳＶ
Ｐ３Ｏのタイマ３０５にセットされる時間はＴ２でなく
てＴ３としＴ２〉Ｔ，である。Ｔ３としてはＳＲＱ衝突
によるバス１００の過渡現象が消滅する以上の時間であ
れば十分である。Ｔ２としては後述するＳＶＰ３Ｏから
の２ＳＲＱに対する一連の対話が終了する時間以上であ
れば十分である。以上の動作完了後、Ｔ２〉Ｔ３である
からまず時間Ｔ３経過後ＳＶＰ３Ｏにあるタイマ３０５
からタイムアウト信号が接続線３２２を介してサービス
処理部３０１に送られ、サービス処理部３０１はＳＲＱ
を、ＳＶＰｌＯに送出する。ＳＶＰｌＯはＳＲＱ受信に
よりＡＣＫをＳＶＰ３Ｏに送出する。ＳＶＰ３ＯはＡＣ
Ｋ受信によりＳＲＱをリセットし、さらにＴＭＴ７８Ｓ
ＶＰｌＯに送出する。ＴＭＴを受信したＳＶＰｌＯはレ
ジスタ１０４が“゜１０゛（電源投入時に最初のＳＲＱ
を送出する直前にレジスタ１０４は６４１σ５にセット
されている）にセットされていることを確認しＮＴＭを
ＳＶＰ３Ｏに送出すると同時にＡＣＫをリセットする。
ＮＴＭを受信したＳＶＰ３Ｏは接続線３２３を介してレ
ジスタ３０４を゜゜０１゛から゜゜１０゛に書きかえＳ
ＶＰｌＯが主装置、ＳＶＰ３Ｏが従装置に位置づけられ
たことを表示して待機状態に入る。一方ＳＶＰｌＯでは
時間Ｌの経過後タイマ１０５からタイムアウト信号が接
続線１２２を介してサービス処理部１０１に送られ、サ
ービス処理部１０１は、ＳＲＱをＳＶＰ３Ｏに送出する
。
部１０７、でＳＶＰ３Ｏでは接続線３２６を介して衝突
検出部３０７て検出される。検出部は通常使用されるブ
リッジ回路と差動増巾器との組合せから構成できるので
詳細はのべない。衝突が検出されると衝突検出部１０７
から衝突検出信号が接続線１２７を介してタイマ１０５
およびサービス処理部１０１に送られる。タイマ１０５
では衝突検出信号受信により今までセットされていた時
間Ｔ１に代つて時間Ｔ２がセットされる。サー）ビス処
理部１０１は衝突検出信号受信に応答してＳＲＱを一度
リセットし時Ａ２の経過後にタイマ１０５からのタイム
アウト信号により再びＰＲＱを送出するように準備する
。ＳＶＰｌＯでの衝突検出後の各部動作と全く同じ動作
がＳＶＰ３Ｏの対応７する各部で行われる。但し、ＳＶ
Ｐ３Ｏのタイマ３０５にセットされる時間はＴ２でなく
てＴ３としＴ２〉Ｔ，である。Ｔ３としてはＳＲＱ衝突
によるバス１００の過渡現象が消滅する以上の時間であ
れば十分である。Ｔ２としては後述するＳＶＰ３Ｏから
の２ＳＲＱに対する一連の対話が終了する時間以上であ
れば十分である。以上の動作完了後、Ｔ２〉Ｔ３である
からまず時間Ｔ３経過後ＳＶＰ３Ｏにあるタイマ３０５
からタイムアウト信号が接続線３２２を介してサービス
処理部３０１に送られ、サービス処理部３０１はＳＲＱ
を、ＳＶＰｌＯに送出する。ＳＶＰｌＯはＳＲＱ受信に
よりＡＣＫをＳＶＰ３Ｏに送出する。ＳＶＰ３ＯはＡＣ
Ｋ受信によりＳＲＱをリセットし、さらにＴＭＴ７８Ｓ
ＶＰｌＯに送出する。ＴＭＴを受信したＳＶＰｌＯはレ
ジスタ１０４が“゜１０゛（電源投入時に最初のＳＲＱ
を送出する直前にレジスタ１０４は６４１σ５にセット
されている）にセットされていることを確認しＮＴＭを
ＳＶＰ３Ｏに送出すると同時にＡＣＫをリセットする。
ＮＴＭを受信したＳＶＰ３Ｏは接続線３２３を介してレ
ジスタ３０４を゜゜０１゛から゜゜１０゛に書きかえＳ
ＶＰｌＯが主装置、ＳＶＰ３Ｏが従装置に位置づけられ
たことを表示して待機状態に入る。一方ＳＶＰｌＯでは
時間Ｌの経過後タイマ１０５からタイムアウト信号が接
続線１２２を介してサービス処理部１０１に送られ、サ
ービス処理部１０１は、ＳＲＱをＳＶＰ３Ｏに送出する
。
ＳＶＰ３ＯはＳＲＱ受信によりＡＣＫをＳＶＰｌＯに送
出する。ＳＶＰｌＯはＡＣＫ受信によりＳＲＱをリセッ
トし、５さらにＴＭＴをＳＶＰ３Ｏに送出する。ＴＭＴ
を受信したＳＶＰ３Ｏはレジスタ３０４が６６１σ５に
セットされていることを確認し、０ＴＭをＳＶＰｌＯに
送出すると同時にＡＣＫをリセットする。０ＴＭを受信
したＳＶＰｌＯはＳＶＰ３Ｏからの０ＴＭ受信によ，り
主装置権を確立する。
出する。ＳＶＰｌＯはＡＣＫ受信によりＳＲＱをリセッ
トし、５さらにＴＭＴをＳＶＰ３Ｏに送出する。ＴＭＴ
を受信したＳＶＰ３Ｏはレジスタ３０４が６６１σ５に
セットされていることを確認し、０ＴＭをＳＶＰｌＯに
送出すると同時にＡＣＫをリセットする。０ＴＭを受信
したＳＶＰｌＯはＳＶＰ３Ｏからの０ＴＭ受信によ，り
主装置権を確立する。
上述のように同時に電源を投入した場合にはタイマーに
セットする時間Ｔ２，Ｔ３によりＳＶＰｌＯまたはＳＶ
Ｐ３Ｏいづれを主装置とすることもできる。
Ａ針 −ー４以上第１
、第２および第３の場合についての説明かられかるよう
に、ＳＶＰが二重化されている場合、本発明のシステム
には電源投入を行つたＳＶＰが主装置としての地位を確
保することができるという効果がある。
セットする時間Ｔ２，Ｔ３によりＳＶＰｌＯまたはＳＶ
Ｐ３Ｏいづれを主装置とすることもできる。
Ａ針 −ー４以上第１
、第２および第３の場合についての説明かられかるよう
に、ＳＶＰが二重化されている場合、本発明のシステム
には電源投入を行つたＳＶＰが主装置としての地位を確
保することができるという効果がある。
以上のように本発明には、二重化されているサービスプ
ロセッサ間の主従関係をサービスプロセッサの電源投入
前は固定せず、いづれのサービスプロセッサからも電源
投入が出来、先に電源投入・したサービスプロセッサを
主装置として位置づけそれからシステムの運用、保守が
でき、オペレータの煩雑さをなくし、操作性を高めるこ
とができるという効果がある。
ロセッサ間の主従関係をサービスプロセッサの電源投入
前は固定せず、いづれのサービスプロセッサからも電源
投入が出来、先に電源投入・したサービスプロセッサを
主装置として位置づけそれからシステムの運用、保守が
でき、オペレータの煩雑さをなくし、操作性を高めるこ
とができるという効果がある。
第１図は二重化情報処理システムのシステム構成図およ
び第２図は本発明の一実施例を示すブロック図である。
び第２図は本発明の一実施例を示すブロック図である。
Claims (1)
- １ ２台のサービスプロセッサの中の任意の１台で全て
の複数の処理装置を管理運用し他の１台を予備機として
待機状態にしておく情報処理システムにおいて、前記２
台のサービスプロセッサ間にバスを設け最初に電源投入
されたサービスプロセッサが前記全ての複数の処理装置
を管理運用し、他の１台を予備機として待機状態にする
ように前記バスを介して通信できるようにしたことを特
徴とする情報処理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55106933A JPS6053890B2 (ja) | 1980-08-04 | 1980-08-04 | 情報処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55106933A JPS6053890B2 (ja) | 1980-08-04 | 1980-08-04 | 情報処理システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5731054A JPS5731054A (en) | 1982-02-19 |
| JPS6053890B2 true JPS6053890B2 (ja) | 1985-11-27 |
Family
ID=14446193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55106933A Expired JPS6053890B2 (ja) | 1980-08-04 | 1980-08-04 | 情報処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6053890B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58195968A (ja) * | 1982-05-12 | 1983-11-15 | Hitachi Ltd | 再実行制御方式 |
-
1980
- 1980-08-04 JP JP55106933A patent/JPS6053890B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5731054A (en) | 1982-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0651802A (ja) | バックアップ機能を有するプログラマブル・コントローラ | |
| JPH0693229B2 (ja) | デ−タ処理装置 | |
| JPS6053890B2 (ja) | 情報処理システム | |
| JPH06242979A (ja) | 二重化コンピュータ装置 | |
| JPH0573482A (ja) | 情報処理装置及びそのバス制御方法 | |
| JPS5843775B2 (ja) | プロセツサバツクアツプシステム | |
| JP3127943B2 (ja) | 分散形制御装置 | |
| JP3001818B2 (ja) | マルチプロセッサ立ち上げ管理装置 | |
| JP2966966B2 (ja) | プログラマブルコントローラの二重化装置 | |
| JP2693627B2 (ja) | プログラマブルコントローラの二重化システム | |
| JP2732668B2 (ja) | 二重化制御装置 | |
| JP2906197B2 (ja) | 二重化バス装置 | |
| JPH06175868A (ja) | 二重化計算機故障監視方法 | |
| JPH06259274A (ja) | 二重系システム | |
| JPS62103756A (ja) | 複合計算機システム | |
| JP2985188B2 (ja) | 二重化計算機システム | |
| KR100348566B1 (ko) | 통신시스템에서의 이중화 저장장치 | |
| JPH07200334A (ja) | 二重化同期運転方式 | |
| JPH08220198A (ja) | 電池バックアップメモリユニットおよびバックアップ機能試験方法 | |
| JPS6229822B2 (ja) | ||
| JPS634210B2 (ja) | ||
| JPH0662114A (ja) | プロセッサ間診断処理方式 | |
| JPS6134654A (ja) | バスマスタ制御装置 | |
| JPS6113627B2 (ja) | ||
| JP2752920B2 (ja) | マルチプロセッサシステムにおけるプロセッサ間通信方式 |