JPH0573482A - 情報処理装置及びそのバス制御方法 - Google Patents
情報処理装置及びそのバス制御方法Info
- Publication number
- JPH0573482A JPH0573482A JP3232955A JP23295591A JPH0573482A JP H0573482 A JPH0573482 A JP H0573482A JP 3232955 A JP3232955 A JP 3232955A JP 23295591 A JP23295591 A JP 23295591A JP H0573482 A JPH0573482 A JP H0573482A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- priority
- unit
- buses
- information processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
- G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Hardware Redundancy (AREA)
- Debugging And Monitoring (AREA)
Abstract
速な情報処理を実現する。 【構成】次回最下位優先度ユニット記憶手段(次回最低
優先度記憶)32および42にバス使用権を与えられた
ユニットを記憶させ、次回のバス調停サイクルにおいて
は、次回最下位優先度ユニット記憶手段(次回最低優先
度記憶)32および42に記憶されたユニットの優先順
位を最下位としてバス調停を行う。バス10かバス20
のいずれかに障害が発生し、その後回復した場合、バス
状態監視手段33および43がバス障害回復検出信号3
4および44を出力し、次回最下位優先度ユニット記憶
手段32および42の記憶内容を一致させる。これによ
り、平均バス待ち時間を短縮し、かつバス待ち時間を有
限とする。 【効果】多重化バスを有する情報処理装置において、高
速な情報処理を実現できる。
Description
ス制御方法に係り、特に多重化バスを有する情報処理装
置及びそのバス制御方法に関する。
情報処理装置の各構成要素の多重化があり、そして、各
構成要素相互間を接続するバスについても多重化され
る。バス多重化に関連する従来の技術として、例えば、
特開昭58−137057号公報(特公平2−34055号公報)記載
のものがある。
よび直接メモリアクセスを行う複数の入出力制御機構
(以下プロセッサ,入出力制御機構、その他バスとの間
で信号の授受を行う装置を「ユニット」と総称する)で
共有する場合、複数のユニットからのバス使用要求が同
時にあった場合に、それらのユニットの優先度を判定
し、優先度が最も高いユニットにバス使用許可を与える
バス調停として、固定優先度によるバス調停を行ってい
るこの方式は、制御が極めて単純であるという特徴があ
る。
調停方式は制御が単純であるという長所がある。
では複数のユニットからのバス使用要求が輻奏すると平
均のバス待ち時間が増大し、結果的にバスを使用する各
ユニットから見た実質上のバスの転送能力が低くなると
いう問題点がある。
ンザクション処理のように一定時間内に特定のプロセス
の処理を終了せねばならないようなシステムに適さなく
なる。
を有する情報処理装置において、バスを利用する各ユニ
ットから見た実質上の転送能力を、容易に向上すること
にある。
たバスを有する情報処理装置において、バスに接続され
た複数のユニットの各々に対して公平かつバス待ち時間
の予測が可能な、バス調停方式を提供することにある。
達成するために、情報処理装置において、複数のユニッ
トと、前記複数のユニットにより共有され、共同又は単
独でデータのバス転送を行う複数のバスと、前記複数の
バスの各々に接続され、個々のバスに対する前記複数の
ユニットからのバス使用要求に対応して一つのユニット
にのみバス使用許可を与えるバス調停サイクルを行う手
段とを具備し、前記バス調停サイクル毎に異なる前記複
数のユニットのうちの一つのユニットに対し、バス使用
許可を与えることができることを特徴とする。
ニットのバス使用許可獲得率を平均化するような基準に
従って、バス調停を行うことを特徴とする。
複数のバスの各々に接続され、バスに接続された複数の
ユニットからのバス使用要求に対して一つのユニットを
選択しバス使用許可を与えるバス調停を行うバス制御機
構に、前回バス使用許可を与えたユニットを記憶する次
回最下位優先度ユニット記憶手段を設け、前記次回最下
位優先度ユニット記憶手段に記憶されたユニットの優先
順位を最下位とし、前記次回最下位優先度ユニット記憶
手段に記憶されているユニット以外のユニットの優先順
位を繰り上げてバス調停を行わしめることを特徴とす
る。
バスの障害の有無を監視するバス状態監視手段を設け、
前記バス状態監視手段がバスに障害が発生した後、バス
が正常に回復したことを検出した時点で発生するバス障
害回復信号により、前記次回最下位優先度ユニット記憶
手段の記憶内容を多重化バスを構成する他のバスのバス
制御機構に設けられた次回最下位優先度ユニット記憶手
段の記憶内容と一致化させることを特徴とする。
構に設けられたバス状態監視手段がバスに障害が発生し
た後、バスが正常に回復したことを検出した時点で発生
するバス障害回復信号により、前記次回最下位優先度ユ
ニット記憶手段の記憶内容を一定値に初期化すること
で、当該多重化バスを構成する他のバス制御機構に設け
られた次回最下位優先度ユニット記憶手段との一致化を
行うことを特徴とする。本発明の前記特徴点及びその他
の特徴点は、以下の記述により、一層明確とされる。
報処理装置において、バス調停サイクル毎に異なる複数
のユニットに対し、バス使用許可を与えることを可能と
することにより、多重化バスの状態に応じて最適な運転
が可能となる。
記バス制御機構に出力した場合、最上位優先度のユニッ
トにまずバス使用許可が与えられた後、当該ユニットの
優先度は次回最下位優先度ユニット記憶に記憶され最下
位優先度となり、前記前回のバス調停サイクルで最上位
優先度のユニットの次に優先度の高かったユニットにバ
ス使用許可が与えられる。以下、これを繰り返すことに
より、バス使用要求を出力していたユニット全てにバス
使用許可が与えられる。
つのバスに障害が起り、当該障害発生バスが切り離され
ると、当該障害発生バス上ではデータの転送が行われな
くなり、当該障害発生バスに接続されたバス制御機構内
の次回最下位優先度記憶手段の更新が行われず、当該多
重化バスを構成する他のバスのバス制御機構に設けられ
た次回最下位優先度ユニット記憶手段の内容と一致しな
くなる場合がある。
去されて正常状態に回復した場合、当該多重化バスを構
成する全てのバスの個々に接続されたバス制御機構に設
けられたバス状態監視手段は、前記障害発生バスの障害
回復を検出し、前記次回最下位優先度ユニット記憶手段
に出力し、前記次回最下位優先度記憶手段は当該多重化
バスを構成する他のバスのバス制御機構内に設けられた
次回最下位優先度記憶の内容と一致化させる。これによ
り、多重化バスを構成する複数のバスのうち一つのバス
に障害があった後、当該バスの障害が回復されたとき、
当該障害発生バスのバス制御機構内の次回最下位優先度
ユニット記憶手段の内容と、当該多重化バスを構成する
他のバスのバス制御機構内に設けられた次回最下位優先
度ユニット記憶手段の内容が一致し、当該障害発生バス
は他のバスと同様のバス調停を行うことができるように
なる。
つのバスの障害回復時の、全てのバスのバス制御機構に
設けられた次回最下位優先度ユニット記憶手段の記憶内
容の一致化にあたっては、前記各バス制御機構内に設け
られたバス状態監視手段が発生する障害回復検出信号に
より前記次回最下位優先度ユニット記憶手段を一定値に
初期化する。この初期化は当該多重化バスを構成する全
てのバスのバス制御機構で一斉に行われるので、全ての
バスのバス制御機構内の次回最下位優先度ユニット記憶
手段の記憶内容が一致する。
説明する。
体の概略構成図である。本情報処理装置は高信頼度を要
求される用途に供用するために設計されており、情報処
理装置内の構成要素のいずれか一つが故障しても正常に
動作を続行できるようになっている。
に示すように、ネットワーク802で端末機803とな
るワークステーションやパーソナルコンピュータに接続
され、高信頼度を要求される連続運転を実施できる情報
処理システムを構成する。ネットワーク802は同様に
構成を有する第2のネットワーク804等の外部のネッ
トワークと通信して、情報処理することも可能である。
10とバス20の二つのバスにより構成される二重化バ
スであり、バス1には複数個のプロセッサ51〜59,
メモリ61〜69、およびメモリ71〜79が接続され
る。複数個のプロセッサ51〜59にはソフトウエアプ
ログラムの命令を実行する基本プロセッサ,磁気ディス
ク装置や磁気テープ装置などの補助記憶装置を制御する
ファイル制御プロセッサ,通信を制御する通信制御プロ
セッサ,ネットワークを制御するネットワーク制御プロ
セッサ、および会話端末やプリンタを制御する入出力制
御プロセッサ等を含む。これら複数個のプロセッサ51
〜59は、バス10かバス20のいずれか一方に障害が
生じた場合でも動作を続行できるよう各々バス10とバ
ス20の両方に接続される。また、バス10にはメモリ
61〜69、バス20にはメモリ71〜79が接続され
ており、メモリ61とメモリ71,メモリ62とメモリ
72というふうにメモリは対を構成している。対を構成
するメモリには両方とも同じデータが記憶される。これ
は、対を構成する二台のメモリのうち一台が故障するか
バス10かバス20のうち一つが故障しても、情報処理
装置がどちらか一台のメモリに格納されたデータを利用
して正常動作を続行できるようにするためである。例え
ば、メモリ61が故障した場合、メモリ71に記憶され
ているデータがメモリ61に記憶されていたデータと同
一なのでプロセッサ51〜59はバス20を経由してメ
モリ71に記憶されたデータを利用して処理を続行す
る。また、バス20が故障した場合、メモリ71〜79
に格納されたデータは利用できなくなるが、バス10に
接続されたメモリ61〜69に記憶されているデータは
メモリ71〜79に記憶されていたデータと同一なの
で、プロセッサ51〜59はバス10を経由してメモリ
61〜69に記憶されたデータを利用して正常動作を続
行できる。
機構において行われるが、バス制御機構もバス10にバ
ス制御機構30、バス20にバス制御機構40と各々の
バスに一台のバス制御機構を具備しており、両バス制御
機構とも独立して動作するので、一方のバス制御機構が
故障しても情報処理装置の正常動作を続行できる。
れたメモリに同じデータを記憶しておく必要があるた
め、常時両方のバスを使用して同じデータの転送を行う
必要がある。また、両方のバスに接続されたメモリのデ
ータを一致させるために、両方のバスの同一バス調停サ
イクルにおいては同一のユニットにバス使用許可を与え
る様にしている。従って、バス制御機構30とバス制御
機構40は、いずれかのバスが切り離されている場合を
除き、同一バス調停サイクルにおいては同一ユニットに
対してバス使用許可を与える様にしている。
図である。
11,バス10における障害の有無を示すバス状態1
2,バス本体11に接続された各ユニットからのバス使
用要求13,そしてバス使用要求に対応してバス制御機
構30が出力するバス使用許可14により構成される。
バス20も同様に、バス本体21,バス状態22,バス
使用要求23、およびバス使用許可24により構成され
る。
は、バス調停を行うバス調停回路31,バス調停の結果
バス使用許可を与えられたユニットの実装されているス
ロット番号を記憶するための次回最下位優先度ユニット
記憶手段32(図2の図中では「次回最低優先度記憶」
と記す),そしてバス10およびバス20の両方のバス
の障害の有無を監視し、一方のバスで故障が発生した
後、当該障害発生バスにおける障害要因が取り除かれ当
該障害発生バスが正常動作を回復した場合に障害回復検
出信号34を出力するバス状態監視手段33(図2の図
中では「バス状態監視」と記す)により構成される。バ
ス20に接続されるバス制御機構40も同様に、バス調
停回路41,次回最下位優先度ユニット記憶手段42
(図2の図中では「次回最低優先度記憶」と記す)、お
よびバス10またはバス20のいずれかにおける障害発
生後の回復時に障害回復信号44を出力するバス状態監
視手段43(図2の図中では「バス状態監視」と記す)
により構成される。
報処理装置の電源投入後の立ち上げ時、およびバス10
とバス20が両方とも正常動作時の動作順序について説
明する。
ッサ51〜59は各々スロット番号1〜9に実装され
る。電源投入後の初期状態ではバス10およびバス20
は両方ともバス状態12およびバス状態22が「初期化
状態」となっており、プロセッサ51〜59のうち予め
定められた一台のシステム統括プロセッサがシステムの
初期化を行った後、バス10およびバス20のバス状態
12およびバス状態22を「通常動作状態」に設定す
る。これによりバス制御機構30およびバス制御機構4
0内のバス監視手段33およびバス監視手段43はそれ
ぞれ次回最下位優先度ユニット記憶手段32および次回
最下位優先度ユニット記憶手段42を「1」に設定す
る。これにより、バス調停回路31およびバス調停回路
41においては両方ともスロット番号「1」に実装され
たプロセッサ51の優先度を最下位とし、以下プロセッ
サ52,プロセッサ53の順で優先度が高くなり、プロ
セッサ59が最上位優先度となる。この状態でプロセッ
サ51とプロセッサ53とプロセッサ55が同時にバス
使用要求を出した場合、バス調停回路31およびバス調
停回路41は最も優先度の高いプロセッサ55にバス使
用許可を与え、プロセッサ55のバス使用が可能とな
る。また、バス調停回路31およびバス調停回路41
は、プロセッサ55のスロット番号である「5」を次回
最下位優先度ユニット記憶手段32および次回最下位優
先度ユニット記憶手段42に記憶させる。これにより、
バス調停回路31およびバス調停回路41においては両
方ともプロセッサ55が最下位優先度となり、プロセッ
サ56,プロセッサ57の順で優先度が高くなり、プロ
セッサ54が最上位優先度となる。プロセッサ55が単
位データの転送中に次のバス転送サイクルにおけるバス
使用許可を決めるバス調停サイクルが実行されるが、前
回バスを要求していたにもかかわらずバス使用許可が与
えられなかったプロセッサ51とプロセッサ53以外に
バス要求がなかったと仮定すると、このバス調停サイク
ルではプロセッサ53が最もバス優先度が高いので、プ
ロセッサ53にバス使用許可が与えられる。このときプ
ロセッサ55が次のデータ転送のためバス使用要求を出
力していたとしても、プロセッサ55の優先度は最下位
になっているため次のバス転送サイクルにおけるバス使
用許可は与えられない。さらに、次のバスサイクルにお
いては、プロセッサ53のスロット番号である「3」が
次回最下位優先度ユニット記憶手段32および次回最下
位優先度ユニット記憶手段42に記憶され、プロセッサ
53が最下位優先度となる。そして、プロセッサ54,
プロセッサ55の順で優先度が高くなり、プロセッサ5
2が最上位優先度となる。この時点でバス要求を出力し
ているのが前回のバス調停サイクルにおいてバス使用許
可が与えられなかったプロセッサ51とプロセッサ55
であったとすると、プロセッサ51の方がプロセッサ5
5よりも優先度が高いので、次のバスサイクルにおける
バスの使用権は、プロセッサ51に与えられる。この様
にして、バス優先度は循環してバス使用要求を出力した
プロセッサはバスの優先度が一巡する間に必ず一回はバ
スの使用許可を与えられることになる。
20において障害が発生してから回復するまでの動作順
序について説明する。
のバス接続回路の配線が短絡してバス10が使用できな
かったとする。メモリ61のバス接続回路の配線が短絡
した時点でバスを使用していたプロセッサはバスパリテ
ィエラー,バスタイムアウトエラー等により、バス10
の異常を検出すると、バス10のバス状態12を「切離
し状態」に設定する。バス制御機構30およびバス制御
機構40内のバス監視手段は、バス状態12が「切離し
状態」となったことによりバス10に故障があったこと
を認識し、バス状態12が「切離し状態」で無くなるの
を待ちつづける。
うちシステム統括プロセッサに選択されているプロセッ
サ(本例ではプロセッサ51とする)は同様にバス10
に故障があったことを認識し、バス10に接続されたユ
ニットがバス10より除去され、続いて除去されたユニ
ットの代わりに正常なユニットがバス10に実装される
のを待つ。故障したメモリ61がバス10より除去さ
れ、代わりに代替メモリ1061が実装されると、シス
テム統括プロセッサ51は代替メモリ1061が動作可
能となるための初期設定を行った後、バス状態12を
「切離し状態」から「複写状態」に設定しなおす。これ
は、バス10が「切離し状態」であったためその間バス
10に接続されているメモリ62〜69および新しく実
装された代替メモリ1061には正しいデータが記憶さ
れておらず、メモリ71〜79からデータを複写する必
要があるからである。この間にシステム統括プロセッサ
51は、メモリ71〜79から代替メモリ1061およ
びメモリ62〜69へデータを複写する。バス10のバ
ス状態12が「複写状態」になった時点で、バス状態監
視手段32およびバス状態監視手段42はバス10が正
常状態になったことを認識し、バス障害回復信号34お
よびバス障害回復信号44を出力する。これにより次回
最下位優先度ユニット記憶手段33および次回最下位優
先度ユニット記憶手段43は電源投入後の初期化時同様
スロット番号1のプロセッサ51が最下位優先度となる
よう初期化を行い、以後、バス制御機構30およびバス
制御機構40は通常動作を続行する。
い。例えば、バス10のバス状態12が「複写状態」に
なった時点で、バス状態監視手段32およびバス状態監
視手段42はバス10が正常状態になったことを認識
し、バス障害回復信号34およびバス障害回復信号44
を出力する。ここで、次回最下位優先度ユニット記憶手
段33および次回最下位優先度ユニット記憶手段43は
電源投入後の初期化時同様スロット番号1のプロセッサ
51が最下位優先度となるよう初期化を行う代りに、次
回最下位優先度ユニット記憶手段33の記憶内容を、次
回最下位優先度ユニット記憶手段43の記憶内容と一致
させても良い。以後、バス制御機構30およびバス制御
機構40は通常動作を続行する。
61およびメモリ62〜69に記憶されたデータはメモ
リ71〜79に記憶されたデータと一致している保証が
ないため代替メモリ1061およびメモリ62〜69に
格納されたデータは読みだされるが無視され、メモリの
複写中にプロセッサ51〜プロセッサ59によりメモリ
71〜79の記憶内容が書き換わってもよいようにデー
タの書き込み時はメモリ71〜79と代替メモリ106
1およびメモリ62〜69の両方に書き込まれる。代替
メモリ1061およびメモリ62〜69へのデータの複
写が完了すると、システム統括プロセッサ51はバス1
0のバス状態12を「通常動作状態」に設定し、以下通
常の動作を続行する。
トから見た実質上のデータ転送能力を図5および図6を
用いて説明する。
51〜プロセッサ54が同時にデータ転送要求を出力し
たときのバスの利用状態とバス転送所要時間を固定優先
度によるバス調停を行った場合と本実施例によるバス調
停を行った場合の比較図で、図5が固定優先の場合、図
6が本実施例の場合を示したものである。
きいプロセッサ53が転送データ量の小さいプロセッサ
51〜プロセッサ52よりバス優先度が高いので、プロ
セッサ54がデータ転送を終了した後はプロセッサ53
がバスを占有する形となり、プロセッサ51〜プロセッ
サ52はプロセッサ53のデータ転送が全て終了するま
でバスを獲得できなくなり、図5に示すように、結果的
に平均バス待ち時間が大きくなる。
大きいプロセッサ53がバスを占有しないので、転送デ
ータ量が小さいプロセッサ51〜プロセッサ52のデー
タ転送は早く終了し、平均バス待ち時間が減少する。従
って、本実施例によれば、図6に示すように、バス待ち
時間が減少した分だけバスを使用する各プロセッサから
見たデータ転送所要時間が減少し、バスのデータ転送能
力を向上させたのと同等の効果がある。
セッサがバス使用要求を同時に出力しても、どのプロセ
ッサも、バス優先度が一巡する間に必ず一回はバス使用
許可が与えられるので、単位データ転送あたりのバス待
ち時間は最大当該バスに接続されたユニットの数を超え
ることはなく、有限かつ予測可能であるため、時間的制
約のあるリアルタイム処理にも適するという効果があ
る。
内のバス調停回路31のブロック図を示す。バス調停回
路31はプライオリティエンコーダ311と、プロセッ
サ51〜59からのバス要求13を次回最下位優先度ユ
ニット記憶手段(図7の図中では「次回最低優先度記
憶」と記す)32に記憶された次回最下位優先度ユニッ
トのスロット番号35に従い回転させてプライオリティ
エンコーダの入力を生成するローテータ(図7の図中で
は「回転」と記す)312と、プライオリティエンコー
ダ311の出力を次回最優先度ユニットのスロット番号
35に従いローテータ312にて回転した分だけ逆に回
転させる逆回転ローテータ(図7の図中では「逆回転」
と記す)313により構成される。
するローテータ312,逆回転ローテータ313,次回
最下位優先度ユニット記憶手段32、およびバス状態監
視手段33は、次回最下位優先度ユニット記憶手段32
を除いては組合わせ論理で構成できるものであり、バス
そのものの転送能力を向上させる場合の様に高速素子の
使用は必須ではない。もちろん、各構成要素回路に高速
素子を使用することはバスそのものの転送能力を向上さ
せるために望ましい。
重化バスを例に説明したが、三重以上のバスを持つシス
テムにも適用できる。
スを連続して使用する恰好となりこの間優先度の低いユ
ニットは優先度の高いユニットが全てのデータ転送を終
了するまで待たなくてはならなくなるという固定優先度
方式の問題が無い。
チプロセッサを構成した場合、データ転送所要時間は実
際にバス上でデータ転送が行われている時間とデータ転
送のためにバスが利用可能となるまでのバス待ち時間の
和であり、バス転送待ち時間が短ければバスの実質上の
転送能力は向上し、長ければ低下するが、本実施例で
は、バス転送待ち時間を短くできるので、バスの実質上
の転送能力は向上できる。
優先度方式の場合、バスの優先度の低いプロセッサは優
先度の高いプロセッサとの相対でバスの待ち時間が長く
なるため、低優先度のプロセッサの処理能力が低下し、
バスに接続された複数のプロセッサの性能が均一になら
なくなるが、本実施例では、複数のプロセッサの性能が
均一とできかつプロセッサのCPUの利用時間が短い作
業の優先度を高くすることが可能となり、平均の割り当
て待ち時間が最短とできるので、オペレーティングシス
テムが時間的制約のあるプロセスにプロセッサを割り当
てる際に、どのプロセッサを割り当てれば効率良いかを
意識せずにすむためには情報処理装置の性能向上と高信
頼化が可能である。
スにおいて、平均バス待ち時間が短く、しかも、バスに
接続された複数のプロセッサの単位データあたりのバス
待ち時間が有限でかつ容易に予測可能であり、複数のプ
ロセッサの利用度も均一となる。
次回最下位優先方式(可変優先度方式とも称する。)を
用いた。本実施例の特徴は、バス調停方式を固定優先方
式と次回最下位優先方式との間で、切替可能とした点で
ある。
時は次回最下位優先方式を採用し、障害発生と同時に固
定優先方式を採用し、さらに、障害回復時と同時に次回
最下位優先方式を採用することも特徴である。
ス制御機構30および40の部分において、バス状態監
視手段33および43(図1中では「バス状態監視」と
記す)から障害回復検出信号34および44を出力する
代わりに、バス状態12および22が「切離し状態」と
なってから「複写状態」となるまでの間オン状態となる
優先度固定信号1034および1044を出力するよう
にする。そして、優先度固定信号1034および104
4がオン状態である間は次回最下位優先度ユニット記憶
手段32および42の記憶内容は一定値に固定されるよ
うにすればよい。また、図4のフローチャート中の40
01および4006の部分において、図9に示すよう
に、バス状態12または22が「切離し状態」となった
時点で、バス制御機構30および40の次回最下位優先
度ユニット記憶手段32および42の記憶内容の一定値
への固定が解除されるようにすれば良い。
よび42を一定値へ固定する方法の一例としては、優先
度固定信号1034および1044により次回最下位優
先度ユニット記憶手段32および42の記憶内容を初期
化する方法がある。優先度固定信号1034および10
44がオン状態である間は次回最下位優先度ユニット記
憶手段32および42の記憶内容は初期化されたままな
ので、一定値を保持し続け、固定優先方式のバス調停が
行われる。バス状態12および22が「複写状態」とな
って、優先度固定信号1034および1044がオフ状
態となれば、次回最下位優先度ユニット記憶手段32お
よび42の記憶内容の初期化は解除されるので、自動的
に次回最低優先方式のバス調停が再開される。
先度ユニット記憶手段の記憶内容を一致させる手間が不
要となる効果が有る。さらに、片系の障害発生時は、固
定優先度によるバス調停方式のため、制御が単純であ
り、残る片系の動作に障害が発生する可能性が減り、信
頼性が高まるという長所がある。
一に、多重化されたバスを有する情報処理装置におい
て、バスを利用する各ユニットから見た実質上の転送能
力を、容易に向上するという効果がある。
理装置において、バスに接続された複数のユニットの各
々に対して公平かつバス待ち時間の予測が可能という効
果がある。
構成図。
げと通常動作の流れを示す図。
御のフローチャート。
態の一例を示す図。
用状態を示す図。
ック図。
全体概略図。
制御のフローチャート。
るバス、30および40…バス制御機構、31および4
1…バス調停回路、32および42…次回最下位優先度
ユニット記憶手段、33および43…バス監視手段、3
4および44…バス障害回復検出信号、35および45
…次回最下位優先度ユニットスロット番号。
Claims (9)
- 【請求項1】複数のユニットと、 前記複数のユニットにより共有され、共同又は単独でデ
ータのバス転送を行う複数のバスと、 前記複数のバスに接続され、個々のバスに対する前記複
数のユニットからのバス使用要求に応じて一のユニット
に当該バス使用許可を与えるバス調停手段とを具備し、 前記バス調停手段は、前記複数のユニットの各ユニット
のバス使用許可獲得率を平均化するような基準に従って
前記複数のユニットから選択された一のユニットに対
し、バス使用許可を与えることを特徴とする情報処理装
置。 - 【請求項2】複数のユニットと、 前記複数のユニットにより共有され、データのバス転送
が行われる複数のバスとを具備し、 前記複数のバスを構成する個々のバスに接続され、個々
のバスに対する前記複数のユニットからのバス使用要求
に対応して一つのユニットにのみバス使用許可を与える
バス調停サイクルを行うバス制御手段と、 第1のバス調停サイクルにおいてどのユニットにバス使
用許可を与えたかを記憶する優先度記憶手段とを具備
し、 第2のバス調停サイクルにおいて、前記優先度記憶手段
に記憶された前記ユニットの当該バス調停サイクルにお
ける優先度を最下位とし、前記優先度記憶手段に記憶さ
れた前記ユニット以外のユニットの優先度を繰り上げ
て、バス調停を行うことを特徴とする情報処理装置。 - 【請求項3】請求項2記載の情報処理装置において、 前記複数のバス毎に設けられた前記バス制御手段にバス
の障害の有無を監視するバス状態監視手段を設け、 前記複数のバスのうち一つのバスの障害を検出した後、
当該障害の要因が除去され、当該バスの状態が正常に回
復したことを検出したときに前記バス状態監視手段が発
生する障害回復検出信号により、回復したバスの前記優
先度記憶手段に記憶されている内容を、前記複数のバス
のうち他のバスのバス制御機構に設けられている前記優
先度記憶手段の内容と一致させることを特徴とする情報
処理装置。 - 【請求項4】請求項3において、 前記障害回復検出信号により、回復したバスの前記優先
度記憶手段の内容を前記複数のバスのうち他のバスのバ
ス制御機構に設けられている前記優先度記憶手段の内容
と一致させるために、初期化することを特徴とする情報
処理装置。 - 【請求項5】複数のユニットと、 前記複数のユニットにより共有され、共同又は単独でデ
ータのバス転送を行う複数のバスと、 前記複数のバスの各々に接続され、個々のバスに対する
前記複数のユニットからのバス使用要求に対応して一つ
のユニットにのみバス使用許可を与えるバス調停サイク
ルを行う手段とを具備し、 前記複数のユニットに対し、バス使用許可を与える際の
優先度が一定である前記バス調停サイクルと、前記バス
使用許可を与える際の優先度が前記バス調停サイクル毎
に異なる前記バス調停サイクルとを切り替え可能とする
ことを特徴とする情報処理装置。 - 【請求項6】請求項5において、前記複数のバス上に障
害が無い場合は優先度が前記バス調停サイクル毎に異な
る前記バス調停サイクルを、前記複数のバス上に障害が
ある場合は優先度が一定であるバス調停サイクルを採用
しする手段を具備することを特徴とする情報処理装置。 - 【請求項7】請求項6において、障害回復時と同時に優
先度が前記バス調停サイクル毎に異なる前記バス調停サ
イクルを採用することを特徴とする情報処理装置。 - 【請求項8】バスを使用してデータ転送を行うことので
きる複数のユニットにより共有される複数の同一仕様の
バスであって、各バスのデータ転送サイクルにおいては
前記複数のバスで同一データを転送し、前記複数のバス
のうち一つが故障するかあるいは当該バスに接続された
ユニットが故障して当該バスにおける正常なデータ転送
ができない場合においては当該バスを切り離して残りの
バスのみで動作を続行することが可能な情報処理装置の
バス制御方法において、 前記バスを構成する個々のバスに一つずつ接続され個々
のバスに対する前記複数のユニットからのバス使用要求
に対応して一つのユニットにのみバス使用許可を与える
バス調停を行い、 当該バス調停サイクルの一つ前のバス調停サイクルにお
いてどのユニットにバス使用許可を与えたかを次回最下
位優先度ユニット記憶手段に記憶し、 前記次回最下位優先度ユニット記憶手段に記憶されたユ
ニットの当該バス調停サイクルにおける優先度を最下位
とし、前記次回最下位優先度ユニット記憶に記憶された
ユニット以外のユニットの優先度を繰り上げてバス調停
を行うことを特徴とする情報処理装置のバス制御方法。 - 【請求項9】請求項1乃至請求項7のいずれかの情報処
理装置と、 前記情報処理装置が接続されたネットワークと、 前記ネットワークに接続された前記情報処理装置に対す
る子機とからなる情報処理システム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3232955A JP2979771B2 (ja) | 1991-09-12 | 1991-09-12 | 情報処理装置及びそのバス制御方法 |
US07/943,001 US5557753A (en) | 1991-09-12 | 1992-03-10 | Information processing unit having a multiplexed bus and a bus control method therefor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3232955A JP2979771B2 (ja) | 1991-09-12 | 1991-09-12 | 情報処理装置及びそのバス制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0573482A true JPH0573482A (ja) | 1993-03-26 |
JP2979771B2 JP2979771B2 (ja) | 1999-11-15 |
Family
ID=16947487
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3232955A Expired - Lifetime JP2979771B2 (ja) | 1991-09-12 | 1991-09-12 | 情報処理装置及びそのバス制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5557753A (ja) |
JP (1) | JP2979771B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000148998A (ja) * | 1998-11-13 | 2000-05-30 | Sony Corp | データ処理装置および並列プロセッサ |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2687927B2 (ja) * | 1995-05-24 | 1997-12-08 | 日本電気株式会社 | 外部バスの障害検出方法 |
US6584531B1 (en) * | 2000-04-27 | 2003-06-24 | Lsi Logic Corporation | Arbitration circuit with plural arbitration processors using memory bank history |
US6681366B1 (en) * | 2000-05-11 | 2004-01-20 | Sun Microsystems, Inc. | System and method for detecting errors in a system where clients arbitrate amongst themselves for a grant to a central resource |
JP2005018510A (ja) * | 2003-06-27 | 2005-01-20 | Hitachi Ltd | データセンタシステム及びその制御方法 |
JPWO2005003981A1 (ja) * | 2003-07-02 | 2006-08-17 | 富士通株式会社 | ステータス通知装置およびステータス通知方法 |
US7078630B2 (en) * | 2004-02-13 | 2006-07-18 | Innovative Assistive Technology, Inc. | Weight measurement and support apparatus for a human and method of use |
FR2916873B1 (fr) * | 2007-05-29 | 2009-09-18 | Schneider Electric Ind Sas | Dispositif de controle de communication entre un module et un bus de transmission |
US9880603B1 (en) * | 2013-03-13 | 2018-01-30 | Juniper Networks, Inc. | Methods and apparatus for clock gating processing modules based on hierarchy and workload |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58137057A (ja) * | 1981-10-01 | 1983-08-15 | ストレイタス・コンピユ−タ・インコ−ポレイテツド | コンピユ−タ周辺制御装置 |
JPH0259950A (ja) * | 1988-08-26 | 1990-02-28 | Fanuc Ltd | バス調停方法及びバス調停回路 |
JPH03126155A (ja) * | 1989-10-11 | 1991-05-29 | Nec Corp | バス調停装置 |
JPH03194639A (ja) * | 1989-12-25 | 1991-08-26 | Nec Eng Ltd | 並列優先順位判定装置 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR116049A (ja) * | 1975-03-20 | |||
US4964034A (en) * | 1984-10-30 | 1990-10-16 | Raytheon Company | Synchronized processing system with bus arbiter which samples and stores bus request signals and synchronizes bus grant signals according to clock signals |
US4663756A (en) * | 1985-08-29 | 1987-05-05 | Sperry Corporation | Multiple-use priority network |
US5016162A (en) * | 1988-03-30 | 1991-05-14 | Data General Corp. | Contention revolution in a digital computer system |
US4953081A (en) * | 1988-12-21 | 1990-08-28 | International Business Machines Corporation | Least recently used arbiter with programmable high priority mode and performance monitor |
US5086499A (en) * | 1989-05-23 | 1992-02-04 | Aeg Westinghouse Transportation Systems, Inc. | Computer network for real time control with automatic fault identification and by-pass |
JP2732674B2 (ja) * | 1989-07-10 | 1998-03-30 | 株式会社東芝 | データ伝送装置 |
US5163052A (en) * | 1989-10-12 | 1992-11-10 | Ncr Corporation | High reliability computer diagnostics system |
US5151994A (en) * | 1989-11-13 | 1992-09-29 | Hewlett Packard Company | Distributed fair arbitration system using separate grant and request lines for providing access to data communication bus |
US4977557A (en) * | 1989-12-14 | 1990-12-11 | Northern Telecom Limited | Method of providing effective priority access in a dual bus system |
US5295258A (en) * | 1989-12-22 | 1994-03-15 | Tandem Computers Incorporated | Fault-tolerant computer system with online recovery and reintegration of redundant components |
US5168570A (en) * | 1989-12-29 | 1992-12-01 | Supercomputer Systems Limited Partnership | Method and apparatus for a multiple request toggling priority system |
US5210756A (en) * | 1990-09-26 | 1993-05-11 | Honeywell Inc. | Fault detection in relay drive circuits |
JP3206006B2 (ja) * | 1991-01-25 | 2001-09-04 | 株式会社日立製作所 | 二重化バス制御方法及び装置 |
US5265223A (en) * | 1991-08-07 | 1993-11-23 | Hewlett-Packard Company | Preservation of priority in computer bus arbitration |
-
1991
- 1991-09-12 JP JP3232955A patent/JP2979771B2/ja not_active Expired - Lifetime
-
1992
- 1992-03-10 US US07/943,001 patent/US5557753A/en not_active Expired - Lifetime
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58137057A (ja) * | 1981-10-01 | 1983-08-15 | ストレイタス・コンピユ−タ・インコ−ポレイテツド | コンピユ−タ周辺制御装置 |
JPH0259950A (ja) * | 1988-08-26 | 1990-02-28 | Fanuc Ltd | バス調停方法及びバス調停回路 |
JPH03126155A (ja) * | 1989-10-11 | 1991-05-29 | Nec Corp | バス調停装置 |
JPH03194639A (ja) * | 1989-12-25 | 1991-08-26 | Nec Eng Ltd | 並列優先順位判定装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000148998A (ja) * | 1998-11-13 | 2000-05-30 | Sony Corp | データ処理装置および並列プロセッサ |
Also Published As
Publication number | Publication date |
---|---|
JP2979771B2 (ja) | 1999-11-15 |
US5557753A (en) | 1996-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4363094A (en) | Communications processor | |
US7062591B2 (en) | Controller data sharing using a modular DMA architecture | |
US7437493B2 (en) | Modular architecture for a network storage controller | |
US6839788B2 (en) | Bus zoning in a channel independent storage controller architecture | |
US6209051B1 (en) | Method for switching between multiple system hosts | |
US6065102A (en) | Fault tolerant multiple client memory arbitration system capable of operating multiple configuration types | |
JPH0773059A (ja) | フォールトトレラント型コンピュータシステム | |
JP6098778B2 (ja) | 冗長化システム、冗長化方法、冗長化システムの可用性向上方法、及びプログラム | |
EP0333593B1 (en) | A data processing system capable of fault diagnosis | |
JPH0573482A (ja) | 情報処理装置及びそのバス制御方法 | |
JP3195489B2 (ja) | 外部記憶制御装置およびバス切り替え制御方法 | |
JPH0973436A (ja) | 多重化計算機における動作モード切替方式 | |
US7127621B2 (en) | Peer power control | |
JP2001167058A (ja) | 情報処理装置 | |
JP3059098B2 (ja) | マルチプロセッサシステム | |
JP2664144B2 (ja) | 多重化処理装置の切替方法および装置 | |
JPH07200420A (ja) | リセット制御装置 | |
JPS5845116B2 (ja) | 二重化記憶装置 | |
JP2929864B2 (ja) | 構成制御方法 | |
JP2906197B2 (ja) | 二重化バス装置 | |
JPS593775B2 (ja) | バス要求処理装置 | |
US6839820B1 (en) | Method and system for controlling data access between at least two memory arrangements | |
JPH1055341A (ja) | バスインタフェース制御方式 | |
JPS6134654A (ja) | バスマスタ制御装置 | |
JPH0827761B2 (ja) | 二重化メモリの両系同時書込方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070917 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090917 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090917 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100917 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100917 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110917 Year of fee payment: 12 |
|
EXPY | Cancellation because of completion of term |