JPH0259950A - バス調停方法及びバス調停回路 - Google Patents
バス調停方法及びバス調停回路Info
- Publication number
- JPH0259950A JPH0259950A JP21195288A JP21195288A JPH0259950A JP H0259950 A JPH0259950 A JP H0259950A JP 21195288 A JP21195288 A JP 21195288A JP 21195288 A JP21195288 A JP 21195288A JP H0259950 A JPH0259950 A JP H0259950A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- priority
- module
- modules
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 22
- 238000010586 diagram Methods 0.000 description 5
- 240000002853 Nelumbo nucifera Species 0.000 description 3
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 3
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 101100464782 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CMP2 gene Proteins 0.000 description 1
- 230000001174 ascending effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 210000001747 pupil Anatomy 0.000 description 1
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は数値制御装置などの制御装置で使用されるシス
テムバスのバス調停方法及び調停回路に関し、特にバス
優先度判定機能を改良したバス調停方法及びバス調停回
路に関する。
テムバスのバス調停方法及び調停回路に関し、特にバス
優先度判定機能を改良したバス調停方法及びバス調停回
路に関する。
数値制御装置あるいはロボット制御装置などの制御装置
で使用されるシステムバスで採用されているバス調停回
路としてはデイジ−チエイン回路を使用したものが一般
的ではあるが、調停の速度を向上させるには、並列で集
中型の調停回路が適している。これは各バスモジュール
が発生するバス要求(Bus request)信号を
バックプレーン等に実装された調停回路が個別に受信し
、優先度を判別し、最も優先度の高いモジュールに対し
てバスグラン) (Bus grant)信号を返すこ
とで調停が行われるものである。優先度に関しては、「
固定優先度方式」、「回転優先度方式jなどの制御方式
が使用されている。
で使用されるシステムバスで採用されているバス調停回
路としてはデイジ−チエイン回路を使用したものが一般
的ではあるが、調停の速度を向上させるには、並列で集
中型の調停回路が適している。これは各バスモジュール
が発生するバス要求(Bus request)信号を
バックプレーン等に実装された調停回路が個別に受信し
、優先度を判別し、最も優先度の高いモジュールに対し
てバスグラン) (Bus grant)信号を返すこ
とで調停が行われるものである。優先度に関しては、「
固定優先度方式」、「回転優先度方式jなどの制御方式
が使用されている。
しかし、固定優先度方式では各モジュールのバスアクセ
ス権に偏りが生ずるのは明らかである。
ス権に偏りが生ずるのは明らかである。
また、回転優先度方式ではあらかじめ各モジュールに昇
順に優先度をつけておき、バスサイクルが起きる度に優
先度を1レベルずつ上げ、最上位であったものは最下位
になるように制御を行うことにより、各モジュールのバ
スアクセス権の偏りを避けようとしている。
順に優先度をつけておき、バスサイクルが起きる度に優
先度を1レベルずつ上げ、最上位であったものは最下位
になるように制御を行うことにより、各モジュールのバ
スアクセス権の偏りを避けようとしている。
しかし、回転優先度方式においても、例えば優先度3の
モジュールAがバスを使用した直後、その同じモジュー
ルAと優先度4のモジュールBが競合した場合、その時
点では新しい優先度はモジュールAが2、モジュールB
が3になっており、結局再びモジュールAがバスを取っ
てしまうことになる。
モジュールAがバスを使用した直後、その同じモジュー
ルAと優先度4のモジュールBが競合した場合、その時
点では新しい優先度はモジュールAが2、モジュールB
が3になっており、結局再びモジュールAがバスを取っ
てしまうことになる。
つまり、モジュールAが優先度最上位から最下位に転落
するまで、モジュールAとモジュールBとの優先関係は
変化しないということになる。いいかえれば、局所的に
固定優先度と同じ状況が生ずる。
するまで、モジュールAとモジュールBとの優先関係は
変化しないということになる。いいかえれば、局所的に
固定優先度と同じ状況が生ずる。
本発明はこのような点に鑑みてなされたものであり、各
モジュールのバスアクセス権の偏りをより少なくするバ
ス調停方法を提供することを目的としたものである。
モジュールのバスアクセス権の偏りをより少なくするバ
ス調停方法を提供することを目的としたものである。
また、本発明の他の目的は各モジュールのバスアクセス
権利の偏りを少なくするバス調停回路を提供することを
目的とする。
権利の偏りを少なくするバス調停回路を提供することを
目的とする。
本発明では上記課題を解決するために、並列で集中型の
バス調停方法において、各モジュールに対応する優先度
レジスタを設け、バスの使用が終了するたびに、現在の
バス権を有するモジュールの優先度を最下位レベルとし
、前記バス権を有するモジュールより優先度の低い優先
度レジスタの内容を1レベル繰り上げるように制御する
ことを特徴とするバス調停方法が、提供される。
バス調停方法において、各モジュールに対応する優先度
レジスタを設け、バスの使用が終了するたびに、現在の
バス権を有するモジュールの優先度を最下位レベルとし
、前記バス権を有するモジュールより優先度の低い優先
度レジスタの内容を1レベル繰り上げるように制御する
ことを特徴とするバス調停方法が、提供される。
さらに、
並列で集中型のバス調停回路において、各モジュールに
対応する優先度レジスタと、前記優先度レジスタのうち
で、現在バス使用権を有するモジュールに対応する優先
度レジスフを選択し、最下位レベルに設定するセレクタ
と、前記優先度レジスタの優先度とを比較するバス権を
有する優先度レジスタの優先度を比較する比較器と、 前記比較器の出力によって、前記優先度レジスタの優先
度を1レベル上げる回路と、 前記モジュールから同時にバス要求があったときに、前
記優先度レジスタの優先度に従って、バスの使用権を与
えるバス優先度判別回路と、を有することを特徴とする
バス調停回路が、提供される。
対応する優先度レジスタと、前記優先度レジスタのうち
で、現在バス使用権を有するモジュールに対応する優先
度レジスフを選択し、最下位レベルに設定するセレクタ
と、前記優先度レジスタの優先度とを比較するバス権を
有する優先度レジスタの優先度を比較する比較器と、 前記比較器の出力によって、前記優先度レジスタの優先
度を1レベル上げる回路と、 前記モジュールから同時にバス要求があったときに、前
記優先度レジスタの優先度に従って、バスの使用権を与
えるバス優先度判別回路と、を有することを特徴とする
バス調停回路が、提供される。
バスを使用したモジエールは、次に必ず最下位の優先度
に回し、バスを使用したモジュールより優先度の低いモ
ジュールは優先度を1レベルづつあげる。これによって
、バス獲得の偏りを少なくする。
に回し、バスを使用したモジュールより優先度の低いモ
ジュールは優先度を1レベルづつあげる。これによって
、バス獲得の偏りを少なくする。
また、比較器は各優先度レジスタの内容と現在のバスマ
スクの優先度を比較し、バスマスクの優先度よりも低け
れば優先度レジスタを更新することにより優先度を上げ
る。逆に高ければなにもしない。現在のバスマスクの優
先度レジスタは強制的に最下位レベルにセットされる。
スクの優先度を比較し、バスマスクの優先度よりも低け
れば優先度レジスタを更新することにより優先度を上げ
る。逆に高ければなにもしない。現在のバスマスクの優
先度レジスタは強制的に最下位レベルにセットされる。
バス優先度判別回路は各モジュールからのバス要求信号
が来た時それぞれの優先度レジスタの状態を比較して、
最上位のモジュールに対してのみバスグランド信号を送
信する。
が来た時それぞれの優先度レジスタの状態を比較して、
最上位のモジュールに対してのみバスグランド信号を送
信する。
以下、本発明の一実施例を図面に基づいて説明する。
第2図に本発明のバス調停方式の全体の構成図を示す。
ここでは、4個のモジュール間の調停を行う回路につい
て示す。図において、IOはバス調停回路であり、各モ
ジュールのバス要求を調停する。61.62.63及び
64はモジュールであり、それぞれ独立にバスを使用す
るための要求信号BRISBR2、BH3、及びBH3
をバス調停回路10に出す。バス調停回路10は複数の
モジュールから要求があったときは、バス調停回路の内
部に設けられた各モジュールの優先度レジスタのうちの
最も優先度の高いモジュールにパスグランド信号を与え
、バス使用権が渡される。
て示す。図において、IOはバス調停回路であり、各モ
ジュールのバス要求を調停する。61.62.63及び
64はモジュールであり、それぞれ独立にバスを使用す
るための要求信号BRISBR2、BH3、及びBH3
をバス調停回路10に出す。バス調停回路10は複数の
モジュールから要求があったときは、バス調停回路の内
部に設けられた各モジュールの優先度レジスタのうちの
最も優先度の高いモジュールにパスグランド信号を与え
、バス使用権が渡される。
第1図に本発明のバス調停回路の詳細な回路図を示す。
図において、11は後述の優先度レジスタの内容を初期
化する初期化回路であり、電源投入時等に動作する。2
1〜24は優先度レジスタであり、各モジュール61〜
64の優先度を記憶する。モジュールの数は4であるか
ら、優先度レジスタのビット数は2ビツトとする。それ
ぞれ優先度レジスタの内容値をPl、P2、Ps、Pi
とする。勿論この値P1〜P4はバスの使用権が移る度
に変化していく。
化する初期化回路であり、電源投入時等に動作する。2
1〜24は優先度レジスタであり、各モジュール61〜
64の優先度を記憶する。モジュールの数は4であるか
ら、優先度レジスタのビット数は2ビツトとする。それ
ぞれ優先度レジスタの内容値をPl、P2、Ps、Pi
とする。勿論この値P1〜P4はバスの使用権が移る度
に変化していく。
初期化回路11の働きにより、電源投入後の優先度レジ
スタの初期値は、Pl−0、P2−1、P3=2、Pi
−3となるものとする。優先度は、Oが最上位レベル、
3が最下位レベルとする。
スタの初期値は、Pl−0、P2−1、P3=2、Pi
−3となるものとする。優先度は、Oが最上位レベル、
3が最下位レベルとする。
さて、優先度レジスタの状態を(PI、P2.Ps、P
i)と表現すると、初期値は(0,1,2゜3)と表さ
れる。ここで、モジュール2(62)がバスを要求した
とする。バス要求信号BR2がアクティブになると、バ
ス優先度判別回路5oはモジュール2の優先度に応じて
パスグランド信号BG2を返すかどうかを判断するが、
ここでは他のモジュールがバスを要求していないので、
モジュール2にパスグランド信号BG2が送信され、モ
ジュール2はバスアクセス権を獲得する。
i)と表現すると、初期値は(0,1,2゜3)と表さ
れる。ここで、モジュール2(62)がバスを要求した
とする。バス要求信号BR2がアクティブになると、バ
ス優先度判別回路5oはモジュール2の優先度に応じて
パスグランド信号BG2を返すかどうかを判断するが、
ここでは他のモジュールがバスを要求していないので、
モジュール2にパスグランド信号BG2が送信され、モ
ジュール2はバスアクセス権を獲得する。
モジュール2がバスマスクになると、次のバスアクセス
権に対する調停が可能になる。この時点で、現在のバス
マスクの番号を示すコードCMがバス優先度判別回路5
0からセレクタ(SEL)13に出力される。今の場合
、CM=2である。
権に対する調停が可能になる。この時点で、現在のバス
マスクの番号を示すコードCMがバス優先度判別回路5
0からセレクタ(SEL)13に出力される。今の場合
、CM=2である。
すると、セレクタ13の出力PSには、P2の内容であ
る、■が出力される。
る、■が出力される。
また、各優先度レジスタの先には、このPsと各優先度
を比較する比較器CMPI (31)、CMP2 (3
2)、CMP3 (33)及びCMP4(34)が付い
ており、 Pi>Ps (i=1.2,3.4)の時、各比較
器31〜34の出力が1になる。いまの場合比較器33
及び34の出力が1で他はOである・。
を比較する比較器CMPI (31)、CMP2 (3
2)、CMP3 (33)及びCMP4(34)が付い
ており、 Pi>Ps (i=1.2,3.4)の時、各比較
器31〜34の出力が1になる。いまの場合比較器33
及び34の出力が1で他はOである・。
そこで、優先度を更新するパルス信号RPがアンドゲー
ト43及び44から出力される。アンドゲート41と4
2からはパルス信号RPは勿論出力されない。
ト43及び44から出力される。アンドゲート41と4
2からはパルス信号RPは勿論出力されない。
するとデコーダ(DEC)12により、優先度レジスタ
22を最下位レベル(この場合は3)に設定する信号が
発生する。これと同時に各比較器31〜34の出力にあ
るANDゲート41〜44が働き、モジュール3及び4
の優先度レジスタ23.24に対してデクリメント信号
が与えられ、内容を−1する。
22を最下位レベル(この場合は3)に設定する信号が
発生する。これと同時に各比較器31〜34の出力にあ
るANDゲート41〜44が働き、モジュール3及び4
の優先度レジスタ23.24に対してデクリメント信号
が与えられ、内容を−1する。
以上の結果、優先度レジスタの新しい状態は(0,3,
1,2)に遷移する。
1,2)に遷移する。
第3図に各モジュールのバス要求とバス獲得のプロセス
を表にして示す。図において、欄71はどのモジュール
がバスを要求しているかを示す。
を表にして示す。図において、欄71はどのモジュール
がバスを要求しているかを示す。
欄72はバス権がどのモジュールに与えられたかを示す
。欄73は各モジュールのバス要求からバス権獲得まで
の過程を示し、−重の円はバスの要求を表し、2重の円
はバスの獲得を表し、瞳の線の右横に記載した数値はバ
ス要求からバス権獲得までのバスサイクル数を表す。勿
論数値Oはバス要求と同時にバス権が与えられたことを
示す。
。欄73は各モジュールのバス要求からバス権獲得まで
の過程を示し、−重の円はバスの要求を表し、2重の円
はバスの獲得を表し、瞳の線の右横に記載した数値はバ
ス要求からバス権獲得までのバスサイクル数を表す。勿
論数値Oはバス要求と同時にバス権が与えられたことを
示す。
ここで、第3図から各モジュールの平均待ち時間を求め
ると、 モジュール1 (0+2+O)/3=0.67モジユ
ール2 (0’+2+1)/3=1.00モジユール
3 (0)/1=0.OOモジュール4 (1+2
+−0)/3=1.00となり、その範囲はO〜1の間
となる。
ると、 モジュール1 (0+2+O)/3=0.67モジユ
ール2 (0’+2+1)/3=1.00モジユール
3 (0)/1=0.OOモジュール4 (1+2
+−0)/3=1.00となり、その範囲はO〜1の間
となる。
同様な方法で、従来の回転優先度方式での平均待ち時間
を求めると、詳細は省略するが、その範囲は0.33〜
3.0となり、本発明の方が各モジュールによる偏りが
少ないことが明確になる。
を求めると、詳細は省略するが、その範囲は0.33〜
3.0となり、本発明の方が各モジュールによる偏りが
少ないことが明確になる。
従来の回転優先度方式では細部の優先度は変化しないの
で、途中での優先度の低いモジュールは優先度の高いモ
ジュールにバス権を取られ、優先度の高いモジュールが
最下位の優先度に落ちるまで、この状態が続き、その分
バス権を獲得する率に偏りが大きい。
で、途中での優先度の低いモジュールは優先度の高いモ
ジュールにバス権を取られ、優先度の高いモジュールが
最下位の優先度に落ちるまで、この状態が続き、その分
バス権を獲得する率に偏りが大きい。
本発明の実施例では第3図に示すように優先度の高いモ
ジュールが一回バスを獲得すると、その優先度は最下位
に下がってしまうように制御される。従って、従来例の
ようにモジュール3が待っているあいだにモジュール1
が2回バスを獲得するようなことは起こらない。
ジュールが一回バスを獲得すると、その優先度は最下位
に下がってしまうように制御される。従って、従来例の
ようにモジュール3が待っているあいだにモジュール1
が2回バスを獲得するようなことは起こらない。
上記の説明ではバス要求をするモジュールは4個で説明
したが、勿論これは単なる例であり、任意の個数のモジ
ュールに適用することができる。
したが、勿論これは単なる例であり、任意の個数のモジ
ュールに適用することができる。
ただし、このときは優先度レジスタの容量等をモジュー
ルの数に応じて変える必要がある。
ルの数に応じて変える必要がある。
また、ハスが混み合っているのが明らかな状況下ではモ
ジュールが自分のバス要求の間隔を意識的に空けること
によって、いざハス要求を出した時には素早く獲得でき
るような制御も可能になる。
ジュールが自分のバス要求の間隔を意識的に空けること
によって、いざハス要求を出した時には素早く獲得でき
るような制御も可能になる。
本発明では複数のモジュールがバス競合をおこしている
時、待たされているモジュールの優先度は、上位優先度
のモジュールのバスサイクルごとに1レベルずつ上昇す
るとともに、優先度の高いモジュールが一回ハスを獲得
すると、そのモジュールの優先度を最下位に下げるよう
に構成したので、各モジュールがバス要求を出してから
バスアクセス権を獲得するまでの待ち時間が平均化され
、モジュールによってばらつくことが少くなる。従って
、すべてのモジュールは一様のバスアクセスの権利を持
つことができる。
時、待たされているモジュールの優先度は、上位優先度
のモジュールのバスサイクルごとに1レベルずつ上昇す
るとともに、優先度の高いモジュールが一回ハスを獲得
すると、そのモジュールの優先度を最下位に下げるよう
に構成したので、各モジュールがバス要求を出してから
バスアクセス権を獲得するまでの待ち時間が平均化され
、モジュールによってばらつくことが少くなる。従って
、すべてのモジュールは一様のバスアクセスの権利を持
つことができる。
12−−−−−−−−−−−−−デコーダ13−・・・
−・・−一−−−−セレクタ21〜24・−−−−−−
−−・−−−−一優先度レジスタ31〜34−−−−−
−−−−−−−一比較器41〜44−・−・−・・・ア
ンドゲート50−−−−−−−−−−−−−−・バス優
先度判別回路61〜64−・−・−・−・−・・モジュ
ール特許出願人 ファナック株式会社 代理人 弁理士 服部毅巖
−・・−一−−−−セレクタ21〜24・−−−−−−
−−・−−−−一優先度レジスタ31〜34−−−−−
−−−−−−−一比較器41〜44−・−・−・・・ア
ンドゲート50−−−−−−−−−−−−−−・バス優
先度判別回路61〜64−・−・−・−・−・・モジュ
ール特許出願人 ファナック株式会社 代理人 弁理士 服部毅巖
第1図は本発明のバス調停回路の詳細図、第2図は本発
明のバス調停方式の全体の構成図、第3図は各モジュー
ルのバス要求とバス獲得のプロセスを表わす図である。
明のバス調停方式の全体の構成図、第3図は各モジュー
ルのバス要求とバス獲得のプロセスを表わす図である。
Claims (4)
- (1)並列で集中型のバス調停方法において、各モジュ
ールに対応する優先度レジスタを設け、バスの使用が終
了するたびに、現在のバス権を有するモジュールの優先
度を最下位レベルとし、前記バス権を有するモジュール
より優先度の低い優先度レジスタの内容を1レベル繰り
上げるように制御することを特徴とするバス調停方法。 - (2)前記優先度レジスタに初期値をセットするように
したことを特徴とする特許請求の範囲第1項記載のバス
調停方法。 - (3)並列で集中型のバス調停回路において、各モジュ
ールに対応する優先度レジスタと、前記優先度レジスタ
のうちで、現在バス使用権を有するモジュールに対応す
る優先度レジスタを選択し、最下位レベルに設定するセ
レクタと、前記優先度レジスタの優先度とを比較するバ
ス権を有する優先度レジスタの優先度を比較する比較器
と、 前記比較器の出力によって、前記優先度レジスタの優先
度を1レベル上げる回路と、 前記モジュールから同時にバス要求があったときに、前
記優先度レジスタの優先度に従って、バスの使用権を与
えるバス優先度判別回路と、を有することを特徴とする
バス調停回路。 - (4)前記優先度レジスタに初期値を与える初期化回路
を有することを特徴とする特許請求の範囲第1項記載の
バス調停回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21195288A JPH0259950A (ja) | 1988-08-26 | 1988-08-26 | バス調停方法及びバス調停回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21195288A JPH0259950A (ja) | 1988-08-26 | 1988-08-26 | バス調停方法及びバス調停回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0259950A true JPH0259950A (ja) | 1990-02-28 |
Family
ID=16614412
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21195288A Pending JPH0259950A (ja) | 1988-08-26 | 1988-08-26 | バス調停方法及びバス調停回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0259950A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0573482A (ja) * | 1991-09-12 | 1993-03-26 | Hitachi Ltd | 情報処理装置及びそのバス制御方法 |
-
1988
- 1988-08-26 JP JP21195288A patent/JPH0259950A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0573482A (ja) * | 1991-09-12 | 1993-03-26 | Hitachi Ltd | 情報処理装置及びそのバス制御方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7533206B2 (en) | Resource management device | |
US7032046B2 (en) | Resource management device for managing access from bus masters to shared resources | |
US6516369B1 (en) | Fair and high speed arbitration system based on rotative and weighted priority monitoring | |
US7725633B2 (en) | Arbitration device for arbitrating among a plurality of master devices, arbitration method, and video processing device including the arbitration device | |
EP0383475A2 (en) | Shared resource arbitration | |
US6119188A (en) | Priority allocation in a bus interconnected discrete and/or integrated digital multi-module system | |
JP4999925B2 (ja) | 調停を実行する方法及び装置 | |
US20200104271A1 (en) | Prioritized arbitration using fixed priority arbiter | |
US20080162771A1 (en) | Bus arbitration system | |
JPH0259950A (ja) | バス調停方法及びバス調停回路 | |
JP2004246862A (ja) | リソース管理装置 | |
US6167478A (en) | Pipelined arbitration system and method | |
JP3407200B2 (ja) | アービトレーション装置および方法 | |
JPH0352052A (ja) | マルチcpuシステムのバス調停方式 | |
JP2007164713A (ja) | リソース管理装置及びリソース管理方法 | |
JP2004038767A (ja) | バス調停装置 | |
JPS62272345A (ja) | バス調停方式 | |
JPH04291440A (ja) | 高速アービトレーション回路 | |
JPS58217071A (ja) | 情報処理システム | |
JP2001184299A (ja) | アービトレーション装置 | |
JPH06214946A (ja) | 多段バスのバス使用権調停方式 | |
JPH06131307A (ja) | マルチcpuシステムにおける負荷分散方式 | |
JPH0895906A (ja) | バス調停装置 | |
MXPA00007393A (en) | Bus arbiter with reinforced function using variable priority and fairness | |
JPS62229352A (ja) | 共通バス調停方式 |