JPS63155550U - - Google Patents

Info

Publication number
JPS63155550U
JPS63155550U JP4874987U JP4874987U JPS63155550U JP S63155550 U JPS63155550 U JP S63155550U JP 4874987 U JP4874987 U JP 4874987U JP 4874987 U JP4874987 U JP 4874987U JP S63155550 U JPS63155550 U JP S63155550U
Authority
JP
Japan
Prior art keywords
signal
timer
data transfer
bus
wait
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4874987U
Other languages
English (en)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP4874987U priority Critical patent/JPS63155550U/ja
Publication of JPS63155550U publication Critical patent/JPS63155550U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)

Description

【図面の簡単な説明】
第1図は、本考案の一実施例を示す構成ブロツ
ク図、第2図は競合判定での勝ち局がノーレスポ
ンスを発生しない場合の波形図、第3図は競合判
定での勝ち局がノーレスポンスを発生した場合の
波形図、第4図は各局のノーレスポンスタイマ5
0の動作説明図、第5図は、2線式の本考案の実
施例を示す波形図である。第6図は、本考案の対
象とする独立した複数バスの管理システムの具体
例を示す構成ブロツク図である。 10…競合判定部、11…競合検出手段、12
…勝ち局処理手段、13…負け局処理手段、15
…共通装置、20…データ転送バス、30…マス
タ局、31…タイマ制御手段、32…タイムアツ
プ制御手段、40…スレーブ局、41…ウエイト
アサート時処理手段、42…ウエイトネゲート時
処理手段、43…データ転送管理手段、50…ノ
ーレスポンスタイマ。AS…アドレスストローブ
信号、ATACK…アドレストランスフア・アク
ノリツジ、DS…データストローブ、DTACK
…データトランスフア・アクノリツジ、NRT
CHANGE…タイマチエンジ信号、WAIT…
ウエイト信号、WRITE…リードライト信号。

Claims (1)

  1. 【実用新案登録請求の範囲】 複数のデータ転送バスが存在し、いずれのバス
    も独立にバス権の管理が行われていて、これらの
    データ転送バスに共通の装置を有する独立した複
    数バスの管理システムにおいて、 前記共通装置へのデータ転送バスからのアクセ
    スが競合したことをアドレスストローブ信号によ
    つて検出する競合検出手段、競合が発生した場合
    に先にアクセスを許容するバス側にウエイト信号
    をネゲートしてアクセス権を付与する勝ち局処理
    手段、競合が発生した場合に後でアクセスを許容
    される側にウエイト信号をアサートする負け局処
    理手段、からなる競合判定部と、 このウエイト信号がアサートされるとマスタ局
    のデータストローブに対する応答信号たるデータ
    トランスフア・アクノリツジの送出を抑止すると
    共に前記アドレスストローブ信号の応答信号たる
    アドレストランスフア・アクノリツジのタイミン
    グでタイマチエンジ信号をアサートするウエイト
    アサート時処理手段、当該ウエイト信号がネゲー
    トされるとデータトランスフア・アクノリツジの
    送出抑止を解除すると共にタイマチエンジ信号を
    ネゲートするウエイトネゲート時処理手段、を有
    するスレーブ局と、 アドレストランスフア・アクノリツジ受信時に
    タイマチエンジ信号を判断して、アサートであれ
    ばタイマ値を所定の値から所定の割合で増大させ
    、ネゲートであればこの所定の値にタイマ値を戻
    すタイマ値管理手段を有するノーレスポンスタイ
    マと、 このノーリスポンスタイマをアドレスストロー
    ブ信号のタイミングでセツトすると共にデータト
    ランスフア・アクノリツジ受信時にリセツトする
    タイマ制御手段、当該ノーレスポンスタイマがタ
    イムアツプすると前記データ転送バス上に送信さ
    れている信号を切上げて他局の使用を許容するタ
    イムアツプ制御手段、を有するマスタ局と、 からなることを特徴とする独立した複数バスの管
    理システム。
JP4874987U 1987-03-31 1987-03-31 Pending JPS63155550U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4874987U JPS63155550U (ja) 1987-03-31 1987-03-31

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4874987U JPS63155550U (ja) 1987-03-31 1987-03-31

Publications (1)

Publication Number Publication Date
JPS63155550U true JPS63155550U (ja) 1988-10-12

Family

ID=30870572

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4874987U Pending JPS63155550U (ja) 1987-03-31 1987-03-31

Country Status (1)

Country Link
JP (1) JPS63155550U (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008299654A (ja) * 2007-05-31 2008-12-11 Toshiba Corp 情報処理装置及びアクセス制御方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6134654A (ja) * 1984-07-27 1986-02-18 Mitsubishi Electric Corp バスマスタ制御装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6134654A (ja) * 1984-07-27 1986-02-18 Mitsubishi Electric Corp バスマスタ制御装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008299654A (ja) * 2007-05-31 2008-12-11 Toshiba Corp 情報処理装置及びアクセス制御方法

Similar Documents

Publication Publication Date Title
EP0122773A3 (en) Arbitrator circuit and technique for use in a digital computing system having multiple bus controllers
JPH08227392A (ja) 待ち時間及びシャドー・タイマを有するバス・システム
CA2140686A1 (en) Bus Master Arbitration Circuitry Having Improved Prioritization
US5345562A (en) Data bus arbitration for split transaction computer bus
CA2080630A1 (en) Arbitration control logic for computer system having full bus architecture
US7062588B2 (en) Data processing device accessing a memory in response to a request made by an external bus master
JPS63155550U (ja)
TW369632B (en) Computer system
JPS59218532A (ja) バス接続方式
JP2607073B2 (ja) 演算処理装置
JPS6160162A (ja) バス調停方式
JP2837893B2 (ja) マイクロコンピュータ装置
JPS6448163A (en) Multiprocessor system
JPS6337418B2 (ja)
JPS60151894A (ja) ダイナミツクramのリフレツシユ回路
SE9103450D0 (sv) Anordning foer oeverfoering av data
JPH11120123A (ja) バス制御によるデータ転送装置
TW343302B (en) Direct memory access controlling device
KR19990058860A (ko) 인터럽트를 이용한 1:엔 프로세서간의 시분할 디피램통신 방법
JPS59123030A (ja) デ−タ処理装置
JPH03116449U (ja)
JPS634362A (ja) マルチマスタバスの調停方式
JPH0215095B2 (ja)
JPS6435442U (ja)
JPH025169A (ja) バスアクセス競合調停回路