JP2837893B2

JP2837893B2 - マイクロコンピュータ装置

Info

Publication number: JP2837893B2
Application number: JP1288700A
Authority: JP
Inventors: 儀一清水
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1989-11-08
Filing date: 1989-11-08
Publication date: 1998-12-16
Anticipated expiration: 2013-12-16
Also published as: JPH03150655A

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、システムバスに対するバス使用権の制御を
行なうマイクロコンピュータ装置に関する。

（従来の技術）第２図に、従来一般のマイクロコンピュータ装置のブ
ロック図を示す。

図は、従来のマイクロコンピュータ装置１のシステム
バス形式の詳細を示したものである。

この装置は、システムバスコントローラ部（SBC部）
２によりバス使用権を制御されるシステムバス３と、こ
のシステムバス３に接続されたバスマスタ4,5とRAM等か
ら成る記憶部（MEM部）６とから構成されている。

バスマスタ４はデータの処理演算を行なう中央制御部
（CPU部）７から成り、バスマスタ５はダイレクトメモ
リアクセスの制御を行なうダイレクトメモリアクセスコ
ントローラ部（DMAC部）８から成るものである。CPU部
７には、例えば米国モトローラ社製MC68010が、DMAC部
８には、例えば日立製作所製HD63450が使用される。

このようなマイクロコンピュータ装置１は、CPU部７
やDMAC部８が、SBC部２に対してバス使用権の要求を出
力すると、SBC部２は、このバス使用権を要求したもの
にシステムバス３を占有させ、所定の処理を実行させ
る。例えば、CPU部７がバス使用権を獲得すると、記憶
部６の中に格納されたデータをアクセスし、或はDMAC部
８に対し所定の制御のためのアクセスを実行する。ま
た、DMAC部８がバス使用権を獲得すると、例えば図示し
ない外部記憶装置から記憶部６に向けて、データを転送
するダイレクトメモリアクセス制御を実行する。

ここで、第３図及び第４図を用いて、従来のマイクロ
コンピュータ装置１のバス使用権の制御に係る説明を行
なう。

先ず第３図は、従来のバス使用権の制御に係るブロッ
ク図を示す。

図は基本的には先に第２図に示したものと同一である
が、バス使用権の制御に係る各種信号の伝送経路を別に
図示している。

CPU部７及びDMAC部８からSBC部２に向けて、それぞれ
バスリクエス信号（BR）101,102が伝送される。SBC部２
からCPU部７及びDMAC部８に向けて、それぞれバスグラ
ント信号（BG）103,104が伝送される。また、プルアッ
プ抵抗R₀を接続したライン上では、CPU部７、DMAC部８
とSBC部２の間でバスビジー信号（BBSY）105が伝送され
る。SBC部２、CPU部７、DMAC部８、MEM部６の間は、終
了通知信号111が伝送される。さらに、SBC部２からCPU
部７、DMAC部８、MEM部６に向けて、放棄要求信号112が
伝送される。

BR101は、CPU部７がSBC部２に対し、バス使用権を要
求する信号である。同様に、BR102は、DMAC部８がSBC部
２に対し、バス使用権を要求する信号である。一方、BG
103,104は、SBC部２がそれぞれCPU部７及びDMAC部８に
向けて、バス使用権を許可する信号である。また、BBSY
105は、CPU部７あるいはDMAC部８がバス使用権を獲得し
た場合に出力する信号である。

終了通知信号111は、バス使用権を獲得したバスマス
タから動作指示を受けた資源、例えばMEM部６が、その
動作終了時に出力する信号である。放棄要求信号112
は、システムバス３が規定時間経過後も開放されない場
合、即ちBBSY105が規定時間経過後も出力され続けた場
合に、各バスマスタにシステムバス３の使用権を放棄さ
せるためにSBC部２が出力する信号である。

さて、第４図を用いて従来のバス使用権に係る動作の
説明を行なう。なお、各回路ブロックから出力される信
号を全てロウアクティブ、即ちロウレベル“L"の場合に
有効であり、ハイレベル“H"の場合に無効であるものと
する。

第４図は、従来のバス使用権に係るタイミングチャー
トである。

先ず、CPU部７がBR101を有効にして出力したものとす
る（ａ）。SBC部２は、このBR101を受けて競合調整（他
に優先順位の高いBRが出力されたか否かの判断）を行な
った後にBG103を有効にして出力する（ｂ）。CPU部７
は、BG103を受けると、BBSY105が無効であることが確認
し、さらにこのBBSY105を有効にして出力して（ｅ）、
システムバス３にデータ110を送出する（ｆ）。ここで
は、CPU部７がMEM部６をアクセスしたものとする。MEM
部６は、CPU部７の制御による処理動作を終了すると、
終了通知信号111を有効にして出力する（ｇ）。CPU部７
は、終了通知信号111が有効になったのを受けて、BBSY1
05を無効にしてバス使用権を放棄する。なお、終了通知
信号111は、一定時間出力された後、再び無効に設定さ
れる。

ところで、CPU部７は、BBSY105を有効にすると
（ｅ）、BR101を無効にする（ａ）。これによりSBC部２
は、BG103を無効にする（ｂ）。

さて、BR101に遅れて、DMAC部８がBR102を有効にして
出力したものとする（ｃ）。SBC部２は、このBR102を受
けて競合調整を行なった後にBG104を有効にして出力す
る（ｄ）。DMAC部８は、BG104を受けてもすぐにはシス
テムバス３のバス使用権を得ることはできない。即ち、
BBSY105が有効になっているからである（バス使用権をC
PU部７が獲得済みであるため）。このため、DMAC部８
は、BBSY105が無効になるのを待ち続ける。

さて、CPU部７がバス使用権を放棄してBBSY105を無効
にすると、DMAC部８は、BBSY105を有効に設定し
（ｅ）、システムバス３にデータ110を出力する。な
お、DMAC部８は、BBSY105を有効にすると、BR102を無効
にする（ｃ）。これを受けてSBC部２はBG104を無効にす
る（ｄ）。

ところで、DMAC部８がシステムバス３にデータ110を
送出後、例えばMEM部６が動作しなかったような場合（D
MAC部８がアクセスする資源のアドレスに障害が発生し
たような場合）、MEM部６から終了通知信号111が出力さ
れない（ｇ）。このため、SBC部２がBBSY105（DMAC部８
が出力したもの）を認識してから開始していた計時が規
定時間継続され、タイムアウトが発生する。従ってSBC
部２は、放棄要求信号112を出力してシステムバス３の
バス使用権を強制的に放棄させる。放棄要求信号112を
受けたDMAC部８は、データ110（異常なデータ）の転送
を終結してデータ110を無効化し、さらにBBSY105を無効
にしてバス使用権を放棄する。SBC部２は、BBSY105が無
効になったのを受けて放棄要求信号112を無効にする。

以上のように、バスマスタの要求に応じてバス使用権
を与え、また、バス使用権の獲得時間が必要以上に長い
場合に、強制的にバス使用権の放棄を行なう制御を行な
っていた。

（発明が解決しようとする課題）さて従来は、システムバス３の上で発生した障害、例
えば各バスマスタにおいてBBSYを出力するドライバ素子
が破損したような場合についての対策は何等取られてい
なかった。このため、バス使用権の要求中（獲得前）の
障害、例えばBG103,104が有効になった後、BBSY105が有
効にならなかったような場合には、システムバス３がハ
ングアップ状態となってしまうといった問題が生じてい
た。

また、マイクロコンピュータ装置１のシステム管理を
するCPU部７に障害発生資源の詳細情報、即ち、障害の
原因となった資源を特定する情報等が通知されることが
ないため、障害の要因が判定できず、システムの修復を
行なうためには、多大な手間と時間を費やさなければな
らなかった。

本発明は以上の点に着目してなされたもので、システ
ムバス３のハングアップの発生を回避すると同時に、障
害の要因を容易に判別し対策を立てることのできるマイ
クロコンピュータ装置を提供することを目的とするもの
である。

（課題を解決するための手段）本発明のマイクロコンピュータ装置は、バス使用権の
調停を行なうシステムバスコントローラ部と、前記バス
を共有する、少なくともデータの処理演算を行なう中央
制御部からなるバスマスタを含む複数のバスマスタとを
備え、前記システムバスコントローラ部には、バス使用
権を要求した前記バスマスタを示すバス使用権要求者情
報と、当該バスマスタがアクセスする相手先を示す相手
先情報と、前記バス使用権を獲得済みか否かを示すバス
使用権獲得情報とを含む動作情報を記憶する動作状態記
憶手段と、前記バスマスタへのバス使用許可を出力後、
前記バス使用権獲得迄の経過時間を計時するタイムアウ
ト検出手段と、前記タイムアウト検出手段が所定時間の
計時を行なった場合、前記全てのバスマスタに対して前
記バス使用権の要求を強制的に放棄させる使用権要求放
棄手段が設けられ、前記中央制御部から成る前記バスマ
スタには、前記タイムアウト検出手段が所定の計時を行
なった際、前記システムバスコントローラ部により起動
され、前記動作状態記憶手段の内容を読出す読出す制御
手段が設けられたものである。

（作用）以上の装置は、先ずシステムバスコントローラ部に動
作状態記憶手段を設け、バス使用権要求情報と、相手先
情報と、バス使用権獲得情報とを記憶する。さらに、タ
イムアウト検出手段により、バス使用許可を出力後の経
過時間の計時を行なう。この計時が規定時間の計時を行
なった場合、使用権要求放棄手段は全てのバスマスタに
対してバス使用権の要求を強制的に放棄させる。その
後、中央制御部は、システムバスコントローラ部による
起動を受けると、読出し制御手段により使用状態記憶手
段の内容を読出す。使用状態記憶手段の内容は、システ
ムバスコントローラ部がバス使用権を強制的に放棄させ
る直前のシステムバスの状態が記憶されているため、中
央制御部は強制的にバス使用権を放棄した要因を把握す
ることができる。

（実施例）第１図は、本発明に係るバス使用権の制御を示すブロ
ック図である。

図に示した本発明のマイクロコンピュータ装置11は、
基本的には先に第２図において説明した従来のマイクロ
コンピュータ装置１と同一の構成であるが、バス使用権
の制御に係る各種信号の伝送経路を別に図示している。
また、本発明のマイクロコンピュータ装置11において、
SBC部２には、動作状態記憶手段21、タイムアウト検出
手段22、使用権要求放棄手段23が設けられている。さら
に、CPU部７には読出し制御手段61が設けられている。

動作状態記憶手段21は、システムバス３の動作状態
（使用状態）を示す情報の記憶を行なうレジスタ等から
なるものである。

タイムアウト検出手段22は、SBC部２がBGを出力後に
計時を開始し、規定時間以上計時が継続された場合に
は、その旨を使用権要求放棄手段23に通知し、またBBSY
が有効になった場合その計時を中止するタイマ等からな
るものである。

使用権要求放棄手段23は、タイムアウト検出手段22か
らの通知により起動し、各バスマスタに対して強制的に
バス使用権の放棄を促すゲート回路等からなるものであ
る。

第５図に、動作状態記憶手段21の概念図を示す。

図に示すように、動作状態記憶手段21には、４つの情
報が記憶される。

先ずＡ部には、バスマスタがアクセス対象とする資源
のアドレス等からなる相手先情報22aが記憶される。Ｂ
部には、バス使用権要求を出したバスマスタを示すバス
使用権要求者情報22bが記憶される。Ｃ部には、バスマ
スタがバス使用権を獲得済みか（内容“0"）否か（内容
“1"）を示すバス使用権獲得情報22cが記憶される。最
後にＤ部には、タイムアウトが検出されたか（内容
“1"）否か（内容“0"）を示すタイムアウト情報22dが
記憶される。

なお、動作状態記憶手段21の内容更新は、BGが出力さ
れる度に更新され、またタイムアウトが検出された場合
には、その内容がラッチされ、BGが出力されても更新さ
れない。

さて、第１図に戻って、CPU部７及びDMAC部８からSBC
部２に向けて、それぞれバスリクエス信号（BR）101,10
2が伝送される。SBC部２からCPU部７及びDMAC部８に向
けて、それぞれバスグラント信号（BG）103,104が伝送
される。また、プルアップ抵抗R₀を接続したライン上に
対して、CPU部７、DMAC部８からSBC部２に向けてバスビ
ジー信号（BBSY）105が伝送される。CPU部７、DMAC部
８、MEM部６の間は、終了通知信号111が伝送される。さ
らに、SBC部２からCPU部７、DMAC部８に向けて、放棄要
求信号112が伝送される。

SBC部２からCPU部７及びDMAC部８に向けて、バス使用
権要求の放棄を要求する使用権要求放棄信号121が伝送
される。また、SBC部２からCPU部７に向けて、CPU部７
が動作状態記憶手段の内容を読出すための起動をかける
読出し起動信号122が出力される。

使用権要求放棄信号121は、タイムアウト検出手段22
が規定時間の計時を行なった場合、各バスマスタにバス
使用権の要求を放棄させるために使用権要求放棄手段23
が出力する信号である。読出し起動信号122は、使用権
要求放棄信号121を出力後、CPU部７に起動をかけ、動作
状態記憶手段21の内容を読取らせるために使用権要求放
棄手段23が出力する信号である。

さて、第６図を用いて本発明のバス使用権に係る動作
の説明を行なう。なお、各回路ブロックから出力される
信号を全てロウアクティブ、即ちロウレベル“L"の場合
に有効であり、ハイレベル“H"の場合に無効であるもの
とする。

第６図は、本発明のバス使用権に係るタイミングチャ
ートである。

ところで、CPU部７は、BBSY105を有効にすると
（ｅ）、BR101無効にする（ａ）。これによりSBC部２
は、BG103を無効にする（ｂ）。

さて、BR101に遅れて、DMAC部８がBR102を有効にして
出力したものとする（ｃ）。SBC部２は、このBR102を受
けて競合調整を行なった後にBG104を有効にして出力す
る（ｄ）。DMAC部８は、BG104を受けてもすぐにはシス
テムバス３の使用権を得ることはできない。即ち、BBSY
105が有効になっているからである（バス使用権をCPU部
７が獲得済みであるため）。このため、DMAC部８は、BB
SY105が無効になるのを待ち続ける。

さて、CPU部７がバス使用権を放棄してBBSY105を無効
にしたものとする。

この場合、DMAC部８はBBSY105が無効になったことを
認識すると、直ちにBBSY105を有効に設定し、バス使用
権を獲得することになるが、例えばBBSY105を駆動する
ドライバ素子が破損していたものとする。この結果DMAC
部８は、BBSY105を有効に設定して出力することができ
ないため、BBSY105は無効に設定されたままとなる。タ
イムアウト検出手段22は、BG104が有効でBBSY105が無効
になると計時を開始しており、この結果、規定時間の計
時を行ない（タイムアウト時間の経過）、使用権要求放
棄手段23にその旨を通知することになる。使用権要求放
棄手段23は、直ちに使用権要求放棄信号121を各バスマ
スタに向けて出力する（ｉ）と同様に、CPU部７に向け
て読出し起動信号122を出力する（ｊ）。

さて、使用権要求放棄信号121を受けたDMAC部８は、
直ちにBR102を無効に設定する（ｃ）。これを受けてSBC
部２は、BG104を無効に設定して出力する。これによ
り、DMAC部８のバス使用権要求が放棄されたことにな
る。

一方、読出し起動信号122を受けたCPU部７では、読出
し制御手段61が起動し、先ずBR101を有効に設定して出
力する（ａ）。これを受けてSBC部２は、BG103を出力す
ることになる（ｂ）。CPU部７は、BBSY105が無効である
ことを確認すると、BBSY105を有効に設定して出力し、
バス使用権を獲得する。さらに、読出し制御手段61は、
アクセス対象が動作状態記憶手段21であることを示すデ
ータ110をシステムバス３に出力する（ｆ）。SBC部２は
データ110を受けて、動作状態記憶手段21の内容をシス
テムバス３に送出すると同時に、終了通知信号111を有
効状態に設定して出力する。読出し制御手段61は、終了
通知信号111が有効状態になったのを受けてシステムバ
ス３上のデータ110を取込む。

CPU部７は、データ110、即ち動作状態記憶手段21の内
容の分析を行ない、例えばシステムの縮退可能な場合
は、DMAC部８の分離、またはDMAC部８に障害が発生した
旨を利用者に通知する等の必要な処置を実行する。

例えば、DMAC部８がバス使用権を要求し、さらにアク
セス対象としてMEM部６を示していたものとする。この
場合、使用権要求放棄信号121が出力された際、動作状
態記憶手段21には、相手先情報22aの内容としてMEM部６
を示すアドレス、バス使用権要求者情報22bの内容とし
てDMAC部８を示すアドレス、バス使用権獲得情報22cの
内容として“1"、タイムアウト情報22dの内容として
“1"が記憶（ラッチ）される。

従って、CPU部７は相手先情報22aによりアクセス対象
がMEM部６であることを、さらにバス使用権要求者情報2
2bによりバス使用権を要求していたバスマスタがDMAC部
８であることを認識する。さらにバス使用権獲得情報22
cにより、DMAC部８がバス使用権を獲得済みか否か、こ
の場合獲得済であることを認識する。さらに、タイムア
ウト情報22dにより、タイムアウトが発生したか否か、
この場合タイムアウト発生を認識する。

これらを総合的に判断すると、CPU部７は、タイムア
ウトの発生を認識すると同時に、DMAC部８がバス使用権
を獲得済の状態、かつアクセス対象がMEM部６であるこ
とを認識する。

従って、CPU部７はDMAC部８がBBSY105を出力しなかっ
たものと判断し、DMAC部８をシステムから切り放す処置
もしくは、DMAC部８に障害が発生した旨を利用者に通知
する処理を行なう。

以上説明のように、システムバス３上の障害が発生し
た場合に、規定時間経過後、その対策を講じることがで
きる。

本発明は以上の実施例に限定されない。

実施例では、BG104（BG103）出力後のタイムアウトに
ついて説明したが、従来同様に、BBSY105出力後に発生
するタイムアウトについても、動作状態記憶手段21の内
容を読出すようにしても良い。

（発明の効果）以上説明した本発明のマイクロコンピュータ装置は、
BGを出力した後にBBSYが出力されない場合についても、
タイムアウトの検出を行なうためシステムバスがハング
アップ状態になるのを回避することができる。また、如
何なる状態でタイムアウトが発生したか、即ちシステム
バスに係る動作状態を容易に把握することができるた
め、タイムアウト発生時の対策も容易に図ることができ
る。

【図面の簡単な説明】

第１図は本発明に係るバス使用権の制御を示すブロック
図、第２図は従来一般のマイクロコンピュータ装置のブ
ロック図、第３図は従来のバス使用権の制御に係るブロ
ック図、第４図は従来のバス使用権に係るタイミングチ
ャート、第５図は動作状態記憶手段の概念図、第６図は
本発明のバス使用権に係るタイミングチャートである。２……システムバスコントローラ部、３……システムバス、4,5……バスマスタ、６……記憶部、７……中央制御部、８……ダイレクトメモリアクセスコントローラ部、 21……動作状態記憶手段、 22……タイムアウト検出手段、 23……使用権要求放棄手段、 61……読出し制御手段。

Claims

(57)【特許請求の範囲】

【請求項１】バス使用権の調停を行なうシステムバスコ
ントローラ部と、前記バスを共有する、少なくともデータの処理演算を行
なう中央制御部からなるバスマスタを含む複数のバスマ
スタとを備え、前記システムバスコントローラ部には、バス使用権を要求した前記バスマスタを示すバス使用権
要求者情報と、当該バスマスタがアクセスする相手先を
示す相手先情報と、前記バス使用権を獲得済みか否かを
示すバス使用権獲得情報とを含む動作情報を記憶する動
作状態記憶手段と、前記バスマスタへのバス使用許可を出力後、前記バス使
用権獲得迄の経過時間を計時するタイムアウト検出手段
と、前記タイムアウト検出手段が所定時間の計時を行なった
場合、前記全てのバスマスタに対して前記バス使用権の
要求を強制的に放棄させる使用権要求放棄手段が設けら
れ、前記中央制御部から成る前記バスマスタには、前記タイムアウト検出手段が所定の計時を行なった際、
前記システムバスコントローラ部により起動され、前記
動作状態記憶手段の内容を読出す読出し制御手段が設け
られたことを特徴とするマイクロコンピュータ装置。