JPH06338876A - データ転送装置 - Google Patents
データ転送装置Info
- Publication number
- JPH06338876A JPH06338876A JP12942393A JP12942393A JPH06338876A JP H06338876 A JPH06338876 A JP H06338876A JP 12942393 A JP12942393 A JP 12942393A JP 12942393 A JP12942393 A JP 12942393A JP H06338876 A JPH06338876 A JP H06338876A
- Authority
- JP
- Japan
- Prior art keywords
- data
- parity
- transfer
- error detection
- slave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】
【目的】この発明の目的は、データ転送の正否確認に必
要な時間を短縮することのできるデータ転送装置を提供
することにある。 【構成】この発明に係るデータ転送装置は、被制御装置
１２に、制御装置１１からの転送データからパリティを
作成蓄積するブロック１２１と、制御装置１１からのパ
リティ読出し要求に応じて蓄積されたパリティを制御装
置１１へ転送するブロック１２２を設け、制御装置１１
に、被制御装置１２への転送データのパリティを作成蓄
積するブロック１１１と、ブロック１１１で蓄積される
パリティと被制御装置１２から転送されるパリティとを
比較することで、転送データの正否の確認を行うブロッ
ク１１２を設けるようにした。
要な時間を短縮することのできるデータ転送装置を提供
することにある。 【構成】この発明に係るデータ転送装置は、被制御装置
１２に、制御装置１１からの転送データからパリティを
作成蓄積するブロック１２１と、制御装置１１からのパ
リティ読出し要求に応じて蓄積されたパリティを制御装
置１１へ転送するブロック１２２を設け、制御装置１１
に、被制御装置１２への転送データのパリティを作成蓄
積するブロック１１１と、ブロック１１１で蓄積される
パリティと被制御装置１２から転送されるパリティとを
比較することで、転送データの正否の確認を行うブロッ
ク１１２を設けるようにした。
Description
【０００１】
【産業上の利用分野】この発明は、主に家庭用ＶＴＲ
（ビデオテープレコーダ）などの家庭用機器内における
ＩＣ間やモジュール間の制御信号伝送など、シリアルデ
ータ転送に有効なデータ転送装置に関する。
（ビデオテープレコーダ）などの家庭用機器内における
ＩＣ間やモジュール間の制御信号伝送など、シリアルデ
ータ転送に有効なデータ転送装置に関する。
【０００２】
【従来の技術】従来より、家庭用ＶＴＲなどの電子機器
では、機器内のボード間やＩＣ間で制御データの転送を
行う場合、配線数及びＩＣのピン数削減を目的として、
インターＩＣバス（以下、ＩＩＣバスと略す）などのシ
リアルバスが使用されている。
では、機器内のボード間やＩＣ間で制御データの転送を
行う場合、配線数及びＩＣのピン数削減を目的として、
インターＩＣバス（以下、ＩＩＣバスと略す）などのシ
リアルバスが使用されている。
【０００３】このようなシリアルバスによるデータ転送
装置で重要な点は、データが正しく転送されているか、
転送されたデータが正しく書き込まれているか、停電／
ノイズなどによりデータが破壊されていないか、といっ
た転送データの正誤の確認にある。
装置で重要な点は、データが正しく転送されているか、
転送されたデータが正しく書き込まれているか、停電／
ノイズなどによりデータが破壊されていないか、といっ
た転送データの正誤の確認にある。
【０００４】ＩＩＣバスなどのシリアルバスのように、
双方向のデータ転送が保証されている場合は、バスの機
能を用いてデータの正誤確認が容易に実現できる。図３
にＩＩＣバスを利用した従来のデータ転送装置の概略構
成を図３に示す。
双方向のデータ転送が保証されている場合は、バスの機
能を用いてデータの正誤確認が容易に実現できる。図３
にＩＩＣバスを利用した従来のデータ転送装置の概略構
成を図３に示す。
【０００５】この構成は、マスターコントローラ（制御
装置）１からスレーブＩＣ（被制御装置）２にＩＩＣバ
ス３を通じて制御データを転送する場合を想定したもの
である。マスターコントローラ１は、ＩＩＣバスの書き
込み機能を使って、クロックＳＣＬに基づき一旦スレー
ブＩＣ２へ制御データＳＤＡを書き込む。今度は、逆に
ＩＩＣバスの読み出し機能を使って、クロックＳＣＬに
基づきスレーブＩＣ２から制御データＳＤＡ′を読み出
す。そして、内部に予め持っている制御データＳＤＡと
スレーブＩＣ２からの制御データＳＤＡ′を比較するこ
とで、スレーブＩＣ２に正しく書き込まれているかどう
かを確認する。
装置）１からスレーブＩＣ（被制御装置）２にＩＩＣバ
ス３を通じて制御データを転送する場合を想定したもの
である。マスターコントローラ１は、ＩＩＣバスの書き
込み機能を使って、クロックＳＣＬに基づき一旦スレー
ブＩＣ２へ制御データＳＤＡを書き込む。今度は、逆に
ＩＩＣバスの読み出し機能を使って、クロックＳＣＬに
基づきスレーブＩＣ２から制御データＳＤＡ′を読み出
す。そして、内部に予め持っている制御データＳＤＡと
スレーブＩＣ２からの制御データＳＤＡ′を比較するこ
とで、スレーブＩＣ２に正しく書き込まれているかどう
かを確認する。
【０００６】このような方法を利用すると、もともとＩ
ＩＣバスが持っているデータ転送機能だけで、データの
確認が可能となる。ところで、マスターコントローラ
は、通常、多数のスレーブＩＣを抱えており、個々のＩ
Ｃ制御／応答の隙間の時間を使って、データを確認しな
ければならない。しかし、ＩＩＣバスの場合、その規格
においてクロック周波数の上限が１００ｋＨｚと制限さ
れているため、データ転送時間に随分時間がかかる。
ＩＣバスが持っているデータ転送機能だけで、データの
確認が可能となる。ところで、マスターコントローラ
は、通常、多数のスレーブＩＣを抱えており、個々のＩ
Ｃ制御／応答の隙間の時間を使って、データを確認しな
ければならない。しかし、ＩＩＣバスの場合、その規格
においてクロック周波数の上限が１００ｋＨｚと制限さ
れているため、データ転送時間に随分時間がかかる。
【０００７】つまり、確認すべきデータ量に比例してデ
ータ転送時間がかさむこととなり、制御の合間にデータ
の確認を行うという方法では、データ量が多くなるにつ
れ、データ確認の時間的余裕がなくなる。特に、迅速な
応答が必要なシステムでは、もともとの隙間時間が短い
ため、十分なデータ確認の時間がとれず、システムの信
頼性低下のおそれがある。
ータ転送時間がかさむこととなり、制御の合間にデータ
の確認を行うという方法では、データ量が多くなるにつ
れ、データ確認の時間的余裕がなくなる。特に、迅速な
応答が必要なシステムでは、もともとの隙間時間が短い
ため、十分なデータ確認の時間がとれず、システムの信
頼性低下のおそれがある。
【０００８】以上のことから、シリアルバス採用のデー
タ転送装置にあっては、データ量が多くとも、転送した
データの書込み状態が正しいことをできるだけ短時間に
確認する方法が要求されている。
タ転送装置にあっては、データ量が多くとも、転送した
データの書込み状態が正しいことをできるだけ短時間に
確認する方法が要求されている。
【０００９】
【発明が解決しようとする課題】以上述べたように、従
来のシリアルバス採用のデータ転送装置では、データの
読み戻しによりデータの確認を行うため、データ転送時
間が占める割合が大きく、データ量が多くなるにつれデ
ータ確認に必要な時間が長くなり、制御の合間にデータ
確認を行うということが難しくなる。このため、確認項
目の削減、確認ルーチンの分割などを行わなければなら
ず、信頼性の低下、システムソフトへの負担増加などの
弊害が発生している。
来のシリアルバス採用のデータ転送装置では、データの
読み戻しによりデータの確認を行うため、データ転送時
間が占める割合が大きく、データ量が多くなるにつれデ
ータ確認に必要な時間が長くなり、制御の合間にデータ
確認を行うということが難しくなる。このため、確認項
目の削減、確認ルーチンの分割などを行わなければなら
ず、信頼性の低下、システムソフトへの負担増加などの
弊害が発生している。
【００１０】この発明は上記の課題を解決するためにな
されたもので、データ転送の正否確認に必要な時間を短
縮し、システムの信頼性を向上させることのできるデー
タ転送装置を提供することを目的とする。
されたもので、データ転送の正否確認に必要な時間を短
縮し、システムの信頼性を向上させることのできるデー
タ転送装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】上記目的を達成するため
にこの発明は、制御装置から被制御装置へデータを転送
し、制御装置側で被制御装置の転送データの正否を確認
するデータ転送装置において、前記被制御装置に、前記
制御装置からの転送データから誤り検出符号を作成蓄積
する手段、及び前記制御装置からの誤り検出符号読出し
要求に応じて蓄積された誤り検出符号を前記制御装置へ
転送する手段を設け、前記制御装置に、前記被制御装置
への転送データの誤り検出符号を作成蓄積する手段、及
びこの手段で蓄積される誤り検出符号と前記被制御装置
から転送される誤り検出符号とを比較することで、転送
データの正否の確認を行う手段を設けるようにした。
にこの発明は、制御装置から被制御装置へデータを転送
し、制御装置側で被制御装置の転送データの正否を確認
するデータ転送装置において、前記被制御装置に、前記
制御装置からの転送データから誤り検出符号を作成蓄積
する手段、及び前記制御装置からの誤り検出符号読出し
要求に応じて蓄積された誤り検出符号を前記制御装置へ
転送する手段を設け、前記制御装置に、前記被制御装置
への転送データの誤り検出符号を作成蓄積する手段、及
びこの手段で蓄積される誤り検出符号と前記被制御装置
から転送される誤り検出符号とを比較することで、転送
データの正否の確認を行う手段を設けるようにした。
【００１２】
【作用】上記構成によるデータ転送装置では、被制御装
置側で転送データの誤り検出符号を作成蓄積し、蓄積し
た符号を制御装置からの要求に応じて転送し、制御装置
側で同等の誤り検出符号を作成しておき、被制御装置か
らの符号と比較することで、シリアルバスによるデータ
転送時間を大幅に短縮させ、データ量が多くなっても、
既存のＩＩＣバスの機能を使い、従来の方法と整合性を
取りつつ、制御の合間にデータ転送の正否確認ができる
ようにした。
置側で転送データの誤り検出符号を作成蓄積し、蓄積し
た符号を制御装置からの要求に応じて転送し、制御装置
側で同等の誤り検出符号を作成しておき、被制御装置か
らの符号と比較することで、シリアルバスによるデータ
転送時間を大幅に短縮させ、データ量が多くなっても、
既存のＩＩＣバスの機能を使い、従来の方法と整合性を
取りつつ、制御の合間にデータ転送の正否確認ができる
ようにした。
【００１３】
【実施例】以下、図１を参照してこの発明の一実施例を
詳細に説明する。図１はこの発明に係るデータ転送装置
の概略構成を示すもので、マスターコントローラ１１は
制御装置、スレーブＩＣ１２は被制御装置として機能す
る。両者間のデータ転送にはＩＩＣバス１３が用いられ
る。
詳細に説明する。図１はこの発明に係るデータ転送装置
の概略構成を示すもので、マスターコントローラ１１は
制御装置、スレーブＩＣ１２は被制御装置として機能す
る。両者間のデータ転送にはＩＩＣバス１３が用いられ
る。
【００１４】スレーブＩＣ１２は、通常のデータ処理部
（記憶部等）に加え、さらにパリティ演算記憶部１２１
とパリティ転送部１２２を備える。パリティ演算記憶部
１２１は転送データを所定ビット単位で誤り検出符号な
るパリティを作成蓄積する。パリティ転送部１２２は転
送データからパリティ読出し要求を判別すると、蓄積し
たパリティをＩＩＣバスを通じてマスターコントローラ
１１に転送する。
（記憶部等）に加え、さらにパリティ演算記憶部１２１
とパリティ転送部１２２を備える。パリティ演算記憶部
１２１は転送データを所定ビット単位で誤り検出符号な
るパリティを作成蓄積する。パリティ転送部１２２は転
送データからパリティ読出し要求を判別すると、蓄積し
たパリティをＩＩＣバスを通じてマスターコントローラ
１１に転送する。
【００１５】これに対し、マスターコントローラ１１は
パリティ演算記憶部１１１とパリティ比較部１１２を備
える。パリティ演算記憶部１１１はスレーブＩＣ１２側
に設けたパリティ演算記憶部１２１と同等のもので、ス
レーブＩＣ１２への転送データについて所定ビット単位
でパリティを作成蓄積する。パリティ比較部１１２はマ
スター側のパリティ演算記憶部１１１のパリティとこれ
に対応するスレーブＩＣ１２からの転送パリティとを順
次比較するもので、この比較結果は転送データの正否の
確認結果となる。
パリティ演算記憶部１１１とパリティ比較部１１２を備
える。パリティ演算記憶部１１１はスレーブＩＣ１２側
に設けたパリティ演算記憶部１２１と同等のもので、ス
レーブＩＣ１２への転送データについて所定ビット単位
でパリティを作成蓄積する。パリティ比較部１１２はマ
スター側のパリティ演算記憶部１１１のパリティとこれ
に対応するスレーブＩＣ１２からの転送パリティとを順
次比較するもので、この比較結果は転送データの正否の
確認結果となる。
【００１６】さらに、具体的な構成を説明するため、一
例として、マスターコントローラ１１は、シリアルデー
タＳＤＡをデータ同期用のクロックＳＣＬと共に転送す
る際、信号の開始点が明確に判別できるようにするため
のスタートコンディションという特別な信号（以下、Ｓ
Ｃ信号と称する）を送出した後、スレーブアドレスデー
タを送出し、さらに制御データとして書込み要求を送出
するものとする。シリアルデータは８ビット単位で、最
長８×ｎビットであるものとする。転送データ確認時に
は、制御データとしてパリティ読出し要求を送出するも
のとする。
例として、マスターコントローラ１１は、シリアルデー
タＳＤＡをデータ同期用のクロックＳＣＬと共に転送す
る際、信号の開始点が明確に判別できるようにするため
のスタートコンディションという特別な信号（以下、Ｓ
Ｃ信号と称する）を送出した後、スレーブアドレスデー
タを送出し、さらに制御データとして書込み要求を送出
するものとする。シリアルデータは８ビット単位で、最
長８×ｎビットであるものとする。転送データ確認時に
は、制御データとしてパリティ読出し要求を送出するも
のとする。
【００１７】このときのスレーブＩＣ１２内の具体的な
構成を図２に示す。図２において、シリアルデータＳＤ
Ａ及び同期用クロックＳＣＬは要求別制御部Ａに供給さ
れると共に、送受切替部Ｂを介してデータ記憶部Ｃに送
られる。要求別制御部ＡはＳＣ信号により起動され、ス
レーブアドレスを識別すると共に、データＳＤＡを受け
てマスターコントローラ１１の要求を識別する。
構成を図２に示す。図２において、シリアルデータＳＤ
Ａ及び同期用クロックＳＣＬは要求別制御部Ａに供給さ
れると共に、送受切替部Ｂを介してデータ記憶部Ｃに送
られる。要求別制御部ＡはＳＣ信号により起動され、ス
レーブアドレスを識別すると共に、データＳＤＡを受け
てマスターコントローラ１１の要求を識別する。
【００１８】このときパリティは、パリティ読出要求の
直前のスレーブアドレス送出期間内に加算演算され、パ
リティレジスタに記憶されている。このため、パリティ
値は常に最新のデータとなっており、信頼性の高い正否
確認が可能となる。
直前のスレーブアドレス送出期間内に加算演算され、パ
リティレジスタに記憶されている。このため、パリティ
値は常に最新のデータとなっており、信頼性の高い正否
確認が可能となる。
【００１９】ここで書込み要求が識別された場合、送受
切替部Ｂを受信状態に切替え、データ記憶部Ｃを書込み
制御し、送受切替部Ｂを通過した転送データをデータ記
憶部Ｃに格納する。同時にスレーブアドレスデータによ
り、スイッチ制御部Ｄを起動させる。
切替部Ｂを受信状態に切替え、データ記憶部Ｃを書込み
制御し、送受切替部Ｂを通過した転送データをデータ記
憶部Ｃに格納する。同時にスレーブアドレスデータによ
り、スイッチ制御部Ｄを起動させる。
【００２０】このスイッチ制御部Ｄは、ｎ系統に並列さ
れたパリティ演算回路Ｅ１〜Ｅｎに対し、スレーブアド
レスに応じて、その入力部に設けられたスイッチＳＷ１
〜ＳＷｎを新規データ入力側にセットして、転送データ
を対応するアドレスのデータレジスタＤＲ１〜ＤＲｎに
導出させ、データレジスタＤＲ１〜ＤＲｎが８ビットの
データを格納した時点でスイッチ回路ＳＷ１〜ＳＷｎを
帰還データ側にセットする。すなわち、転送データは同
期用クロックＳＣＬに基づいてデータレジスタＤＲ１〜
ＤＲｎに８ビットづつ格納される。
れたパリティ演算回路Ｅ１〜Ｅｎに対し、スレーブアド
レスに応じて、その入力部に設けられたスイッチＳＷ１
〜ＳＷｎを新規データ入力側にセットして、転送データ
を対応するアドレスのデータレジスタＤＲ１〜ＤＲｎに
導出させ、データレジスタＤＲ１〜ＤＲｎが８ビットの
データを格納した時点でスイッチ回路ＳＷ１〜ＳＷｎを
帰還データ側にセットする。すなわち、転送データは同
期用クロックＳＣＬに基づいてデータレジスタＤＲ１〜
ＤＲｎに８ビットづつ格納される。
【００２１】また、通常スイッチＳＷ１〜ＳＷｎは帰還
データ側にセットされており、スレーブアドレスデータ
がマスターコントローラ１１から送出されるたびに、そ
の後の制御データのスタートビットにより対応するアド
レスのフリップフロップＦＦ１〜ＦＦｎがリセットさ
れ、対応するパリティ演算回路Ｅ１〜Ｅｎにおいて、デ
ータレジスタＤＲ１〜ＤＲｎの１ビット出力を加算器Ａ
Ｄ１〜ＡＤｎとフリップフロップＦＦ１〜ＦＦｎによっ
て順次加算していく。これによって、全転送データの８
ビット毎のパリティ（１ビット）が得られる。このパリ
ティはパリティ記憶回路ＦのパリティレジスタＰＲの第
１乃至第ｎの領域に格納される。
データ側にセットされており、スレーブアドレスデータ
がマスターコントローラ１１から送出されるたびに、そ
の後の制御データのスタートビットにより対応するアド
レスのフリップフロップＦＦ１〜ＦＦｎがリセットさ
れ、対応するパリティ演算回路Ｅ１〜Ｅｎにおいて、デ
ータレジスタＤＲ１〜ＤＲｎの１ビット出力を加算器Ａ
Ｄ１〜ＡＤｎとフリップフロップＦＦ１〜ＦＦｎによっ
て順次加算していく。これによって、全転送データの８
ビット毎のパリティ（１ビット）が得られる。このパリ
ティはパリティ記憶回路ＦのパリティレジスタＰＲの第
１乃至第ｎの領域に格納される。
【００２２】次に、要求別制御部Ａはパリティ読出し要
求を識別すると、送受切替部Ｂを送信側に切替え、パリ
ティ読出し制御部Ｇを起動して、パリティレジスタＰＲ
に記憶されたパリティを読出し、送受切替部Ｂを介して
マスターコントローラ１１へ転送する。
求を識別すると、送受切替部Ｂを送信側に切替え、パリ
ティ読出し制御部Ｇを起動して、パリティレジスタＰＲ
に記憶されたパリティを読出し、送受切替部Ｂを介して
マスターコントローラ１１へ転送する。
【００２３】上記構成による複数のスレーブＩＣに対
し、マスターコントローラ１１は、個々のＩＣ制御／応
答の隙間の時間を使って、任意のスレーブＩＣのパリテ
ィレジスタの内容を読み出し、予め算出しておいた転送
データのパリティ値と比較する。もし、パリティの値が
同じならばデータは正しい状態であり、そのまま通常の
処理を続行する。異なっている場合は、データの内容が
異常な状態であるため、所定の対策処理を実施する。
し、マスターコントローラ１１は、個々のＩＣ制御／応
答の隙間の時間を使って、任意のスレーブＩＣのパリテ
ィレジスタの内容を読み出し、予め算出しておいた転送
データのパリティ値と比較する。もし、パリティの値が
同じならばデータは正しい状態であり、そのまま通常の
処理を続行する。異なっている場合は、データの内容が
異常な状態であるため、所定の対策処理を実施する。
【００２４】すなわち、上記構成によるデータ転送装置
では、ＩＩＣバス１３上のスレーブアドレスと同時に送
出されるクロックＳＣＬを用いて、常にスレーブＩＣ１
２内の書込みデータのパリティ計算を行い、その結果を
パリティ専用のレジスタに格納しておく。そして、この
レジスタのパリティ内容は、マスターコントローラ１１
がＩＩＣバス１３を用いて任意に読み出しできるように
している。
では、ＩＩＣバス１３上のスレーブアドレスと同時に送
出されるクロックＳＣＬを用いて、常にスレーブＩＣ１
２内の書込みデータのパリティ計算を行い、その結果を
パリティ専用のレジスタに格納しておく。そして、この
レジスタのパリティ内容は、マスターコントローラ１１
がＩＩＣバス１３を用いて任意に読み出しできるように
している。
【００２５】このため、スレーブＩＣ１２側で例えば１
バイト（８ビット）のデータを１ビットのパリティに圧
縮した後、マスターコントローラ１１が読み出すため、
ＩＩＣバス１３によるデータ転送時間がおよそ１／８
と、大幅に短縮することができる。よって、データ量が
多くなっても、既存のＩＩＣバスの機能を使い、従来の
方法と整合性を取りつつ、制御の合間にデータの確認が
できる。また、書込みデータのパリティ値を予め計算し
ておくことで、ｎバイトのデータ比較が、ｎバイトのデ
ータ比較で済み、データの検証時間の短縮化も可能とな
る。この結果、システムの信頼性向上が図れる。
バイト（８ビット）のデータを１ビットのパリティに圧
縮した後、マスターコントローラ１１が読み出すため、
ＩＩＣバス１３によるデータ転送時間がおよそ１／８
と、大幅に短縮することができる。よって、データ量が
多くなっても、既存のＩＩＣバスの機能を使い、従来の
方法と整合性を取りつつ、制御の合間にデータの確認が
できる。また、書込みデータのパリティ値を予め計算し
ておくことで、ｎバイトのデータ比較が、ｎバイトのデ
ータ比較で済み、データの検証時間の短縮化も可能とな
る。この結果、システムの信頼性向上が図れる。
【００２６】尚、上記実施例では、制御装置と被制御装
置の間をＩＩＣバスで接続している場合について説明し
たが、この発明はこれに限定されるものではなく、既存
のシリアルバスシステムでも適用可能である。その他、
この発明の要旨を逸脱しない範囲で種々変形しても、同
様に実施可能であることはいうまでもない。
置の間をＩＩＣバスで接続している場合について説明し
たが、この発明はこれに限定されるものではなく、既存
のシリアルバスシステムでも適用可能である。その他、
この発明の要旨を逸脱しない範囲で種々変形しても、同
様に実施可能であることはいうまでもない。
【００２７】
【発明の効果】以上のようにこの発明によれば、既存の
シリアルバスとの整合性を保持しつつ、スレーブＩＣ側
でデータチェック機能の前処理を行い、シリアルバスに
よるデータ転送量を削減することで、転送データの正否
確認に必要な時間を短縮し、システムの信頼性を向上さ
せることのできるデータ転送装置を提供することができ
る。
シリアルバスとの整合性を保持しつつ、スレーブＩＣ側
でデータチェック機能の前処理を行い、シリアルバスに
よるデータ転送量を削減することで、転送データの正否
確認に必要な時間を短縮し、システムの信頼性を向上さ
せることのできるデータ転送装置を提供することができ
る。
【図１】この発明に係るデータ転送装置の一実施例のシ
ステム構成を示すブロック図。
ステム構成を示すブロック図。
【図２】同実施例のスレーブＩＣの内部構成を示すブロ
ック回路図。
ック回路図。
【図３】従来のデータ転送装置のシステム構成を示すブ
ロック図。
ロック図。
１，１１…マスターコントローラ（制御装置）、２，１
２…スレーブＩＣ（被制御装置）、３，１３…ＩＩＣバ
ス（シリアルバス）、１１１…パリティ演算記憶部１１
１、１１２…パリティ比較部、１２１…パリティ演算記
憶部、１２２…パリティ転送部、ＳＤＡ…シリアルデー
タ、ＳＣＬ…同期用クロック、ＳＣ…スタートコンディ
ション信号、Ａ…要求別制御部、Ｂ…送受切替部、Ｃ…
データ記憶部、Ｄ…スイッチ制御部、Ｅ１〜Ｅｎ…パリ
ティ演算回路、ＳＷ１〜ＳＷｎ…スイッチ、ＤＲ１〜Ｄ
Ｒｎ…データレジスタ、ＡＤ１〜ＡＤｎ…加算器、ＦＦ
１〜ＦＦｎ…フリップフロップ、Ｆ…パリティ記憶回
路、ＰＲ…パリティレジスタ、Ｇ…パリティ読出し制御
部。
２…スレーブＩＣ（被制御装置）、３，１３…ＩＩＣバ
ス（シリアルバス）、１１１…パリティ演算記憶部１１
１、１１２…パリティ比較部、１２１…パリティ演算記
憶部、１２２…パリティ転送部、ＳＤＡ…シリアルデー
タ、ＳＣＬ…同期用クロック、ＳＣ…スタートコンディ
ション信号、Ａ…要求別制御部、Ｂ…送受切替部、Ｃ…
データ記憶部、Ｄ…スイッチ制御部、Ｅ１〜Ｅｎ…パリ
ティ演算回路、ＳＷ１〜ＳＷｎ…スイッチ、ＤＲ１〜Ｄ
Ｒｎ…データレジスタ、ＡＤ１〜ＡＤｎ…加算器、ＦＦ
１〜ＦＦｎ…フリップフロップ、Ｆ…パリティ記憶回
路、ＰＲ…パリティレジスタ、Ｇ…パリティ読出し制御
部。
Claims (3)
- 【請求項１】制御装置から被制御装置へデータを転送
し、制御装置側で被制御装置の転送データの正否を確認
するデータ転送装置において、 前記被制御装置は、前記制御装置からの転送データから
誤り検出符号を作成蓄積する手段、及び前記制御装置か
らの誤り検出符号読出し要求に応じて蓄積された誤り検
出符号を前記制御装置へ転送する手段を備え、 前記制御装置は、前記被制御装置への転送データの誤り
検出符号を作成蓄積する手段、及びこの手段で蓄積され
る誤り検出符号と前記被制御装置から転送される誤り検
出符号とを比較することで転送データの正否の確認を行
う手段を備えることを特徴とするデータ転送装置。 - 【請求項２】前記制御装置及び被制御装置間のデータ転
送をシリアルバスによって行うことを特徴とする請求項
１記載のデータ転送装置。 - 【請求項３】前記誤り検出符号はパリティであることを
特徴とする請求項１記載のデータ転送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12942393A JPH06338876A (ja) | 1993-05-31 | 1993-05-31 | データ転送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12942393A JPH06338876A (ja) | 1993-05-31 | 1993-05-31 | データ転送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06338876A true JPH06338876A (ja) | 1994-12-06 |
Family
ID=15009143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12942393A Pending JPH06338876A (ja) | 1993-05-31 | 1993-05-31 | データ転送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06338876A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012142949A (ja) * | 2002-09-13 | 2012-07-26 | Karl Storz Imaging Inc | 映像記録・画像キャプチャ装置 |
-
1993
- 1993-05-31 JP JP12942393A patent/JPH06338876A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012142949A (ja) * | 2002-09-13 | 2012-07-26 | Karl Storz Imaging Inc | 映像記録・画像キャプチャ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06338876A (ja) | データ転送装置 | |
| JPS61248143A (ja) | インタフェース装置 | |
| JP3311776B2 (ja) | ディスクサブシステムにおけるデータ転送チェック方式 | |
| JP2704062B2 (ja) | 情報処理装置 | |
| JPS62114047A (ja) | 記憶装置 | |
| JPH079636B2 (ja) | バス診断装置 | |
| JPS6051136B2 (ja) | デ−タ誤り検出方式 | |
| JPH10207787A (ja) | 記憶装置試験システム | |
| JPS61134846A (ja) | 電子計算機システム | |
| JPH10293700A (ja) | 論理素子確認方法および論理素子確認機能を有する電子装置 | |
| JPH0346920B2 (ja) | ||
| JPS61160106A (ja) | シ−ケンス制御装置 | |
| JPH06132946A (ja) | 冗長構成装置 | |
| JPH1091304A (ja) | マイクロコンピュータを有する機器 | |
| JPH0215353A (ja) | 特定アドレス時異常設定方式 | |
| JPH04114639U (ja) | マイクロコンピユータを用いた制御回路 | |
| JPH0573489A (ja) | バスサイクルウエイトシステム | |
| JPS61199104A (ja) | メモリ多重化型プログラマブルコントローラ | |
| JPH023220B2 (ja) | ||
| JPH0357015A (ja) | 電子ディスクサブシステム | |
| JPH0830521A (ja) | インタフェースチェック回路 | |
| JPS58222326A (ja) | 入出力ポ−ト選択方式 | |
| JPH04346145A (ja) | 情報処理装置 | |
| JPS6051127B2 (ja) | アドレス設定回路 | |
| JPH03144722A (ja) | データ記録再生装置のエラー処理方式 |