JPS61224052A - デ−タ保証方式 - Google Patents
デ−タ保証方式Info
- Publication number
- JPS61224052A JPS61224052A JP60065622A JP6562285A JPS61224052A JP S61224052 A JPS61224052 A JP S61224052A JP 60065622 A JP60065622 A JP 60065622A JP 6562285 A JP6562285 A JP 6562285A JP S61224052 A JPS61224052 A JP S61224052A
- Authority
- JP
- Japan
- Prior art keywords
- data
- identifier
- data field
- register
- field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Detection And Correction Of Errors (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
情報処理装置の記憶装置として使用される半導体ディス
ク装置であって、前記半導体ディスク装置内データフィ
ールドの前後に識別子を設け、前後の識別子を比較する
ことにより容易に前記データフィールドのデータの正常
性をチェックすることを可能とする。
ク装置であって、前記半導体ディスク装置内データフィ
ールドの前後に識別子を設け、前後の識別子を比較する
ことにより容易に前記データフィールドのデータの正常
性をチェックすることを可能とする。
本発明は、半導体ディスク装置に書込まれたデータの正
常性のチェックを容易に行うデータ保証方式に関する。
常性のチェックを容易に行うデータ保証方式に関する。
通信回線等を通じて転送されるデータの正常性や記憶装
置に記憶されているデータの正常性を保証する方法は各
種方式が開発され実用化されている。
置に記憶されているデータの正常性を保証する方法は各
種方式が開発され実用化されている。
しかしこれらの場合、データの一部の誤りについての誤
り検出率は高率で検出されるが、連続した誤りの場合の
検出率は非常に低くなる。かかる連続した誤°りの場合
でも確実に誤りを検出出来るデータ保証方式が要望され
ている。
り検出率は高率で検出されるが、連続した誤りの場合の
検出率は非常に低くなる。かかる連続した誤°りの場合
でも確実に誤りを検出出来るデータ保証方式が要望され
ている。
〔従来の技術と発明が解決しようとする問題点〕従来技
術として半導体メモリを主体として構成されている半導
体ディスク装置を例に取り説明する。
術として半導体メモリを主体として構成されている半導
体ディスク装置を例に取り説明する。
第４図は従来方式の説明図、第５図は従来方式のデータ
フィールドの構成図をそれぞれ示す４半導体ディスク装
置２は半導体メモリ２３を記憶素子として構成され、上
位の制御装置１がら見た場合は、一般的なディスク装置
と見なし制御される記憶装置である。
フィールドの構成図をそれぞれ示す４半導体ディスク装
置２は半導体メモリ２３を記憶素子として構成され、上
位の制御装置１がら見た場合は、一般的なディスク装置
と見なし制御される記憶装置である。
半導体メモリ２３へのデータ書込みは、制御装置ｌから
制御部２４に対してデータ書込みを指示すると共にアド
レスレジスタ２１を制御して書込むべき半導体メモリ２
３のアドレスを指定する。又書込むべきデータは誤り訂
正符号回路２２（以下ＦＣＣ回路２２と称する）を経由
して転送し、指定されたアドレスに書込む。ＥＣＣ回路
２２は転送されて来たデータへ誤り訂正符号を追加し、
半導体メモリ２３へ送出する。
制御部２４に対してデータ書込みを指示すると共にアド
レスレジスタ２１を制御して書込むべき半導体メモリ２
３のアドレスを指定する。又書込むべきデータは誤り訂
正符号回路２２（以下ＦＣＣ回路２２と称する）を経由
して転送し、指定されたアドレスに書込む。ＥＣＣ回路
２２は転送されて来たデータへ誤り訂正符号を追加し、
半導体メモリ２３へ送出する。
一方、半導体メモリ２３に書込まれたデータの読出しは
、制御部２４が制御装置１から読出し制御の指示を受け
、アドレスレジスタ２１から読出すべき半導体メモリ２
３のアドレスを指定し、読出されたデータは書込み時と
同様にＥＣＣ回路２２を経て、もし誤りが検出されれば
ＥＣＣ回路２２の持つ能力の範囲で訂正し、制御装置１
に転送する。
、制御部２４が制御装置１から読出し制御の指示を受け
、アドレスレジスタ２１から読出すべき半導体メモリ２
３のアドレスを指定し、読出されたデータは書込み時と
同様にＥＣＣ回路２２を経て、もし誤りが検出されれば
ＥＣＣ回路２２の持つ能力の範囲で訂正し、制御装置１
に転送する。
尚、半導体メモリ２３のデータを書込む領域ａ（以下デ
ータフィールドａと称する）の前部にはデータ部Ｃのデ
ータの項目を識別しデータの性質を示す識別子ｂ（以下
ＩＤｂと称する）が記録されており、データ部Ｃヘデー
タを書込む時はＩＤｂの更新を同時に行い、読出し時は
データ部Ｃのデータと同時に読出すものとする。
ータフィールドａと称する）の前部にはデータ部Ｃのデ
ータの項目を識別しデータの性質を示す識別子ｂ（以下
ＩＤｂと称する）が記録されており、データ部Ｃヘデー
タを書込む時はＩＤｂの更新を同時に行い、読出し時は
データ部Ｃのデータと同時に読出すものとする。
以上のようにＥＣＣ回路２２のみでデータフィールドａ
のデータを保証する従来の方式では、データの一部の誤
りを検出することはかなりの高率で検出可能である。
のデータを保証する従来の方式では、データの一部の誤
りを検出することはかなりの高率で検出可能である。
しかし連続した誤り、例えば何らかの理由によりデータ
フィールドａの途中まで書込まれたデータを読出した場
合、ＥＣＣ回路２２での誤り検出の確率が非常に低下す
ると言う問題点がある。
フィールドａの途中まで書込まれたデータを読出した場
合、ＥＣＣ回路２２での誤り検出の確率が非常に低下す
ると言う問題点がある。
第１図は本発明の原理ブロック図を示す。
第１図において、２はデータフィールドａのアドレス指
定によりデータを記憶する半導体ディスク装置であり、 半導体メモリ２３のアドレスを指定するアドレスレジス
タ２１、 データを記憶するメモリ素子からなる半導体メモリ２３
、 アドレスレジスタ２１や１０レジスタ２７を制御するこ
とにより書込み／読出しデータの転送制御を行う転送制
御回路２５、 ＩＤデータを格納するＩＤレジスタ２７、データフィー
ルドａの前後に設けであるＩＤの比較を行う比較回路２
８、 等から構成されている。
定によりデータを記憶する半導体ディスク装置であり、 半導体メモリ２３のアドレスを指定するアドレスレジス
タ２１、 データを記憶するメモリ素子からなる半導体メモリ２３
、 アドレスレジスタ２１や１０レジスタ２７を制御するこ
とにより書込み／読出しデータの転送制御を行う転送制
御回路２５、 ＩＤデータを格納するＩＤレジスタ２７、データフィー
ルドａの前後に設けであるＩＤの比較を行う比較回路２
８、 等から構成されている。
〔作用〕
データフィールドａの前後にＩＤｂ、 ＩＤｄを設け、
アドレスレジスタ２１で指示された該データフィールド
ａへのデータ書込み時は、前部めＩＤｂを更新してデー
タ部Ｃヘデータを書込み、データ書込みが終了すると後
部のＩＤｄを更新する。
アドレスレジスタ２１で指示された該データフィールド
ａへのデータ書込み時は、前部めＩＤｂを更新してデー
タ部Ｃヘデータを書込み、データ書込みが終了すると後
部のＩＤｄを更新する。
次に、データの読出し時は、まず前部のＩＤｂをＩＤレ
ジスタ２７に取込み、データの読出し終了後に後部のＩ
Ｄｄを読出し、１０レジスタ２７に取込んでいる前部の
ＩＤｂと比較回路２８で比較する。
ジスタ２７に取込み、データの読出し終了後に後部のＩ
Ｄｄを読出し、１０レジスタ２７に取込んでいる前部の
ＩＤｂと比較回路２８で比較する。
この時不一致であれば転送制御回路２５に不一致信号を
転送することによりデータ部Ｃへ書込まれている連続し
たデータの誤りを容易に検出することが可能となる。
転送することによりデータ部Ｃへ書込まれている連続し
たデータの誤りを容易に検出することが可能となる。
以下本発明の要旨を第２図、第３図に示す実施例により
具体的に説明する。
具体的に説明する。
第２図は本発明に係るデータフィールドの構成図、第３
図は本発明に係る一実施例を説明するブロック図をそれ
ぞれ示す。尚、全図を通じて同一符号は同一対象物を示
す。
図は本発明に係る一実施例を説明するブロック図をそれ
ぞれ示す。尚、全図を通じて同一符号は同一対象物を示
す。
次に、本実施例の動作を説明する。
制御装置１よりライトコマンドとデータ転送を開始する
該当データフィールドａのアドレスが半導体ディスク装
置２に送られて来る。これにより、転送制御回路２５は
アドレスレジスタ２１に転送されて来たアドレスをセッ
トする。尚、このアドレスはデータ部Ｃの開始アドレス
となる。
該当データフィールドａのアドレスが半導体ディスク装
置２に送られて来る。これにより、転送制御回路２５は
アドレスレジスタ２１に転送されて来たアドレスをセッ
トする。尚、このアドレスはデータ部Ｃの開始アドレス
となる。
次に、転送制御回路２５はアドレスレジスタ２１にセッ
トしたアドレスを前部のＩＤｂのアドレス位置までデク
リメントし、前部のＩＤｂを読出しこのデータを１０レ
ジスタ２７にセットする。更に、転送制御回路２５はＩ
Ｄレジスタ２７にセットされた前部の１０ｂを更新（例
えば、データ内容や版数を進める等）し、この更新した
前部のＩＤｂを再度半導体メモリ２３に書込む。
トしたアドレスを前部のＩＤｂのアドレス位置までデク
リメントし、前部のＩＤｂを読出しこのデータを１０レ
ジスタ２７にセットする。更に、転送制御回路２５はＩ
Ｄレジスタ２７にセットされた前部の１０ｂを更新（例
えば、データ内容や版数を進める等）し、この更新した
前部のＩＤｂを再度半導体メモリ２３に書込む。
尚、制御装置１より転送されて来るデータ、前部のＩＤ
ｂを読出した時のデータ、更新した前部のＩＤｂのデー
タは全てマルチプレクサ２９（以下ＭＰＸ２９と称する
）の入力端子側に入力され、転送制御回路２５の制御に
より１つだけ選択されバッファ２６に一時的に格納され
る。
ｂを読出した時のデータ、更新した前部のＩＤｂのデー
タは全てマルチプレクサ２９（以下ＭＰＸ２９と称する
）の入力端子側に入力され、転送制御回路２５の制御に
より１つだけ選択されバッファ２６に一時的に格納され
る。
次に、転送制御回路２５はアドレスレジスタ２１を元に
インクリメントし、制御装置１よりデータ転送を開始さ
せ、バッファ２６に一時的に格納させる。
インクリメントし、制御装置１よりデータ転送を開始さ
せ、バッファ２６に一時的に格納させる。
転送が終了するとアドレスレジスタ２１を更にインクリ
メントしながらバッファ２６に一時的に格納しているデ
ータを半導体メモリ２３に書込む。尚、データ書込みの
終了後は前部のＩＤｂと同様にして後部のＩＤｄを更新
して書込む。
メントしながらバッファ２６に一時的に格納しているデ
ータを半導体メモリ２３に書込む。尚、データ書込みの
終了後は前部のＩＤｂと同様にして後部のＩＤｄを更新
して書込む。
書込まれたデータの読出し時は、制御装置１よりリード
コマンドとデータ転送を開始する該当データフィールド
ａのアドレスが半導体ディスク装置２に送られて来る。
コマンドとデータ転送を開始する該当データフィールド
ａのアドレスが半導体ディスク装置２に送られて来る。
転送制御回路２５はアドレスレジスタ２１に転送されて
来たアドレスをセットし、これをデクリメントし前部の
ＩＤｂを読出し、ＩＤレジスタ２７にセットする。
来たアドレスをセットし、これをデクリメントし前部の
ＩＤｂを読出し、ＩＤレジスタ２７にセットする。
次に、アドレスレジスタ２１をインクリメントしながら
半導体メモリ２３からデー多の読出しと、制御装置１へ
の転送を開始する。転送終了後、後部のＩＤｄを読出し
バッファ２６に一時的に格納し、バッファ２６から比較
回路２８の入力端子に送出する。
半導体メモリ２３からデー多の読出しと、制御装置１へ
の転送を開始する。転送終了後、後部のＩＤｄを読出し
バッファ２６に一時的に格納し、バッファ２６から比較
回路２８の入力端子に送出する。
一方、１０レジスタ２７にセントした前部のＩＤｂを比
較回路２８のもう１つの入力端子に送出する。
較回路２８のもう１つの入力端子に送出する。
比較回路２８は前部のＩＤｂと後部のＩＤｄとを比較し
て一致すれば正常にデータ転送が終了したことを制御部
２４より制御装置１へ報告する。もし、比較結果が不一
致であれば、所定信号を比較回路２８から転送制御回路
２５に送出され、転送制御回路２５は転送データに誤り
があることを検出する。
て一致すれば正常にデータ転送が終了したことを制御部
２４より制御装置１へ報告する。もし、比較結果が不一
致であれば、所定信号を比較回路２８から転送制御回路
２５に送出され、転送制御回路２５は転送データに誤り
があることを検出する。
制御部２４は転送制御回路２５からの誤り検出報告を制
御装置１へ転送する。
御装置１へ転送する。
以上のような本発明によれば、連続したデータ誤りも容
易に検出出来ると言う効果がある。
易に検出出来ると言う効果がある。
第１図は本発明の原理ブロック図、
第２図は本発明に係るデータフィールドの構成図、第３
図は本発明に係る一実施例を説明するブロック図、 第４図は従来方式の説明図、 第５図は従来方式のデータフィールドの構成図、をそれ
ぞれ示す。 第３図、第４図において、 ｌは制御装置、 ２は半導体ディスク装置〜 ２１はアドレスレジスタ、２２はＥＣＣ回路、２３は半
導体メモリ、 ２４は制御部、２５は転送制御回路、
２６はバッファ、２７は１０レジスタ、 ２８
は比較回路、２９はＭＰＸ 。 をそれぞれ示す。 ｆ’−２ｇ］ イＬ氷役酊本睨明囚 療 ４ 目 赫状劇“つテ゛−７スールＬ本囚 茅 ５゛目
図は本発明に係る一実施例を説明するブロック図、 第４図は従来方式の説明図、 第５図は従来方式のデータフィールドの構成図、をそれ
ぞれ示す。 第３図、第４図において、 ｌは制御装置、 ２は半導体ディスク装置〜 ２１はアドレスレジスタ、２２はＥＣＣ回路、２３は半
導体メモリ、 ２４は制御部、２５は転送制御回路、
２６はバッファ、２７は１０レジスタ、 ２８
は比較回路、２９はＭＰＸ 。 をそれぞれ示す。 ｆ’−２ｇ］ イＬ氷役酊本睨明囚 療 ４ 目 赫状劇“つテ゛−７スールＬ本囚 茅 ５゛目
Claims (1)
- 【特許請求の範囲】 上位装置からはディスク装置と見なして制御され、デー
タの書込み／読出しを行うデータフィールドをなす半導
体メモリ（２３）と、 前記データフィールドへのデータの書込み／読出し時の
アドレスを指定するアドレスレジスタ（２１）と、 前記データフィールドへのデータの書込み／読出し時に
データ誤りの検出・訂正を行うＥＣＣ回路（２２）とか
らなる半導体ディスク装置（２）において、前記データ
フィールドの前後にデータの項目を識別しデータの性質
を示す識別子を付加するための識別子レジスタ（２７）
と、 前記識別子レジスタ（２７）と前記半導体メモリ（２３
）の読出しデータとを比較する比較回路（２８）とを設
け、 前記データフィールドへのデータの書込み時は前記上位
装置より書込みコマンド及び該データフィールドの先頭
アドレスが送られて来ると該データフィールドの前部識
別子を書き換え、 データ転送終了後該データフィールドの後部識別子を書
き換え、 前記データフィールドへのデータの読出し時は前記上位
装置より読出しコマンド及び該データフィールドの先頭
アドレスが送られて来ると該データフィールドの前部識
別子を前記識別子レジスタ（２７）に取込み、 データ転送終了後該データフィールドの後部識別子を読
出し、 前記識別子レジスタ（２７）に取込んだデータと比較し
データの正常性をチェックすることを特徴とするデータ
保証方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60065622A JPS61224052A (ja) | 1985-03-29 | 1985-03-29 | デ−タ保証方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60065622A JPS61224052A (ja) | 1985-03-29 | 1985-03-29 | デ−タ保証方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61224052A true JPS61224052A (ja) | 1986-10-04 |
| JPH045222B2 JPH045222B2 (ja) | 1992-01-30 |
Family
ID=13292304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60065622A Granted JPS61224052A (ja) | 1985-03-29 | 1985-03-29 | デ−タ保証方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61224052A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7346006B2 (en) | 2002-02-15 | 2008-03-18 | Denso Corporation | Frame data transmission system having power save structure |
-
1985
- 1985-03-29 JP JP60065622A patent/JPS61224052A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7346006B2 (en) | 2002-02-15 | 2008-03-18 | Denso Corporation | Frame data transmission system having power save structure |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH045222B2 (ja) | 1992-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61224052A (ja) | デ−タ保証方式 | |
| JPS59214952A (ja) | 障害処理方式 | |
| JPH0290816A (ja) | 誤り訂正方法および回路 | |
| US6609219B1 (en) | Data corruption testing technique for a hierarchical storage system | |
| JP2614130B2 (ja) | 磁気テープ装置 | |
| JPH02297235A (ja) | メモリデータ保護回路 | |
| JPS6051142B2 (ja) | ロギングエラ−制御方式 | |
| JPH0441375B2 (ja) | ||
| JP2892429B2 (ja) | 入出力制御装置 | |
| JPH0480860A (ja) | プログラムロード方式 | |
| JP2609768B2 (ja) | 制御情報読出しデータの誤り検出方式 | |
| JPH04115339A (ja) | メモリエラー処理システム | |
| JPH01309421A (ja) | 誤り訂正方式 | |
| JPH0731639B2 (ja) | 磁気デイスク制御装置 | |
| JPH0553924A (ja) | 記憶装置の試験方式 | |
| JPH053612B2 (ja) | ||
| JPH0325807B2 (ja) | ||
| JPH04369711A (ja) | 電子ディスクサブシステム | |
| JPS6332642A (ja) | 情報処理装置 | |
| US20030120862A1 (en) | Controlling method of storage apparatus, and storage apparatus, disk array device, and disk controller used in the method thereof | |
| JPS617947A (ja) | 制御記憶装置 | |
| JPH01122073A (ja) | 磁気ディスク装置の制御方式 | |
| JPH02110741A (ja) | マイクロプログラム制御装置 | |
| JPS60140958A (ja) | 回線制御方式 | |
| JPH02287743A (ja) | 不良メモリへの書込み判定方式 |